專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法，特別涉及具有通路孔的半導(dǎo) 體裝置及其制造方法。
背景技術(shù)：
目前，對(duì)于半導(dǎo)體襯底及在半導(dǎo)體襯底表面成膜的絕緣膜，設(shè)置開設(shè)至下層導(dǎo)電體(在襯底上形成的配線層或擴(kuò)散層)的開口部(下文稱作通路孔),通過在該通路孔內(nèi)形成作為配線的金屬(銅或者鋁或者鎢)，使下層導(dǎo)電體 和與之相對(duì)應(yīng)的上層導(dǎo)電體進(jìn)行電連接。另外，該通路孔有時(shí)也被稱為通孔或者是接觸孔。參照


具有這樣的通路孔的現(xiàn)有半導(dǎo)體裝置的制造方法之一例。圖14~圖16分別是依次表示制造工序的概略的剖面圖。如圖14所示，準(zhǔn)備由硅等構(gòu)成的半導(dǎo)體襯底100。在半導(dǎo)體襯底100 的表面設(shè)置作為下層導(dǎo)電體的焊盤電極101，而且從半導(dǎo)體襯底100的表面 向背面貫通，通過蝕刻形成使焊盤電極101露出的通路孔102。另外，形成 覆蓋半導(dǎo)體襯底100的表面的第一絕緣膜(例如氧化硅膜)103和覆蓋在焊 盤電極10的至少一部分上的鈍化膜(例如氮化硅膜)104。在半導(dǎo)體襯底 100的表面上經(jīng)由由環(huán)氧樹脂等構(gòu)成的粘接層105粘貼有作為支承體的玻璃 襯底106。然后，在包括通路孔102內(nèi)部的半導(dǎo)體村底100的背面，例如用CVD 法形成第二絕緣膜107(例如氧化硅膜及氮化硅膜)，其次，蝕刻除去通路孔 102底部的第二絕緣膜107,使焊盤電極101局部露出。然后，如圖15所示，在通路孔102內(nèi)形成阻擋層108。該阻擋層108 優(yōu)選為低電阻，例如由鈦(Ti)層或氮化鈦(TiN)層構(gòu)成。在此，作為阻擋層108的形成方法之一，有CVD法(化學(xué)氣相沉積法)， 但由于CVD法中在膜中混入雜質(zhì)的可能性非常高，所以導(dǎo)電性能降低等膜 質(zhì)降低的風(fēng)險(xiǎn)大。另外，還存在不僅設(shè)備自身及原料的運(yùn)行成本非常高，而 且有工藝不穩(wěn)定這樣的問題。因此，從與CVD法相比，工藝簡(jiǎn)便而穩(wěn)定、運(yùn)行成本低廉、膜質(zhì)低劣 的風(fēng)險(xiǎn)小這些觀點(diǎn)來(lái)看，阻擋層108的形成優(yōu)選用濺射法來(lái)進(jìn)行。但是，由于濺射法會(huì)出現(xiàn)通路孔102的側(cè)面以及底部(特別是角部)的 膜覆蓋不足的情況，所以為了彌補(bǔ)這一點(diǎn)，如圖15所示，就要充分地進(jìn)行 賊射法的成膜。因此，難免使村底背面以及通路孔102底部的膜厚變厚。或者，在通過濺射法一旦形成了阻擋層108之后進(jìn)行反向?yàn)R射(蝕刻)， 如圖16所示，通過使沉積在通路孔102底部的阻擋層108向周圍飛散，使 通路孔102底部以及側(cè)面的阻擋層108的可覆蓋性提高(例如參照專利文獻(xiàn) 1 )。上述的技術(shù)例如記載在下述專利文獻(xiàn)中。 專利文獻(xiàn)1:(曰本)特開平6-302543號(hào)公報(bào) 專利文獻(xiàn)2:(日本)特開2002-118109號(hào)公報(bào) 專利文獻(xiàn)3:(日本)特表2001-524753號(hào)公報(bào)但是，當(dāng)進(jìn)行濺射超出必要的程度時(shí)，即使阻擋層的可覆蓋性提高，如 圖15所示，也存在使通路孔底部的阻擋層的膜厚變得過厚，出現(xiàn)在通路孔 內(nèi)所形成的電極的電阻(下文稱做通路電阻)上升這一問題。另外，在通過在濺射之后進(jìn)行反向?yàn)R射而形成阻擋層時(shí)，通路孔底部的 阻擋層的膜厚就成為從用賊射法暫時(shí)形成的膜厚中減去被反向?yàn)R射(蝕刻) 所削減的膜厚之后的膜厚X (參照?qǐng)D16)。該方法存在的問題是，難以精度 準(zhǔn)確地控制通路孔底部的最終阻擋層的膜厚X、難以適當(dāng)?shù)乜刂仆冯娮?。發(fā)明內(nèi)容因此，本發(fā)明的目的在于，提供一種能夠同時(shí)實(shí)現(xiàn)防止通路孔內(nèi)的阻擋 層的覆蓋不足和控制通路電阻這兩種功能的半導(dǎo)體裝置及其制造方法。本發(fā)明主要的特征如下。即，本發(fā)明提供一種半導(dǎo)體裝置的制造方法， 其特征在于，具有準(zhǔn)備其表面具有下層導(dǎo)電體的半導(dǎo)體襯底，從所述半導(dǎo) 體襯底的背面向表面方向除去所述半導(dǎo)體襯底，形成使所述下層半導(dǎo)體襯底 露出的通路孔的工序；用賊射法或者PVD法在所述通路孔內(nèi)形成第一阻擋 層的工序；進(jìn)行反向?yàn)R射，通過除去沉積在所述通路孔底部的所述第一阻擋 層，使所述下層導(dǎo)電體的表面露出的工序；在所述通路孔底部露出的所述下 層導(dǎo)電體上形成第二阻擋層的工序；在所述通路孔內(nèi)的所述第二阻擋層上形成貫通電極，在所述半導(dǎo)體襯底的背面形成經(jīng)由所述貫通電極與所述下層導(dǎo) 電體電連接的上層導(dǎo)電體的工序。另外，本發(fā)明的半導(dǎo)體裝置的制造方法，為具有形成通路孔的工序的半導(dǎo)體裝置的制造方法，其特征在于，具有通過濺射法或者PVD法在所述 通路孔內(nèi)形成第一阻擋層的工序；進(jìn)行反向?yàn)R射，除去沉積在所述通路孔底 部的所述第一阻擋層的工序；在所述通路孔的底部形成第二阻擋層的工序； 在所述通路孔內(nèi)形成貫通電極的工序。另外，本發(fā)明提供半導(dǎo)體裝置的制造方法，其特征在于，形成所述第二 阻擋層的工序是通過濺射法或者PVD法來(lái)進(jìn)行的。另外，本發(fā)明提供半導(dǎo)體裝置的制造方法，其特征在于，具有在所述第 二阻擋層上形成用于電鍍形成所述貫通電極的籽晶層的工序。另外，本發(fā)明提供半導(dǎo)體裝置的制造方法，其特征在于，形成所述籽晶 層的工序具有，在所述第二阻擋層上形成籽晶層的工序、和其后對(duì)所述第二 阻擋層上的籽晶層進(jìn)行反向?yàn)R射的工序。另外，本發(fā)明提供半導(dǎo)體裝置的制造方法，其特征在于，如下進(jìn)行形成 所述第二阻擋層的工序，使作為包含所述第一和第二阻擋層的阻擋層整體在 所述通路孔底部的膜厚與所述通路孔內(nèi)側(cè)壁的膜厚比相同或變薄。另外，本發(fā)明提供半導(dǎo)體裝置的制造方法，其特征在于，具有將半導(dǎo)PVD法在所述通路孔的底部形成第一阻擋層的工序；進(jìn)行反向?yàn)R射，除去沉 積在所述通路孔底部的第一阻擋層，使所述半導(dǎo)體襯底露出在所述通路孔底 部的工序；在露出在所述通路孔底部的所述半導(dǎo)體襯底上形成第二阻擋層的 工序；在所述通路孔內(nèi)形成與所述第二阻擋層電連接的電極的工序。另外，本發(fā)明提供半導(dǎo)體裝置，其特征在于，具有通過半導(dǎo)體襯底設(shè) 置的下層導(dǎo)電體以及上層導(dǎo)電體，和用于將所述下層導(dǎo)電體以及所述上層導(dǎo) 電體電連接的通路孔；在所述通路孔內(nèi)形成的阻擋層；在所述通路孔內(nèi)的所 述阻擋層上形成的貫通電極，其中，所述阻擋層由在所述通路孔內(nèi)通過濺射 工序或者PVD工序及反向?yàn)R射工序在所述通路孔的側(cè)壁形成的第一阻擋層 和、用與所述第一阻擋層不同的工序形成且在所述通路孔的底部形成的第二 阻擋層構(gòu)成。
另外，本發(fā)明的半導(dǎo)體裝置，為一種具有通路孔的半導(dǎo)體裝置，其特征 在于，具有在所述通路孔內(nèi)形成的阻擋層、和在所述通路孔內(nèi)的所述阻擋層上形成的貫通電極，其中，所述阻擋層由在所述通路孔內(nèi)通過濺射工序或者PVD工序及反向?yàn)R射工序在所述通路孔的側(cè)壁形成的第一阻擋層、和用與所述第一阻擋層不同的工序形成且在所述通路孔的底部形成的第二阻擋 層構(gòu)成。另外，本發(fā)明提供半導(dǎo)體裝置，其特征在于，在所述第二阻擋層上形成有軒晶層。另外，本發(fā)明提供半導(dǎo)體裝置，其特征在于，作為包含所述第一和第二 阻擋層的阻擋層整體在所述通路孔底部的膜厚與所述通路孔內(nèi)側(cè)壁的膜厚 比相同或變薄。在本發(fā)明的半導(dǎo)體裝置及其制造方法中，通過反向?yàn)R射將通路孔底部的 阻擋層局部暫時(shí)除去，然后，通過一次成膜而形成通路孔底部的阻擋層，因 此，能夠容易地控制通路孔底部的阻擋層的膜厚及通路電阻。而且，能夠同 時(shí)實(shí)現(xiàn)通路孔內(nèi)的阻擋層被覆不足的防止和阻擋層的低電阻化。

圖1是說明本發(fā)明第一實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖； 圖2是說明本發(fā)明第一實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖； 圖3是說明本發(fā)明第 一 實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖； 圖4是說明本發(fā)明第 一 實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖； 圖5是說明本發(fā)明第一實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖； 圖6是說明本發(fā)明第一實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖； 圖7是說明本發(fā)明第一實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖； 圖8是說明本發(fā)明第一實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖； 圖9是說明本發(fā)明第一實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖； 圖IO是說明本發(fā)明第一實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖； 圖ll是說明本發(fā)明第一實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖； 圖12是說明本發(fā)明第一實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖； 圖13是說明本發(fā)明第 一 實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖； 圖14是說明現(xiàn)有半導(dǎo)體裝置及其制造方法的剖面圖； 圖15是說明現(xiàn)有半導(dǎo)體裝置的制造方法的剖面圖； 圖16是說明現(xiàn)有的半導(dǎo)體裝置的制造方法的剖面圖； 圖17是說明本發(fā)明第二實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖； 圖18是說明本發(fā)明第二實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖； 圖19A-D是說明本發(fā)明第二實(shí)施方式的半導(dǎo)體裝置及其制造方法的平 面圖；圖20是說明本發(fā)明第二實(shí)施方式的半導(dǎo)體裝置及其制造方法的剖面圖。附圖標(biāo)記說明1、半導(dǎo)體襯底 2、第一絕緣膜 3、焊盤電極4、鈍化膜5、粘接層 6、支承體 7、抗蝕劑層8、通路孔9、第二絕緣膜 10、阻擋層 11、第一阻擋層 12、第二阻擋層15、籽晶層16、貫通電極17、配線層18、抗蝕劑層19、保護(hù)層20、導(dǎo)電端子30、絕緣膜41、半導(dǎo)體襯底42、外延層43、P型擴(kuò)散層44、溝槽45、柵極絕緣膜46、柵極電極47、源極層48、體層49、源4及電極50、漏極端子51、柵極端子52、絕緣膜53、抗蝕劑層54a、54b、開口部55a、 55b、55c、 55d、 55e、55f、 55g:通路孔56、漏極電極60、MOS晶體管100、半導(dǎo)體襯底101、焊盤電極102、通路孔103、第一絕緣膜 104、鈍化膜105、粘接層106、玻璃襯底 107、第二絕緣膜108、阻擋層具體實(shí)施方式
下面，參照

本發(fā)明的第一實(shí)施方式。圖1~圖ll分別是按照各 制造工序的順序表示的剖面圖。首先，如圖l所示，準(zhǔn)備在其表面形成有未圖示的電子器件(例如CCD1 。半導(dǎo)體襯底i例如其直徑為8英寸(200mm )，厚度為300 n m ~ 700 m m 左右，而且，在半導(dǎo)體襯底l的表面形成例如2pm膜厚的第一絕緣膜2(例 如是用熱氧化法及CVD法形成的氧化硅膜及BPSG膜)。然后，通過濺射法或電4度法、或其它的成力莫方法形成鋁(Al)或鋁合金
或銅(CU)等金屬層，其后，以未圖示的抗蝕劑層為掩模，對(duì)該金屬層進(jìn)行蝕刻而構(gòu)圖。由此，在第一絕緣膜2上例如以1)am的膜厚形成焊盤電極3 作為下層導(dǎo)電體之一例。焊盤電極3通過未圖示的配線與半導(dǎo)體襯底1上的 電子器件或其周圍元件電連接。然后，在半導(dǎo)體襯底1的表面例如用CVD法形成覆蓋在焊盤電極3的 局部上的鈍化膜4 (例如氮化硅膜)。接著，在包含焊盤電極3的半導(dǎo)體襯底 1的表面，通過環(huán)氧樹脂、抗蝕劑、丙烯酸等粘接層5粘貼支承體6。而支 承體6既可以是膜狀的保護(hù)帶，也可以是玻璃或石英、陶瓷、塑料、金屬等 剛性的襯底，還可以由樹脂構(gòu)成。另外，支承體6優(yōu)選剛性的襯底，這是因 為其可以牢固地支承薄型化的半導(dǎo)體襯底l,在不需人工搬運(yùn)的自動(dòng)化方面是優(yōu)選的。支承體6在支承半導(dǎo)體襯底1的同時(shí)還具有保護(hù)其元件表面的功能。然后，用背面磨削裝置(研磨機(jī))對(duì)半導(dǎo)體襯底1的背面進(jìn)行背面研磨， 將半導(dǎo)體襯底l的厚度磨削至規(guī)定的厚度(例如100nm左右)。該磨削工序 既可以是蝕刻處理，也可以是研磨和蝕刻處理的并用的處理。另外，根據(jù)最 終成品的用途、規(guī)格、所準(zhǔn)備的半導(dǎo)體襯底1的最初厚度，有時(shí)也不必進(jìn)行 該磨削工序。然后，如圖2所示，在半導(dǎo)體襯底1的背面上選擇性地形成抗蝕劑層7。 抗蝕劑層7在半導(dǎo)體襯底1的背面與焊盤電極3相對(duì)應(yīng)的位置具有開口部。 接著，以該抗蝕劑層7為掩模對(duì)半導(dǎo)體襯底1進(jìn)行蝕刻。通過該蝕刻，形成 通路孔8，其將與焊盤電極3相對(duì)應(yīng)的位置的半導(dǎo)體襯底1從該背面貫通至 表面。在通路孔8的底部，露出第一絕緣層2。進(jìn)而以抗蝕劑層7為掩模進(jìn)行蝕刻，除去該露出的第一絕緣膜2。該第 一絕緣膜2的蝕刻工序也可以不在該階段進(jìn)行，而是與其他的蝕刻工序同時(shí) 進(jìn)行。另外，通^4L8的開口直徑例如是30 50Mm左右。另外，在本實(shí)施 方式中，通路孔8的形狀是直邊形狀，但也可以是隨著從半導(dǎo)體襯底1的背 面接近表面?zhèn)龋溟_口直徑逐漸變窄的錐形狀。其次，在除掉抗蝕劑層7之后，如圖3所示，在包括通路孔8在內(nèi)的半 導(dǎo)體襯底1的整個(gè)背面形成第二絕緣膜9 (例如用CVD法形成的氧化硅膜 或氮化硅膜)。接著，如圖4所示，以未圖示的抗蝕劑層為掩模蝕刻除去通路孔8底部
的第二絕緣膜9。通過進(jìn)行該蝕刻，使焊盤電極3局部露出。另外，利用第
二絕緣層9在半導(dǎo)體襯底1的背面最厚，隨著朝向通路孔8內(nèi)的側(cè)壁、底部 而變薄形成的傾向，也可以不用掩才莫而進(jìn)行該蝕刻。通過無(wú)掩模地進(jìn)行該蝕 刻，能夠?qū)崿F(xiàn)制造工藝的合理化。
接下來(lái)，如圖5所示，在通路孔8內(nèi)以及半導(dǎo)體村底1的背面形成阻擋 層10。此處，阻擋層10的形成雖然可以用CVD法來(lái)進(jìn)行，但從減小導(dǎo)電 性降低及膜質(zhì)降低的可能性這一觀點(diǎn)來(lái)看，優(yōu)選使用濺射法或PVD法(物 理汽相沉積法)。在利用濺射法的情況下，為便于稱呼，將該濺射稱作第一 濺射。
在此，阻擋層IO例如由鈦(Ti)層、氮化鈦層(TiN)、鉭(Ta)、氮化 鉭層(TaN )、鈦鴒層(TiW )、氮化鴒層(WN )、鋯層(Zr )、氮化鋯層(ZrN ) 等構(gòu)成。阻擋層具有防止隨后在通路孔8內(nèi)形成的貫通電極16的金屬材料 擴(kuò)散、防止該金屬材料和下層導(dǎo)電體(在本實(shí)施方式為焊盤3電極)的相互 反應(yīng)、提高半導(dǎo)體襯底1和下述的貫通電極16的粘合性的作用。再者，如 果具有這些作用，則其材質(zhì)不受特別限制。
另外，沉積在通路孔8底部的阻擋層10的材料量比沉積在半導(dǎo)體襯底1 的背面的量少。雖然阻擋層的厚度隨著制造裝置、工藝、或者通路孔8的長(zhǎng) 寬比等條件而不同，但在半導(dǎo)體襯底1的背面上形成的阻擋層10的厚度如 果例如為100nm左右時(shí)，在通路孔底部形成的阻擋層10的厚度就是10 ~ 20nm左右。
其次，如圖6所示，對(duì)阻擋層IO進(jìn)行例如使用氬(Ar)等離子體的反 向賊射(蝕刻)，使構(gòu)成通路孔8底部的阻擋層IO的材料向其周圍飛散，其 結(jié)果是，局部除去沉積在通路孔8底部的阻擋層10。該反向?yàn)R射(蝕刻)一 直進(jìn)行到使焊盤電極3的表面至少局部在通路孔的底部露出。另外，為不使 由于過剩的反向賊射令半導(dǎo)體襯底1上形成的器件元件產(chǎn)生缺陷，要注意反 向賊射條件(時(shí)間或裝置電力等)。
通過該反向?yàn)R射，對(duì)于即使難以在第一濺射中沉積的部分，即包括通路 孔8底部的角部Y的側(cè)壁，阻擋層10的材料也能夠充分地沉積。為了便于 說明，將反向?yàn)R射后的阻擋層叫作第一阻擋層11。
在進(jìn)行反向?yàn)R射后，在半導(dǎo)體襯底1的背面上形成的第一阻擋層11的 厚度例如為60 70nm左右，在通路孔8內(nèi)的側(cè)壁形成的第一阻擋層11的厚
度例如為10 20nm左右。另外，同圖表示在通路孔8的底部，除去角部Y
之外沒有形成第一阻擋層11的狀態(tài)。
其次，如圖7所示，在通路孔8內(nèi)以及半導(dǎo)體襯底1的背面形成由與第 一阻擋層11相同或者不同的材料構(gòu)成的第二阻擋層12。第二阻擋層12只要 具有與所述的阻擋層IO相同的作用，則其材質(zhì)不受特殊限制，也可以是這 些層的單層或者積層。積層構(gòu)造由已經(jīng)說明的材質(zhì)等組合而成，例如是鈦層 /氮化鈦層。
第二阻擋層12至少在通路孔8底部覆蓋焊盤電極3。在此，第二阻擋層 12的形成雖然也可以使用CVD法來(lái)進(jìn)行，但從能夠在與第一阻擋層11相 同的成膜室(容器)內(nèi)連續(xù)地形成、降低導(dǎo)電性下降以及膜質(zhì)下降的風(fēng)險(xiǎn)這 一觀點(diǎn)來(lái)看，優(yōu)選用濺射法及PVD法來(lái)進(jìn)行。當(dāng)用濺射法來(lái)進(jìn)行時(shí)，為了 便于說明，將該濺射叫做第二濺射。
在進(jìn)行第二賊射后，在半導(dǎo)體襯底1的背面上形成的第二阻擋層12的 厚度例如是10nm左右，通路孔8底部的第二阻擋層12的厚度是1 ~ 2nm左 右。這樣，作為包括第一及第二阻擋層11、 12的阻擋層整體，與其在通路 孔8側(cè)壁的膜厚(例如10~20nm)相比，能夠更容易地減薄其在通^4L 8 底部的膜厚。另外，第二阻擋層12膜厚由于是任意的，所以作為阻擋層整 體，當(dāng)然能夠使通路孔8底部的膜厚與側(cè)壁的膜厚同等。
另外，由于用上述反向?yàn)R射使焊盤電極3的表面局部露出，因此，能夠 通過只調(diào)節(jié)沉積在通路孔8底部的第二阻擋層12的膜厚來(lái)控制通路電阻。 另夕卜，由于通過上述反向?yàn)R射包括通路孔8底部的角部Y的側(cè)壁已經(jīng)由第一 阻擋層覆蓋，因此，可無(wú)間隙地用阻擋層的構(gòu)成材料覆蓋包括第二阻擋層12 在內(nèi)的整個(gè)通路孔8內(nèi)。
然后，如圖8所示，在第一阻擋層11、第二阻擋層12上形成籽晶層15。 籽晶層15是成為用于鍍敷形成后述的貫通電極16及配線層17的下層電極 的導(dǎo)電層，例如由銅(Cu)、釕(Ru)、鈀(Pd)等金屬構(gòu)成。籽晶層15是 通過濺射法、PVD法、CVD法、其他的成膜方法所形成的。另外，籽晶層 15的膜厚例如是100nm左右。
也可以在一旦形成了籽晶層15之后只對(duì)籽晶層15進(jìn)行反向?yàn)R射。由此， 就能夠特別防止通路孔8底部的籽晶層15的覆蓋不足。需要說明的是，在 進(jìn)行該籽晶層15的反向?yàn)R射時(shí)，控制反向?yàn)R射條件以使第二阻擋層12不露
出，且籽晶層15保留在整個(gè)通路孔8內(nèi)。然后，如圖9所示，在包括通路孔8內(nèi)部的籽晶層15上通過例如以籽 晶層15作鍍敷電極的電解鍍敷法，形成由銅(Cu)構(gòu)成的貫通電極16以及 與此連續(xù)地連接的配線層17。這里所說的貫通電極16是指在通路孔8內(nèi)所 形成的導(dǎo)電層。在本實(shí)施方式中，配線層17是上層導(dǎo)電體，后述的導(dǎo)電端 子20也是上層導(dǎo)電體。貫通電極16及配線層17經(jīng)由第一、第二阻擋層ll、 12以及籽晶層15在通路孔8的底部與焊盤電極3電連接。另外，貫通電極16也可以不必完全充填在通路孔8內(nèi)，也可以如圖13 所示那樣不完全充填。根據(jù)這樣的結(jié)構(gòu)，不僅節(jié)約形成貫通電極16及配線 層17所需的導(dǎo)電材料，而且與完全充填的情況相比能夠在短時(shí)間內(nèi)形成貫 通電極16、配線層17,因此，具有使生產(chǎn)效率提高的優(yōu)點(diǎn)。其次，如圖IO所示，在半導(dǎo)體襯底1背面的配線層17上選擇性地形成 用于形成配線圖形的抗蝕劑層18。然后，以抗蝕劑層為掩模蝕刻除去不需要 部分的配線層17以及籽晶層15。通過進(jìn)行該蝕刻，將配線層17構(gòu)圖為規(guī)定 的配線圖形。接著，以配線層17為掩模，有選擇地蝕刻除去在半導(dǎo)體襯底1 的背面形成的第一以及第二阻擋層11、 12。第一及第二阻擋層ll、 12，籽晶層15、貫通電極16、配線電極17的形 成不限于上述工序。例如，也可以在半導(dǎo)體襯底1的背面上的不形成配線層 17的區(qū)域形成抗蝕劑層等，然后在未被該抗蝕劑層覆蓋的區(qū)域形成配線層 17等，由此進(jìn)行其構(gòu)圖。在這種工序中不需要抗蝕劑層18。然后，如圖11所示，在半導(dǎo)體襯底1的背面上形成例如由阻焊劑這樣 的有機(jī)材料或氮化硅膜等無(wú)機(jī)材料構(gòu)成的保護(hù)層19。在保護(hù)層19中使導(dǎo)線 端子形成區(qū)域開口且在該開口露出的配線層17上形成由鎳(Ni)及金(Au) 構(gòu)成的電極連接層(未圖示)。然后，通過在該電極連接層上網(wǎng)印焊錫，用 熱處理使該焊錫回流，由此形成球狀的導(dǎo)線端子20。導(dǎo)線端子20的形成方法也可以通過使用分配器涂覆由焊錫構(gòu)成的球狀 端子等即所謂的分配法(涂覆法)，或電解鍍敷等形成。另外，作為其它實(shí) 施方式，有時(shí)也不形成導(dǎo)電端子20。在該情況下，電極連接層或者配線層 17成為從保護(hù)層9的開口露出的狀態(tài)，而且，該電極連接層或者配線層17 與其它裝置的電極相連接。另外，支承體6可以一直粘貼在半導(dǎo)體襯底1上，也可以從半導(dǎo)體襯底
1上剝離下來(lái)再利用。
通過上述工序，完成了芯片尺寸封裝型的半導(dǎo)體裝置，其從形成于半導(dǎo) 體襯底1表面上的下層導(dǎo)電體(焊盤電極3)直至設(shè)置在其背面的上層導(dǎo)電
體(配線層17、導(dǎo)電端子20)的配線經(jīng)由通路孔8而形成。在將該半導(dǎo)體 裝置組裝到電子儀器上時(shí)，通過將導(dǎo)電端子20安裝在電路板上的配線圖形 上，與外部電路電連接。
這樣，依照本實(shí)施方式，由于通路孔8內(nèi)的阻擋層或者阻擋層和籽晶層 這二者覆蓋良好，所以能夠提高半導(dǎo)體裝置的可靠性。另外，由于通過一次 成膜來(lái)同時(shí)調(diào)節(jié)最終的阻擋層通路孔底部的膜厚，所以與現(xiàn)有的技術(shù)相比能 夠更容易控制通路電阻，能夠使通路電阻減小。另外，依照本實(shí)施方式，即 使不使用CVD法也能夠形成覆蓋性良好的阻擋層，因此，能夠控制制造成 本。
另外，在以上的實(shí)施方式中，對(duì)具有球狀的導(dǎo)電端子20的BGA( Ball Grid Array:球柵陣列)型的半導(dǎo)體裝置進(jìn)行了說明，但本發(fā)明也能夠適用于不 具有球狀的導(dǎo)電端子的LGA ( Land Grid Array:面柵陣列)型及其它的CSP 型、倒裝片型的半導(dǎo)體裝置。
下面，參照

本發(fā)明的第二實(shí)施方式。在第二實(shí)施方式中，對(duì)相
對(duì)于半導(dǎo)體襯底的面主要沿垂直方向通過電流的縱型晶體管應(yīng)用本發(fā)明。.
如圖17所示，例如在由N+型硅構(gòu)成的半導(dǎo)體襯底41上形成N-型外 延層42,在該外延層42的上層形成有P型擴(kuò)散層43 (溝道區(qū)域)。外延層 42的厚度例如是10 ju m,半導(dǎo)體襯底41的厚度包括外延層42的厚度例如是 200 jam, P型擴(kuò)散層43的厚度例如是1 ~ 1.5 )am。
形成從P型擴(kuò)散層43的上層到達(dá)外延層42的設(shè)定深度位置的溝槽44。 溝槽44的深度例如是2jum，其開口直徑例如是0.4jLim，而且，沿著溝槽 44的內(nèi)側(cè)形成4冊(cè)極絕緣膜45,在溝槽44內(nèi)，經(jīng)由斥冊(cè)極絕緣膜45例如形成 有由 多晶 硅膜構(gòu)成的柵極電極46 。
另外，在外延層42的上層，與溝槽44以及柵極絕緣膜45相鄰形成有 N +型源極層47,以架設(shè)在相鄰的源極層47上的方式形成有P +型體層48。 在P型擴(kuò)散層43上形成有例如由鋁合金等構(gòu)成的源極電極49,使其覆蓋源 極層47的至少一部分。
另夕卜，在外延層42上形成有由鋁合金等構(gòu)成的漏極端子50以及柵極端子51,漏極端子50是用于從后述的漏極電極56導(dǎo)出漏極電流的端子，柵極 端子51是經(jīng)由未圖示的配線與柵極電極46相連接的端子。在柵極電極46、 P型擴(kuò)散層43、或外延層42上的規(guī)定區(qū)域形成有氧化硅膜等絕緣膜52。然后，在半導(dǎo)體襯底41的背面上選擇性地形成抗蝕劑層53?？刮g劑層 53如下形成，在與漏極端子50、各柵極電極46以及源極層47相對(duì)應(yīng)的位 置具有開口部54a、 54b。在本實(shí)施方式中，開口部54a的開口直徑例如是 60lim左右，開口部54b的開口直徑例如是20Mm左右，開口部54a設(shè)置 為比開口部54b的開口直徑寬。然后，以抗蝕劑層53為掩模，從半導(dǎo)體襯底41的背面向表面方向進(jìn)行 蝕刻，形成如圖18所示的通路孔55a、 55b。通路孔55a、 55b沒有貫通半導(dǎo) 體襯底41,而是在半導(dǎo)體襯底41的厚度方向的中途具有底部。另外，從半 導(dǎo)體襯底41的背面?zhèn)人吹降耐房?5a、 55b的形狀，既可以是如圖19A 所示的圓形，也可以是如圖19B所示的四邊形的通路孔55c、 55d,還可以 是如圖19C所示的狹縫狀的通路孔55e, 55f,還可以是如圖19D所示在通 路孔55e、 55纟上再交叉設(shè)置狹縫狀.的通路孔55§的形狀，其形狀沒有限制。 另外，圖19是只是描繪上述通路孔和半導(dǎo)體襯底41的關(guān)系的概略平面圖。 另外，在圖19A、 19B中，雖然通路孔55a、 55b、 55c、 55d被描繪成同一直 線狀，但當(dāng)然也可以錯(cuò)開各通路孔的配置位置，或?qū)⒍鄶?shù)通路孔配置為矩陣 狀。當(dāng)以具有上述不同的開口部54a、 54b的抗蝕劑層53為掩模來(lái)進(jìn)行蝕刻 時(shí)，形成如圖18所示的深度不同的通路孔55a、 55b。在本實(shí)施方式中，在 與漏極端子50相對(duì)應(yīng)的位置形成通路孔55a，在與源極電極49及柵極電極 46相對(duì)應(yīng)的位置形成比通路孔55a淺的通路孔55b。這是基于蝕刻時(shí)的微負(fù) 載效應(yīng)(micro loading effect )。即，這是由于如果開口直徑變大，就容易吸 入蝕刻氣體，而蝕刻時(shí)產(chǎn)生的殘留物容易被釋放出來(lái)，提高了蝕刻的進(jìn)行速 度。因此，優(yōu)選通過一次蝕刻同時(shí)形成通路孔55a、 55b。再者，在^f冊(cè)極端子 51的下方由于不能形成漏極電流的電流通路，所以也可以在柵極端子51的 下方不形成通路孔。然后，利用與第一實(shí)施方式相同的工序，在通路孔55a、 55b內(nèi)以及半 導(dǎo)體襯底41的背面上形成第一阻擋層11、第二阻擋層12、籽晶層15。然后， 利用與形成第一實(shí)施方式的貫通電極16以及配線層17相同的工序，在通路
孔55a、 55b內(nèi)以及半導(dǎo)體村底41的背面上形成漏極電極56。漏極電極56 既可以完全充填在通路孔55a、 55b內(nèi)，也可以不完全地充填在通3各孔55a、 55b內(nèi)。
這樣，就形成了第二實(shí)施方式的縱型MOS晶體管60。 MOS晶體管60 由于源極電極49、漏極端子50、 4冊(cè)極端子51在同一面上形成，所以可以進(jìn) 行倒裝安裝。
在MSO晶體管60中，當(dāng)對(duì)源極電極49、漏極端子50、柵極端子51分 別施加規(guī)定電壓時(shí)，在P型擴(kuò)散層43上就形成沿柵極電極46的溝槽，且從 漏極端子50經(jīng)由漏極電極56、半導(dǎo)體襯底41、外延層42、 P型擴(kuò)散層43 向源才及層47 、源才及電才及49流過電流。
另外，在漏極端子50的下部未形成P型擴(kuò)散層43，但通過形成通路孔 55a,漏極電極56延伸至漏極端子50的附近。因此，漏極電極56即使不接 觸漏極端子50，其間的電阻值也會(huì)減小，漏極電極56和漏極端子50被電 連接。由此，漏極電流變得易于從漏極電極56導(dǎo)向漏極端子50。
如上述所作說明，在第二實(shí)施方式中，形成有未貫通襯底的通路孔55a、 55b。依照本發(fā)明，即使對(duì)于未貫通襯底的通路孔55a、 55b內(nèi)，也能得到與 第一實(shí)施方式相同的效果，因此，能夠同時(shí)實(shí)現(xiàn)防止通路孔55a、 55b內(nèi)的 阻擋層覆蓋不足和控制通路電阻這兩個(gè)目的。
再者，在第二實(shí)施方式的MOS晶體管60 (圖18)的通路孔55a沒有貫 通半導(dǎo)體襯底41而只到達(dá)外延層42的中途，但是如圖20所示也可以貫通 外延層42直到與漏極端子50相接而形成。在這樣的結(jié)構(gòu)中，從漏極電極56 到漏極端子50能夠更良好地導(dǎo)出漏極電流。另外，雖然未圖示，但是在通 路孔55a， 55b的側(cè)壁有時(shí)也形成與在第一實(shí)施方式中所述的第二絕緣膜9 相同的絕緣膜。這樣，在貫通襯底的通路孔和未貫通的通路孔的任意場(chǎng)合都 能夠適用本發(fā)明。
不用說，本發(fā)明并不限于上述實(shí)施方式，在不脫離其要旨的范圍內(nèi)能夠 進(jìn)行變更。
例如，在上述第一實(shí)施方式中，在半導(dǎo)體襯底1的表面一側(cè)(元件面一 側(cè))粘貼了支承體，但是可以如圖12所示通過在另一面(非元件面)粘貼 支承體6制造所希望的半導(dǎo)體裝置。該半導(dǎo)體裝置在半導(dǎo)體襯底1的表面?zhèn)?(元件面?zhèn)?形成有焊盤電極3、配線層17、導(dǎo)電端子20等。在將該半導(dǎo)
體裝置安裝到電子設(shè)備內(nèi)時(shí)，通過在電路板上的配線圖形上安裝導(dǎo)電端子
20,以此與外部電路電連接。另外，在剝離除去支承體6之后，使半導(dǎo)體襯 底1的背面上與貫通電極16相對(duì)應(yīng)位置的絕緣膜30 (例如用CVD法形成 的氧化硅膜)上開設(shè)開口，在該開口中連接其他半導(dǎo)體裝置的導(dǎo)電端子，也 可以實(shí)現(xiàn)半導(dǎo)體裴置的層積。該情況下圖12中所示的導(dǎo)電端子20和其他半 導(dǎo)體裝置的導(dǎo)電端子成為分別對(duì)應(yīng)的導(dǎo)電體，能夠經(jīng)由通路孔進(jìn)行兩導(dǎo)電體 的電連接。
另外，在圖12中，對(duì)于和已經(jīng)說明的結(jié)構(gòu)相同的結(jié)構(gòu)標(biāo)注相同的符號(hào)， 省略其說明。這樣，支承體粘貼在半導(dǎo)體襯底的任何一面都無(wú)關(guān)緊要。
另外，在上述第一實(shí)施方式中，作為下層導(dǎo)電體設(shè)置了焊盤電極3，但 也可以用雜質(zhì)離子的擴(kuò)散層作為下層導(dǎo)電體。具體而言，例如通過離子注入 在半導(dǎo)體襯底表面形成擴(kuò)散層，在半導(dǎo)體村底表面上成膜的絕緣膜上設(shè)置到
達(dá)該擴(kuò)散層的通路孔，本發(fā)明也能夠適用于該通路孔內(nèi)的阻擋層及籽晶層的 形成。另外，在第二實(shí)施方式中，說明了具備溝槽的晶體管，但是，本發(fā)明 當(dāng)然也能夠適用于其它結(jié)構(gòu)的晶體管。本發(fā)明能夠適用于在不具備溝槽而在 半導(dǎo)體襯底的表面上具備柵極電極的晶體管、或絕緣柵雙極型晶體管 (Insulated Gate Bipolar Transistor: IGBT)等的在半導(dǎo)體襯底的面上沿著垂 直方.向流通電流的晶體管。所謂IGBT是，基本元件是將雙極型晶體管和 MOS晶體管復(fù)合成的基本元件，兼?zhèn)潆p極型晶體管的低接通電壓特性和 MOS晶體管的電壓驅(qū)動(dòng)特性的晶體管。本發(fā)明是涉及具有通路孔的半導(dǎo)體 裝置，并能夠廣泛適用。
權(quán)利要求
1、一種半導(dǎo)體裝置的制造方法，其特征在于，具有準(zhǔn)備其表面上具有下層導(dǎo)電體的半導(dǎo)體襯底，從所述半導(dǎo)體襯底的背面向表面方向除去所述半導(dǎo)體襯底，形成使所述下層導(dǎo)電體露出的通路孔的工序；用濺射法或者PVD法在所述通路孔內(nèi)形成第一阻擋層的工序；進(jìn)行反向?yàn)R射，通過部分除去沉積在所述通路孔底部的所述第一阻擋層，使所述下層導(dǎo)電體的表面露出的工序；在所述通路孔底部露出的所述下層導(dǎo)電體上形成第二阻擋層的工序；在所述通路孔內(nèi)的所述第二阻擋層上形成貫通電極，在所述半導(dǎo)體襯底的背面上形成經(jīng)由所述貫通電極與所述下層導(dǎo)電體電連接的上層導(dǎo)電體的工序。
2、 一種具有形成通路孔的工序的半導(dǎo)體裝置的制造方法，其特征在于，具有通過濺射法或者PVD法在所述通路孔內(nèi)形成第一阻擋層的工序； 進(jìn)行反'向賊射，部分除去沉積在所述通路孔底部的所述第一阻擋層的工序；在所述通路孔的底部形成第二阻擋層的工序； 在所述通路孔內(nèi)形成貫通電極的工序。
3、 如權(quán)利要求1或2所述的半導(dǎo)體裝置的制造方法，其特征在于，形 成所述第二阻擋層的工序是通過濺射法或者PVD法來(lái)進(jìn)行的。
4、 如權(quán)利要求1或2所述的半導(dǎo)體裝置的制造方法，其特征在于，具 有在所述第二阻擋層上形成用于電鍍形成所述貫通電極的籽晶層的工序。
5、 如權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其特征在于，形成所 述籽晶層的工序具有，在所述第二阻擋層上形成籽晶層的工序、和其后對(duì)所 述第二阻擋層上的籽晶層進(jìn)行反向?yàn)R射的工序。
6、 如權(quán)利要求1或2所述的半導(dǎo)體裝置的制造方法，其特征在于，如 下進(jìn)行形成所述第二阻擋層的工序，使作為包含所述第一和第二阻擋層的阻 擋層整體在所述通路孔底部的膜厚與所述通路孔側(cè)壁的膜厚比為相同或變
7、 如權(quán)利要求1或2所述的半導(dǎo)體裝置的制造方法，其特征在于，具有在所迷半導(dǎo)體襯底的表面上粘貼支承體的工序。
8、 如權(quán)利要求1或2所述的半導(dǎo)體裝置的制造方法，其特征在于，所 述第二阻擋層含有與所述第 一 阻擋層不同的材料。
9、 如權(quán)利要求1或2所述的半導(dǎo)體裝置的制造方法，其特征在于，所 述第二阻擋層為層積結(jié)構(gòu)。
10、 一種半導(dǎo)體裝置，其特征在于，具有經(jīng)由半導(dǎo)體襯底設(shè)置的下層導(dǎo)電體以及上層導(dǎo)電體，和用于將所述下層 導(dǎo)電體以及所述上層導(dǎo)電體電連接的通路孔；在所述通路孔內(nèi)形成的阻擋層；在所述通路孔內(nèi)的所述阻擋層上形成的貫通電極，所述阻擋層具有在所述通路孔內(nèi)通過賊射工序或者PVD工序及反向?yàn)R 射工序在所述通路孔的側(cè)壁形成的第一阻擋層和、用與所述第一阻擋層不同 的工序形成且在所述通路孔的底部形成的第二阻擋層。
11、 一種具有通路孔的半導(dǎo)體裝置，其特征在于，具有 在所述通路孔內(nèi)形成的阻擋層、 和在所述通路孔內(nèi)的所述阻擋層上形成的貫通電極， 所述阻擋層具有在所述通路孔內(nèi)通過濺射工序或者PVD工序及反向賊射工序在所述通路孔的側(cè)壁形成的第一阻擋層、和用與所述第一阻擋層不同 的工序形成且在所述通路孔的底部形成的第二阻擋層。
12、 如權(quán)利要求10或11所述的半導(dǎo)體裝置，其特征在于，在所述第二 阻擋層上形成有籽晶層。
13、 如權(quán)利要求10或11所述的半導(dǎo)體裝置，其特征在于，作為包含所 述第一和第二阻擋層的阻擋層整體在所述通路孔底部的膜厚與所述通路孔 側(cè)壁的膜厚比為相同或變薄。
14、 如權(quán)利要求10或11所述的半導(dǎo)體裝置，其特征在于，在所述半導(dǎo) 體襯底的任一主面上粘貼支承體。
15、 如權(quán)利要求10或11所述的半導(dǎo)體裝置，其特征在于，所述第二阻 擋層含有與第 一阻擋層不同的材料。
16、 如權(quán)利要求10或11所述的半導(dǎo)體裝置，其特征在于，所述第二阻 擋層是層積構(gòu)造。
17、 一種半導(dǎo)體裝置的制造方法，其特征在于，具有將半導(dǎo)體村底除去直至其厚度方向的中途而形成通路孔的工序；用濺射法或者PVD法在所述通路孔內(nèi)形成第一阻擋層的工序； 進(jìn)行反向?yàn)R射，部分除去沉積在所述通路孔底部的所述第一阻擋層，在 所述通路孔的底部露出所述半導(dǎo)體襯底的工序；在所述通路孔底部露出的所述半導(dǎo)體襯底上形成第二阻擋層的工序； 在所述通路孔內(nèi)形成與所述第二阻擋層電連接的電極的工序。
全文摘要
本發(fā)明涉及一種具有通路孔的半導(dǎo)體裝置及其制造方法，其目的在于，能夠同時(shí)實(shí)現(xiàn)防止通路孔內(nèi)的阻擋層覆蓋不足和控制通路電阻這兩種功能。準(zhǔn)備其表面上具有焊盤電極(3)的半導(dǎo)體襯底(1)。然后從半導(dǎo)體襯底(1)的背面向表面方向進(jìn)行蝕刻，形成使焊盤電極(3)露出的通路孔(8)。接著，用濺射法或者PVD法以及反向?yàn)R射法(蝕刻)在通路孔(8)內(nèi)形成第一阻擋層(11)。通過進(jìn)行該反向?yàn)R射，除去通路孔(8)底部的阻擋層，使焊盤電極(3)露出。然后，在通路孔內(nèi)露出的焊盤電極(3)上形成第二阻擋層(12)。通過只調(diào)節(jié)第二阻擋層(12)的膜厚來(lái)控制通路電阻。
文檔編號(hào)H01L21/28GK101154577SQ200710101040
公開日2008年4月2日 申請(qǐng)日期2007年4月23日 優(yōu)先權(quán)日2006年4月21日
發(fā)明者及川貴弘 申請(qǐng)人:三洋電機(jī)株式會(huì)社;三洋半導(dǎo)體株式會(huì)社