專利名稱：制造半導(dǎo)體器件的方法和半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造半導(dǎo)體器件的方法和半導(dǎo)體器件，具體而言，涉及一種MOS(金屬氧化物半導(dǎo)體)型場(chǎng)效應(yīng)晶體管。
背景技術(shù)：
近年來(lái)，為了提高晶體管的性能的目的，已經(jīng)研究了在溝道區(qū)上施加應(yīng)力從而增加漏電流。施加應(yīng)力的方法的示例包括一種其中在形成柵電極之后形成高應(yīng)力膜從而將應(yīng)力施加在溝道區(qū)上的方法，以及一種工藝，其中蝕刻P溝道MOS型場(chǎng)效應(yīng)晶體管(PMOSFET)的源極/漏極區(qū)，且在蝕刻的區(qū)域中外延生長(zhǎng)硅-鍺(SiGe)層以在溝道區(qū)上施加應(yīng)力。
隨著SiGe層更靠近溝道區(qū)且隨著SiGe層的體積更大，對(duì)于溝道區(qū)施加應(yīng)力更有效。另外，雖然通常通過(guò)離子注入形成源極/漏極區(qū)，但是還研究了在SiGe層的外延生長(zhǎng)同時(shí)添加比如硼的雜質(zhì)以作為形成PMOSFET的源極/漏極區(qū)的方法(例如，參考JP-A-2002-530864，具體而言參考圖4和第0030段)。
這里，將參考圖4A到4C描述制造PMOSFET的上述方法。首先，如圖4A所示，在硅襯底11的表面?zhèn)壬闲纬善骷綦x區(qū)(在圖中省略)。接著，在硅襯底11上方形成柵電極13，而柵絕緣膜12在它們之間，且在柵電極13上形成包括氮化硅膜的偏移絕緣膜(offset insulating film)14。隨后，以覆蓋柵絕緣膜12、柵電極13和偏移絕緣膜14的狀態(tài)，在硅襯底11上方形成了氮化硅膜，且該氮化硅膜通過(guò)干法蝕刻方法被回蝕刻，由此在柵絕緣膜12、柵電極13和偏移絕緣膜14的兩個(gè)橫向側(cè)均形成側(cè)壁15。
接下來(lái)，如圖4B所示，采用偏移絕緣膜14和側(cè)壁15作為掩模，通過(guò)蝕刻進(jìn)行所謂的凹蝕刻，即向下挖硅襯底11，從而形成凹部區(qū)16。其后，通過(guò)利用稀釋的氫氟酸的凈化處理來(lái)移除硅襯底11的表面上方的天然氧化物膜。
隨后，如圖4C所示，在凹部區(qū)16中即在硅襯底11的下挖部分的表面上外延生長(zhǎng)包含比如硼的p型雜質(zhì)的硅-鍺(SiGe)層17。SiGe層17形成了源極/漏極區(qū)，且柵電極13下且位于硅襯底11的源極/漏極區(qū)之間的區(qū)域構(gòu)成了溝道區(qū)18。通過(guò)SiGe層17對(duì)于溝道區(qū)18施加應(yīng)力導(dǎo)致了溝道區(qū)18的應(yīng)變(變形)，造成了形成具有充分載流子遷移率的PMOSFET。

發(fā)明內(nèi)容
然而，上述的制造半導(dǎo)體器件的方法具有以下的問(wèn)題。如圖5所示，隨著SiGe層17越靠近作為溝道區(qū)18的柵電極13下的區(qū)域，通過(guò)SiGe層17施加應(yīng)力的效率越高。然而，因?yàn)楸热缗鸬碾s質(zhì)被添加到SiGe層17，所以SiGe層17中的雜質(zhì)將通過(guò)熱處理或在隨后的步驟中進(jìn)行的加熱步驟而被擴(kuò)散(擴(kuò)散的區(qū)域A)。該擴(kuò)散將導(dǎo)致短溝道效應(yīng)。為了防止這樣的情況，可以設(shè)想增大柵電極13下的區(qū)域和添加了硼的SiGe層17之間的距離。然而在該情形，在溝道區(qū)18上施加的應(yīng)力被減弱，從而不能獲得充分的載流子遷移率。
由此，需要一種制造半導(dǎo)體器件的方法和半導(dǎo)體器件，采用其可以防止短溝道效應(yīng)，且可以獲得充分的載流子遷移率。
根據(jù)本發(fā)明的實(shí)施方式，提供有一種制造半導(dǎo)體器件的方法，其包括形成柵電極的第一步驟；下挖表面層的第二步驟；外延生長(zhǎng)的第三步驟。第一步驟被構(gòu)造以在硅襯底上方形成柵電極，并具有柵絕緣膜。第二步驟被構(gòu)造以通過(guò)采用柵電極作為掩模來(lái)進(jìn)行的蝕刻下挖硅襯底的表面層。第三步驟被構(gòu)造以在硅襯底的下挖部分的表面上外延生長(zhǎng)混晶層，該混晶層包括硅和與硅在晶格常數(shù)上不同的原子，從而混晶層包含一種具有如此濃度梯度的雜質(zhì)，從而雜質(zhì)濃度沿從硅襯底側(cè)向混晶層的表面的方向增加。
根據(jù)如上所述的半導(dǎo)體器件的制造方法，在硅襯底的下挖部分的表面上外延生長(zhǎng)了混晶層，從而包含一種具有如此濃度梯度的雜質(zhì)，使得雜質(zhì)濃度沿從硅襯底側(cè)向混晶層的表面的方向增加。因此，在硅襯底的柵電極下的溝道區(qū)的附近的混晶層包含與表面?zhèn)认啾雀蜐舛鹊碾s質(zhì)。這確保限制由于熱處理引起的來(lái)自混晶層的雜質(zhì)的擴(kuò)散，且防止了短溝道效應(yīng)的產(chǎn)生。另外，因?yàn)椴恍柙黾訓(xùn)烹姌O下的區(qū)域和混晶層之間的距離，可以獲得充分的載流子遷移率。
根據(jù)本發(fā)明的另一示范性實(shí)施方式，提供有一種半導(dǎo)體器件，其包括在硅襯底上方設(shè)置的柵電極，并具有柵絕緣膜；和在硅襯底在柵電極的橫向兩側(cè)被下挖的區(qū)域中的混晶層，該混晶層包括硅和與硅在晶格常數(shù)上不同的原子?；炀影环N具有如此濃度梯度的雜質(zhì)，從而雜質(zhì)濃度沿從硅襯底側(cè)向表面的方向增加。
根據(jù)如上所述的半導(dǎo)體器件，混晶層包含一種具有如此濃度梯度的雜質(zhì)，使得雜質(zhì)濃度沿從硅襯底側(cè)向表面的方向增加。因此，在硅襯底的柵電極下的溝道區(qū)的附近的混晶層包含與表面?zhèn)认啾雀蜐舛鹊碾s質(zhì)。這確保限制由于熱處理引起的來(lái)自混晶層的雜質(zhì)的擴(kuò)散，且防止了短溝道效應(yīng)的產(chǎn)生。另外，因?yàn)椴恍柙黾訓(xùn)烹姌O下的區(qū)域和混晶層之間的距離，可以獲得充分的載流子遷移率。
如上所述，根據(jù)與本發(fā)明相關(guān)的半導(dǎo)體器件的制造方法和半導(dǎo)體器件，可以防止短溝道效應(yīng)的產(chǎn)生，且可以獲得充分的載流子遷移率，從而可以提高晶體管特性。


圖1A到1G是用于示出與本發(fā)明相關(guān)的半導(dǎo)體器件的制造方法的第一實(shí)施方式的制造步驟剖面圖；圖2A到2C是用于示出與本發(fā)明相關(guān)的半導(dǎo)體器件的制造方法的第二實(shí)施方式的制造步驟剖面圖；圖3A到3C是用于示出根據(jù)相關(guān)技術(shù)的半導(dǎo)體器件的制造方法的制造步驟剖面圖；以及圖4是用于示出根據(jù)相關(guān)技術(shù)的半導(dǎo)體器件的制造方法中的問(wèn)題的剖面圖。
具體實(shí)施例方式
現(xiàn)將基于附圖在以下描述本發(fā)明的某些實(shí)施方式，在每個(gè)實(shí)施方式中，半導(dǎo)體器件的構(gòu)造將以制造步驟的順序描述。
第一實(shí)施方式在以下將以制造PMOSFET的方法為例并參考圖1A到1G的制造步驟剖面圖，描述與本發(fā)明相關(guān)的半導(dǎo)體器件的制造方法的實(shí)施方式。順便提及，在以下的描述中，與以上本發(fā)明的背景技術(shù)中所述的相同的構(gòu)造將用以上所用的相同的符號(hào)來(lái)表示。
首先，如圖1A所示，制備由單晶硅組成的硅襯底11，且在其表面?zhèn)壬闲纬善骷綦x區(qū)。在該情形，例如形成了STI(淺溝槽隔離)結(jié)構(gòu)的器件隔離區(qū)，其中溝槽形成于硅襯底11的表面?zhèn)壬?，且由氧化硅膜組成的絕緣膜例如埋入溝槽中。
接下來(lái)，在通過(guò)器件隔離區(qū)隔離的每個(gè)區(qū)域的硅襯底11上，例如構(gòu)圖了由多晶硅組成的柵電極13，在它們之間具有由氮氧化硅組成的柵絕緣膜12。在該情形，為了例如在柵電極13上設(shè)置由氮化硅膜組成的偏移絕緣膜14，層疊構(gòu)成柵絕緣膜12、柵電極13和偏移絕緣膜14的材料的膜，且將膜的疊層進(jìn)行圖案蝕刻。
這里，構(gòu)成柵絕緣膜12的材料不限于氧氮化硅膜，且可以為氧化硅膜或包含鉿或鋁的金屬氧化膜。另外，柵電極13不限于多晶硅，且可以包含金屬材料。
接下來(lái)，如圖1B所示，例如，以覆蓋柵絕緣膜12、柵電極13和偏移絕緣膜14的狀態(tài)在硅襯底11上方形成氮化硅膜15’。隨后，如圖1C所示，例如通過(guò)干蝕刻方法來(lái)回蝕刻氮化硅膜15’(見(jiàn)圖1B)，由此在柵絕緣膜12、柵電極13和偏移絕緣膜14的側(cè)壁上形成了絕緣側(cè)壁15。雖然側(cè)壁15在這里被描述為例如由氮化硅膜組成，但是側(cè)壁15可以由除氮化硅膜之外的其他膜組成，且可以由氧化硅膜或這些膜的疊層結(jié)構(gòu)構(gòu)成。
接下來(lái)，如圖1D所示，進(jìn)行了凹蝕刻，其包括進(jìn)行下挖硅襯底11的表面。在該情形，通過(guò)采用在柵電極13上的偏移絕緣膜14和側(cè)壁15作為掩模而進(jìn)行的蝕刻，從而實(shí)現(xiàn)下挖硅襯底11的表面層的凹蝕刻，由此形成了約80nm深的凹部區(qū)16。在凹蝕刻中，進(jìn)行了各向同性蝕刻，由此甚至可以加寬凹部區(qū)16到側(cè)壁15的下側(cè)。其后，利用氫氟酸進(jìn)行了凈化處理，由此移除了硅襯底11的表面上的天然氧化物膜。順便提及，雖然在這里描述了一個(gè)示例，其中在設(shè)置了側(cè)壁15的條件下進(jìn)行了凹蝕刻，但是本發(fā)明還可應(yīng)用于進(jìn)行凹蝕刻而預(yù)先未設(shè)置側(cè)壁15的情形。
隨后，在凹部區(qū)16的表面上，即在硅襯底11的下挖部分的表面上，以包含雜質(zhì)的狀態(tài)，外延生長(zhǎng)包含硅和與硅的晶格常數(shù)不同的原子的混晶層。這里，就試圖制造的PMOSFET而言，外延生長(zhǎng)由硅(Si)和在晶格常數(shù)上大于硅的原子(Ge)組成且包含例如作為雜質(zhì)的硼的SiGe層(混晶層)。
在該情形，作為本發(fā)明的特征，在硅襯底11的下挖部分的表面上，外延生長(zhǎng)SiGe層從而包含具有如此濃度梯度的硼，從而其中的硼濃度沿從硅襯底11的側(cè)面向其表面的方向增加。這里，SiGe層由以層疊狀態(tài)順序疊層的第一SiGe層(第一層)、第二SiGe層(第二層)和第三SiGe層(第三層)組成。
具體而言，如圖1E所示，在硅襯底11的下挖部分的表面上，即在凹部區(qū)16的表面上，形成第一SiGe層21a從而包含在三層SiGe層中最低濃度的硼。這里，第一SiGe層以1到30nm的膜厚外延生長(zhǎng)從而獲得1×1018到1×1019cm-3的硼濃度。
就第一SiGe層21a的形成條件而言，使用二氯硅烷(DCS)、用氫(H2)稀釋到1.5vol％的氫化鍺(GeH4)、氯化氫(HCl)、和用氫(H2)稀釋到100ppm的乙硼烷(B2H6)作為膜形成氣體，氣體流速為DCS/GeH4/HCl/B2H6＝10到100/10到100/10到100/1到50(ml/分鐘)，處理溫度為650到750℃，且處理氣壓為1.3到13.3kPa。注意，這里在本文中氣體流速為正常狀態(tài)下的體積流速。
這里，包含低濃度的雜質(zhì)的第一SiGe層21a與第二和第三SiGe層相比位于更靠近溝道區(qū)；因此，限制了由于熱處理引起的來(lái)自SiGe層的硼擴(kuò)散，且防止短溝道效應(yīng)產(chǎn)生。除此之外，為了確保防止短溝道效應(yīng)，在上述范圍的第一SiGe層21a的膜厚還優(yōu)選地在10到30nm的范圍內(nèi)，在這樣的范圍內(nèi)不至于降低所生產(chǎn)的PMOSFET的載流子遷移率。
順便提及，如已在以上本發(fā)明的背景技術(shù)中描述的，存在這樣的情形，其中為了便于膜形成，包含低濃度的雜質(zhì)的SiGe層形成于凹部區(qū)的表面上，甚至在凹部區(qū)的表面上直接形成SiGe層而不改變膜形成條件的情形。然而，在該實(shí)施方式中，第一SiGe層21a的形成與這樣偶然的情形不同。具體而言，包含低濃度雜質(zhì)的第一SiGe層21a形成以通過(guò)主動(dòng)地改變膜形成條件來(lái)具有預(yù)定的膜厚。
接下來(lái)，如圖1F所示，在第一SiGe層21a上，外延生長(zhǎng)第二SiGe層21b從而包含具有如此濃度梯度的雜質(zhì)，從而其中的雜質(zhì)濃度從第一SiGe層21a的雜質(zhì)濃度沿從第一SiGe層21a向其表面的方向連續(xù)變化到將在后描述的第三SiGe層的雜質(zhì)濃度。這里，鑒于第一SiGe層21a中的硼濃度在1×1018到1×1019cm-3的范圍且第三SiGe層的硼濃度在1×1019到5×1020cm-3，第二SiGe層21b被如此形成從而包含具有如此濃度梯度的硼，從而其中的硼濃度沿第一SiGe層21a側(cè)向其表面的方向從1×1018到1×1019cm-3的范圍連續(xù)變化到1×1019到5×1020cm-3的范圍。第二SiGe層21b的膜厚為1到20nm。
就第二SiGe層21b的膜形成條件而言，使用了與第一SiGe層21a的情形相同的膜形成氣體。在膜形成氣體中，DCS、GeH4和HCl以DCS/GeH4/HCl＝10到100/10到100/10到100(ml/分鐘)的氣體流速使用。除此之外，由H2稀釋到100pm的B2H6的氣體流速?gòu)?到50ml/分鐘的值到50到300ml/分鐘的值連續(xù)變化。另外，處理溫度設(shè)定為650到750℃的范圍，且處理壓力為1.3到13.3kPa的范圍。
這里，其中如上第二SiGe層21b被夾置在三層SiGe層中雜質(zhì)濃度最低的第一SiGe層21a和三層SiGe層中雜質(zhì)濃度最高的第三SiGe層之間的構(gòu)造減輕了由于第一SiGe層21a和第三SiGe層之間的雜質(zhì)濃度的不同引起的膜形成中的麻煩。因此，在第一SiGe層21a和第三SiGe層之間的雜質(zhì)濃度差別小的情形，第二SiGe層21b不必設(shè)置。另外，雖然第二SiGe層21b在這里形成以包含如此的濃度梯度從而其中的雜質(zhì)濃度沿從第一SiGe層21a向第三SiGe層側(cè)的方向連續(xù)變化，濃度變化也可以逐步的。在該情形，B2H6氣體流速也逐步地變化。
接下來(lái)，如圖1G所示，在第二SiGe層21b上，形成第三SiGe層21c以包含在三層SiGe層中濃度最高的雜質(zhì)。這里，第三SiGe層21c被外延生長(zhǎng)到50到100nm的膜厚以具有1×1019到5×1020cm-3的硼濃度。
就第三SiGe層21c的膜形成條件而言，使用了與第一SiGe層21a和第二SiGe層21b的情形相同的膜形成氣體，氣體流速為DCS/GeH4/HCl/B2H6＝10到100/10到100/10到100/50到300(ml/分鐘)，處理溫度為650到750℃，且處理壓力為1.3到13.3kPa。
結(jié)果，在凹部區(qū)16的表面上形成了由順序以疊層狀態(tài)層疊的第一SiGe層21a、第二SiGe層21b和第三SiGe層21c組成的SiGe層21。由于凹部區(qū)16形成為大約80nm深度，所以順序用第一SiGe層21a、第二SiGe層21b和第三SiGe層21c填充，且第三SiGe層21c處于從硅襯底11的表面水平向上突起的狀態(tài)。另外，SiGe層21包含作為雜質(zhì)具有如此濃度梯度的硼，從而其中的濃度梯度沿從硅襯底11側(cè)向其表面的方向增加。
SiGe層21形成了由根據(jù)該實(shí)施方式的制造方法制造的PMOSFET的源極/漏極區(qū)，且柵電極13下位于SiGe層21之間的硅襯底11的區(qū)域成為PMOSFET的溝道區(qū)18。
以與通常的PMOSFET制造方法相同的方式進(jìn)行隨后的步驟。例如，SiGe層的表面?zhèn)瓤梢员还杌孕纬晒杌飳?。在該情形，因?yàn)槲挥诮咏鼫系绤^(qū)18的第一SiGe層21a如上所述包含低濃度的雜質(zhì)，所以即使當(dāng)在形成SiGe層21之后進(jìn)行熱處理，仍限制了雜質(zhì)的擴(kuò)散A，且因此，防止了短溝道效應(yīng)的產(chǎn)生。
以該方式，制造了一種PMOSFET，其中通過(guò)由SiGe層21施加到溝道區(qū)18上的應(yīng)力(壓應(yīng)力)而產(chǎn)生應(yīng)變。
根據(jù)如上所述的半導(dǎo)體器件的制造方法和半導(dǎo)體器件，SiGe層21外延生長(zhǎng)從而包含具有如此的濃度梯度的雜質(zhì)，從而其中的雜質(zhì)濃度沿硅襯底側(cè)向其表面的方向增加，使得限制了由于熱處理引起的來(lái)自SiGe層21的雜質(zhì)的擴(kuò)散A，且防止了短溝道效應(yīng)的產(chǎn)生。具體而言，根據(jù)該實(shí)施方式，SiGe層21由三層SiGe層組成，且接近溝道區(qū)18的第一SiGe層21a形成以包含與其他SiGe層相比更低的濃度的雜質(zhì)，使得可以確保防止短溝道效應(yīng)產(chǎn)生。另外，因?yàn)闊o(wú)需增大SiGe層21和柵電極下的區(qū)域之間的距離，可以獲得充分的載流子遷移率。因此，可以提高晶體管特性。
另外，根據(jù)該實(shí)施方式的制造半導(dǎo)體器件的方法，通過(guò)一系列操作可以形成具有雜質(zhì)濃度梯度的SiGe層21，在這些操作中，僅改變了膜形成條件，而不改變膜形成氣體的種類，這對(duì)于生產(chǎn)率而言是極好的。
順便提及，雖然在以上的第一實(shí)施方式中描述了一個(gè)示例，其中在形成PMOSFET的源極/漏極區(qū)的SiGe層中包含了作為雜質(zhì)的硼，但是還可以使用硼之外的其他雜質(zhì)，例如鎵(Ga)或銦(In)。例如，在使用Ga作為雜質(zhì)的情形，使用了三乙基鎵(Ga(C2H5)3)或三甲基鎵(Ga(CH3)3)作為膜形成氣體，來(lái)取代在以上第一實(shí)施方式中使用的B2H6。相似地，在使用In作為雜質(zhì)的情形，使用了三乙基銦(In(C2H5)3)或三甲基銦(In(CH3)3)作為膜形成氣體，來(lái)取代B2H6。
第二實(shí)施方式雖然在以上的第一實(shí)施方式的描述中已經(jīng)以PMOSFET的制造方法為例，但是在該實(shí)施方式中以NMOSFET的制造方法為例，且將參考圖2A到2C進(jìn)行對(duì)其的描述。順便提及，直到下挖硅襯底11的表面的步驟將以與參考以上的圖1A到ID所述的步驟相同的方式進(jìn)行。
在制造NMOSFET的情形，首先，如圖2A所示，由硅(Si)和晶格常數(shù)上小于硅的原子(C)組成且包含例如砷(As)作為雜質(zhì)的的硅-碳(SiC)層(混晶層)外延生長(zhǎng)在凹部區(qū)16的表面上，即生長(zhǎng)在硅襯底11的下挖部分的表面上。
而且在該情形，SiC外延生長(zhǎng)從而包含具有如此濃度梯度的As，使得其中的As濃度沿從硅襯底11例向其表面的方向增加。這里，與第一實(shí)施方式相似，SiC層由順序以疊層狀態(tài)層疊的第一SiC層(第一層)、第二SiC層(第二層)和第三SiC層(第三層)組成。
具體而言，在硅襯底11的下挖部分的表面上，第一SiC層22a形成，從而其雜質(zhì)濃度為三層SiC層中最低。這里，第一SiC層22a形成為1到30nm的膜厚從而具有1×1018cm-3到1×1019cm-3的As濃度。
就第一SiC層22a的膜形成條件而言，使用DCS、用氫(H2)稀釋到1vol％的單甲基硅烷(SiH3CH3)、HCl、和用氫稀釋到1vol％的氫化砷(AsH3)作為膜形成氣體，氣體流速為DCS/SiH3CH3/HCl/AsH3＝10到100/1到50/10到100/1到25(ml/分鐘)，處理溫度為650到750℃，且處理氣壓為1.3到13.3kPa。
這里，如將在后所述，包含低濃度的雜質(zhì)的第一SiC層22a設(shè)置為三層SiC層中對(duì)于溝道區(qū)最近，從而抑制了由于熱處理引起的來(lái)自SiC層的As擴(kuò)散，且防止短溝道效應(yīng)產(chǎn)生。除此之外，為了確保防止短溝道效應(yīng)，在上述范圍的第一SiC層22a的膜厚還優(yōu)選地在10到30nm的范圍內(nèi)，在這樣的范圍內(nèi)不至于降低所生產(chǎn)的NMOSFET的載流子遷移率。
接下來(lái)，如圖2B所示，在第一SiC層22a上，外延生長(zhǎng)第二SiC層22b從而包含具有如此濃度梯度的雜質(zhì)，從而其中的雜質(zhì)濃度從第一SiC層22a的雜質(zhì)濃度沿從第一SiC層22a向其表面的方向連續(xù)變化到第三SiC層的雜質(zhì)濃度。這里，鑒于第一SiC層22a中的As濃度在1×1018到1×1019cm-3的范圍且如后面所述第三SiC層的As濃度在1×1019到5×1020cm-3，第二SiC層22b被如此形成從而包含具有如此濃度梯度的硼，從而其中的As濃度沿第一SiC層22a側(cè)向其表面的方向從1×1018到1×1019cm-3的范圍中的值連續(xù)增加到1×1019到5×1020cm-3的范圍的值。第二SiC層22b的膜厚在1到20nm的范圍。
就第二SiC層22b的膜形成條件而言，使用了與第一SiC層22a的情形相同的膜形成氣體。在膜形成氣體中，DCS、SiH3CH3和HCl的氣體流速被設(shè)定為DCS/SiH3CH3/HCl＝10到100/1到50/10到100(ml/分鐘)。另一方面，由H2稀釋到1vol％的AsH3的氣體流速?gòu)?到25ml/分鐘的值到25到50ml/分鐘的值連續(xù)變化。另外，處理溫度設(shè)定為650到750℃的范圍，且處理壓力為1.3到13.3kPa的范圍。
這里，其中以上的第二SiC層22b被夾置在三層SiC層中雜質(zhì)濃度最低的第一SiC層22a和三層SiC層中雜質(zhì)濃度最高的第三SiC層之間的構(gòu)造減輕了由于第一SiC層22a和第三SiC層之間的雜質(zhì)濃度的不同引起的膜形成中的麻煩。因此，在第一SiC層22a和第三SiC層之間的雜質(zhì)濃度差別小的情形，第二SiC層22b不必設(shè)置。另外，雖然第二SiC層22b在這里形成以包含如此的濃度梯度從而其中的雜質(zhì)濃度沿從第一SiC層22a側(cè)向第三SiC層側(cè)的方向連續(xù)變化，濃度變化也可以逐步的。在該情形，AsH3氣體流速也逐步地變化。
接下來(lái)，如圖2C所示，在第二SiC層22b上，形成第三SiC層22c以包含三層SiC層中濃度最高的雜質(zhì)。這里，第三SiC層22c形成為50到100nm的膜厚以具有1×1019到5×1020cm-3的As濃度。
就第三SiC層22c的膜形成條件而言，使用了與第一SiC層22a和第二SiC層22b的情形相同的膜形成氣體，氣體流速為DCS/SiH3CH3/HCl/AsH3＝10到100/1到50/10到100/25到50(ml/分鐘)，處理溫度為650到750℃，且處理壓力為1.3到13.3kPa。
結(jié)果，在凹部區(qū)16的表面上形成了由順序以疊層狀態(tài)層疊的第一SiC層22a、第二SiC層22b和第三SiC層22c組成的SiC層22。由于凹部區(qū)16形成為大約80nm深，所以凹部區(qū)16順序用第一SiC層22a、第二SiC層22b和第三SiC層22c填充，且第三SiC層22c處于從硅襯底11的表面水平向上突起的狀態(tài)。另外，SiC層22包含作為雜質(zhì)具有如此濃度梯度的As，從而其中的濃度梯度沿從硅襯底11側(cè)向其表面的方向增加。
SiC層22形成了由根據(jù)該實(shí)施方式的制造方法制造的NMOSFET的源極/漏極區(qū)，且柵電極13下位于SiC層22之間的的硅襯底11的區(qū)域成為NMOSFET的溝道區(qū)18。
以與通常的NMOSFET制造方法相同的方式進(jìn)行隨后的步驟。例如，SiC層的表面?zhèn)瓤梢员还杌孕纬晒杌飳印Ｔ谠撉樾?，因?yàn)槲挥诮咏鼫系绤^(qū)18的第一SiC層22a如上所述包含低濃度的雜質(zhì)，所以即使當(dāng)在形成SiC層22之后進(jìn)行熱處理，仍限制了雜質(zhì)的擴(kuò)散A，且因此，防止了短溝道效應(yīng)的產(chǎn)生。
以該方式，制造了一種NMOSFET，其中通過(guò)由SiC層22施加到溝道區(qū)18上的應(yīng)力(壓應(yīng)力)而產(chǎn)生應(yīng)變。
根據(jù)如上所述的半導(dǎo)體器件的制造方法和半導(dǎo)體器件，SiC層22外延生長(zhǎng)從而包含具有如此的濃度梯度的雜質(zhì)，從而其中的雜質(zhì)濃度沿硅襯底側(cè)向其表面的方向增加，從而限制了由于熱處理引起的來(lái)自SiC層22的雜質(zhì)的擴(kuò)散A，且防止了短溝道效應(yīng)的產(chǎn)生。具體而言，根據(jù)該實(shí)施方式，SiC層22由三層SiC層組成，且接近溝道區(qū)18的第一SiC層22a形成以包含與其他SiC層相比更低濃度的雜質(zhì)，使得可以確保防止短溝道效應(yīng)產(chǎn)生。另外，因?yàn)闊o(wú)需增大SiC層22和柵電極下的區(qū)域之間的距離，所以可以獲得充分的載流子遷移率。因此，可以提高晶體管特性。
改進(jìn)的示例1雖然在以上的第二實(shí)施方式中已經(jīng)描述了一個(gè)示例，其中As被包含作為用于形成NMOSFET的源極/漏極區(qū)的SiC層中的雜質(zhì)，但是也可以使用磷(P)來(lái)取代As作為雜質(zhì)。
而且在該情形，第一SiC層22a形成為1到30nm的膜厚從而包含濃度在1×1018到1×1019范圍的P作為雜質(zhì)。
就第一SiC層22a的膜形成條件而言，使用DCS、用氫(H2)稀釋到1vol％的單甲基硅烷(SiH3CH3)、HCl、和用氫(H2)稀釋到50ppm的氫化磷(PH3)作為膜形成氣體，氣體流速為DCS/SiH3CH3/HCl/PH3＝10到100/1到50/10到100/1到150(ml/分鐘)，處理溫度為650到750℃，且處理氣壓為1.3到13.3kPa。
接下來(lái)，在第一SiC層22a上，第二SiC層22b形成為1到20nm的膜厚，從而包含具有如此濃度梯度的雜質(zhì)，從而其中的雜質(zhì)濃度從1×1018到1×1019cm-3的范圍的值沿從第一SiC層22a向其表面的方向增加到1×1019到5×1020cm-3的范圍的值。
就第二SiC層22b的膜形成條件而言，使用了與以上第一SiC層22a的情形相同的膜形成氣體。在膜形成氣體中，DCS、SiH3CH3和HCl的氣體流速被設(shè)定為DCS/SiH3CH3/HCl＝10到100/1到50/10到100(ml/分鐘)。另一方面，由H2稀釋到50ppm的PH3的氣體流速?gòu)?到150ml/分鐘的范圍的值到150到300ml/分鐘的范圍的值連續(xù)或逐步變化。另外，處理溫度設(shè)定為650到750℃的范圍，且處理壓力為1.3到13.3kPa的范圍。
接下來(lái)，在第二SiC層22b上，第三SiC層22c形成為50到100nm的膜厚以包含濃度在1×1019到5×1020cm-3范圍的P作為雜質(zhì)。
就第三SiC層22c的膜形成條件而言，使用了與第一SiC層22a和第二SiC層22b的情形相同的膜形成氣體，氣體流速為DCS/SiH3CH3/HCl/PH3＝10到100/1到50/10到100/150到300(ml/分鐘)，處理溫度為650到750℃，且處理壓力為1.3到13.3kPa。
通過(guò)如上所述的制造PMOSFET和NMOSFET的方法，可以顯示與以上第二實(shí)施方式相同的效果。
順便提及，在以上的第一和第二實(shí)施方式以及修改的示例1中，已經(jīng)描述了這樣的示例，其中由SiGe層或SiC層組成的混晶層由順序以疊層狀態(tài)層疊的第一層、第二層和第三層構(gòu)成。第一層和第三層均形成以保持預(yù)定范圍的雜質(zhì)濃度，且第二層如此形成以具有如此的濃度梯度，從而其中的雜質(zhì)濃度從第一層側(cè)向第三層側(cè)連續(xù)增加。然而，這樣的構(gòu)造不是對(duì)于本發(fā)明的限制。例如，混晶層可以由多層組成，該多層包含具有如此濃度梯度的雜質(zhì)，從而雜質(zhì)濃度沿從硅襯底側(cè)向其表面?zhèn)鹊姆较蛑鸩皆黾印；蛘?，混晶層可以由單層組成，該單層包含具有如此濃度梯度的雜質(zhì)，從而雜質(zhì)濃度沿從硅襯底側(cè)向其表面?zhèn)鹊姆较蜻B續(xù)增加。然而，這里應(yīng)當(dāng)注意，混晶層的接近溝道區(qū)的部分具有膜厚為10到30cm的保持在低雜質(zhì)濃度的區(qū)域。
另外，雖然在每個(gè)以上的實(shí)施方式中已經(jīng)描述了通過(guò)其制造PMOSFET或NMOSFET的半導(dǎo)體器件的制造方法，但是本發(fā)明還可應(yīng)用于制造其中安裝了PMOSFET和NMOSFET的CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)FET的情形。
本領(lǐng)域的技術(shù)人員可以理解根據(jù)設(shè)計(jì)要求和其他因素，可以進(jìn)行各種修改、組合、子組合和替換，只要它們?cè)跈?quán)利要求或其等同特征的范圍內(nèi)。
本發(fā)明包含涉及于2006年4月26日在日本專利局提交的日本專利申請(qǐng)JP 2006-121605的主題，其全部?jī)?nèi)容引入于此作為參考。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括在硅襯底上方形成柵電極的第一步驟，并形成有柵絕緣膜；通過(guò)采用所述柵電極作為掩模進(jìn)行的蝕刻來(lái)下挖所述硅襯底的表面層的第二步驟；和在所述硅襯底的所述下挖部分的表面上外延生長(zhǎng)混晶層的第三步驟，所述混晶層包括硅和與硅在晶格常數(shù)上不同的原子，從而所述混晶層包含一種具有如此濃度梯度的雜質(zhì)，從而所述雜質(zhì)濃度沿從所述硅襯底側(cè)向所述混晶層的表面的方向增加。
2.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中所述半導(dǎo)體器件為p型場(chǎng)效應(yīng)晶體管，和所述第三步驟包括在所述硅襯底上外延生長(zhǎng)所述混晶層，所述混晶層包括硅和鍺，從而所述混晶層包含具有所述濃度梯度的p型雜質(zhì)。
3.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中所述半導(dǎo)體器件為n型場(chǎng)效應(yīng)晶體管，和所述第三步驟包括在所述硅襯底上外延生長(zhǎng)所述混晶層，所述混晶層包括硅和碳，從而所述混晶層包含具有所述濃度梯度的n型雜質(zhì)。
4.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中所述第三步驟包括外延生長(zhǎng)所述混晶層，從而所述混晶層包含具有所述濃度梯度的雜質(zhì)，使得所述雜質(zhì)濃度沿從所述硅襯底側(cè)向所述混晶層的表面的方向逐步增加。
5.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中所述第三步驟包括外延生長(zhǎng)所述混晶層，從而所述混晶層包含具有所述濃度梯度的雜質(zhì)，使得所述雜質(zhì)濃度沿從所述硅襯底側(cè)向所述混晶層的表面的方向連續(xù)增加。
6.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中所述混晶層包括順序以疊層狀態(tài)層疊的第一層、第二層和第三層，和所述第三步驟包括的步驟為在所述硅襯底的所述下挖部分的表面上形成所述第一層，從而所述第一層包含所述三層中最低濃度的所述雜質(zhì)；在所述第一層上形成所述第二層，從而所述第二層包含具有如此濃度梯度的所述雜質(zhì)，使得所述第二層中的雜質(zhì)濃度從所述第一層中的雜質(zhì)濃度增加到所述第三層中的雜質(zhì)濃度；和在所述第二層上形成所述第三層，從而所述第三層包含所述三層中最高濃度的所述雜質(zhì)。
7.一種半導(dǎo)體器件，包括在硅襯底上方設(shè)置的柵電極，并具有柵絕緣膜；和在所述硅襯底于所述柵電極的兩個(gè)橫向側(cè)被下挖的區(qū)域中的混晶層，所述混晶層包括硅和與硅在晶格常數(shù)上不同的原子，其中，所述混晶層包含具有如此濃度梯度的雜質(zhì)，從而所述雜質(zhì)濃度沿從所述硅襯底側(cè)向表面的方向增加。
全文摘要
本發(fā)明公開(kāi)了一種制造半導(dǎo)體器件的方法和半導(dǎo)體器件。所述方法包括在硅襯底上方形成柵電極的第一步驟，并具有柵絕緣膜；通過(guò)采用柵電極作為掩模進(jìn)行的蝕刻來(lái)下挖硅襯底的表面層的第二步驟；和在硅襯底的下挖部分的表面上外延生長(zhǎng)混晶層的第三步驟，該混晶層包括硅和與硅在晶格常數(shù)上不同的原子，從而混晶層包含一種具有如此濃度梯度的雜質(zhì)，從而雜質(zhì)濃度沿從硅襯底側(cè)向混晶層的表面的方向增加。
文檔編號(hào)H01L29/78GK101064257SQ20071010106
公開(kāi)日2007年10月31日 申請(qǐng)日期2007年4月26日 優(yōu)先權(quán)日2006年4月26日
發(fā)明者宮波勇樹(shù) 申請(qǐng)人:索尼株式會(huì)社