專利名稱:像素及其形成方法、存儲(chǔ)電容、顯示面板及光電裝置的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及一種平板顯示器,特別是涉及一種平板顯示器的存儲(chǔ)電容。
背景技術(shù):
平板顯示器的顯示區(qū)是由數(shù)個(gè)像素所構(gòu)成。每一像素具有一像素電極及一連接該像素電極的薄膜晶體管,且通過(guò)信號(hào)線傳輸信號(hào)給薄膜晶體管來(lái)開(kāi)啟或關(guān)閉。在像素電極提供電壓之后,薄膜晶體管將關(guān)閉,直至下次由掃描線開(kāi)啟薄膜晶體管時(shí)再次重新將電壓寫(xiě)入像素電極或自像素電極刪除。
然而,為了在下一次掃描線開(kāi)啟薄膜晶體管之前,能保持原先寫(xiě)入像素電極的電壓,需要存儲(chǔ)電容(Storage Capacitor,Cst)來(lái)增加整體的電容量,而使寫(xiě)入像素電極的電壓能夠保持一較長(zhǎng)的時(shí)間。存儲(chǔ)電容所能存儲(chǔ)的電量和其兩電極的面積成正比,且與其兩電極之間的距離成反比。
然而,由于對(duì)產(chǎn)品分辨率的要求日益增高,造成像素尺寸逐漸減小,為了不影響開(kāi)口率,存儲(chǔ)電容的面積勢(shì)必將被壓縮,造成電容量的下降。此外,由公知制造工藝所制得的存儲(chǔ)電容,其介電層厚度至少要大于3000埃(),使得存儲(chǔ)電容的電量的存儲(chǔ)能力受到進(jìn)一步的限制。為了能提升存儲(chǔ)電容的電容值,以保持像素呈像的穩(wěn)定性成為一重要的課題。
發(fā)明內(nèi)容
本發(fā)明提供一種存儲(chǔ)電容及其制造方法,能提升存儲(chǔ)電容的電容值。
本發(fā)明提出一種存儲(chǔ)電容,其包括設(shè)置于基板上的半導(dǎo)體層,覆蓋于半導(dǎo)體層與基板上的第一介電層,設(shè)置于部分第一介電層上的第一導(dǎo)電層,設(shè)置于第一導(dǎo)電層上的第二介電層,以及設(shè)置于部分第二介電層上的第二導(dǎo)電層。而第二介電層與第一導(dǎo)電層的堆疊側(cè)邊具有一斜度(taper)。
如上所述的存儲(chǔ)電容,其中,該第一導(dǎo)電層及該第二導(dǎo)電層中至少一個(gè)包括透明材料、非透明材料、或上述之組合。
如上所述的存儲(chǔ)電容,其中,該第一介電層及該第二介電層中至少一個(gè)包括有機(jī)材料、無(wú)機(jī)材料或上述之組合。
如上所述的存儲(chǔ)電容,其中,該半導(dǎo)體層包括單晶硅、多晶硅、非晶硅、微晶硅、或上述之組合。
如上所述的存儲(chǔ)電容,其中,該半導(dǎo)體層為摻雜N型、P型的該半導(dǎo)體層或上述之組合。
如上所述的存儲(chǔ)電容,其中,該半導(dǎo)體層包括至少一第一摻雜區(qū)及至少一非摻雜區(qū)。
如上所述的存儲(chǔ)電容,其中,該半導(dǎo)體層包括至少一第一摻雜區(qū)、至少一非摻雜區(qū)及至少一輕摻雜區(qū)。
如上所述的存儲(chǔ)電容,其中,還包括蝕刻終止層,具有至少一第一部分,設(shè)置于部分第二介電層上。
如上所述的存儲(chǔ)電容,其中,還包括蝕刻終止層,具有至少一第一部分及至少一第二部分,該第一部分設(shè)置于該第二介電層的兩端其中之一上,該第二部分設(shè)置于遠(yuǎn)離該第二介電層的另一端上。
如上所述的存儲(chǔ)電容,其中,該第二介電層的厚度實(shí)質(zhì)上小于3000埃()。
如上所述的存儲(chǔ)電容,其中,該第二介電層的厚度實(shí)質(zhì)上小于1000埃()。
如上所述的存儲(chǔ)電容,其中,該第二介電層的厚度實(shí)質(zhì)上介于200埃()至3000埃()。
如上所述的存儲(chǔ)電容,其中,該第二導(dǎo)電層電性連接于該半導(dǎo)體層。
如上所述的存儲(chǔ)電容,其中,該蝕刻終止層包括含硅材料層。
本發(fā)明提出的存儲(chǔ)電容,適用于一種像素之中。像素設(shè)置于基板上,并包括切換元件區(qū)及電容區(qū)。此像素包括半導(dǎo)體層、第一介電層、第一導(dǎo)電層、第二介電層、內(nèi)層介電層、源/漏極、保護(hù)層以及第二導(dǎo)電層。其中半導(dǎo)體層設(shè)置于基板上,第一介電層覆蓋半導(dǎo)體層及基板。第一導(dǎo)電層則分別設(shè)置于切換元件區(qū)及電容區(qū)的第一介電層上。第二介電層則位于第一導(dǎo)電層上。部分蝕刻終止層設(shè)置于切換元件區(qū)的第二介電層上。內(nèi)層介電層覆蓋于基板上。源/漏極設(shè)置于該切換元件區(qū)的部分內(nèi)層介電層上,且電性連接于切換元件區(qū)上的半導(dǎo)體層。保護(hù)層用于覆蓋基板。第二導(dǎo)電層設(shè)置于部分保護(hù)層上,且電性連接該源/漏極其中之一,并經(jīng)由保護(hù)層中及該內(nèi)層介電層中至少一開(kāi)口,設(shè)置于部分第二介電層上。
如上所述的像素,其中,該第一導(dǎo)電層及該第二導(dǎo)電層中至少一個(gè)包括透明材料、非透明材料、或上述之組合。
如上所述的像素,其中,該第一介電層、該第二介電層及該內(nèi)層介電層中至少一個(gè)包括有機(jī)材料、無(wú)機(jī)材料或上述之組合。
如上所述的像素,其中,該半導(dǎo)體層包括單晶硅、多晶硅、非晶硅、微晶硅、或上述之組合。
如上所述的像素,其中,該切換元件區(qū)及該電容區(qū)上的該半導(dǎo)體層中至少一個(gè)為摻雜N型、P型的該半導(dǎo)體層或上述之組合。
如上所述的像素,其中,該切換元件區(qū)及該電容區(qū)上的該半導(dǎo)體層中至少一個(gè)包括至少一第一摻雜區(qū)及至少一非摻雜區(qū)。
如上所述的像素,其中,該切換元件區(qū)及該電容區(qū)上的該半導(dǎo)體層中至少一個(gè)包括至少一第一摻雜區(qū)、至少一非摻雜區(qū)及至少一輕摻雜區(qū)。
如上所述的像素,其中,另一部分蝕刻終止層具有至少一第一部分,設(shè)置于部分第二介電層上。
如上所述的像素,其中,另一部分蝕刻終止層具有至少一第一部分及至少一第二部分,該第一部分設(shè)置于該第二介電層的兩端其中之一上,該第二部分設(shè)置于遠(yuǎn)離該第二介電層的另一端上。
如上所述的像素,其中,該蝕刻終止層包括含硅材料層。
如上所述的像素,其中,該第二介電層與該第一導(dǎo)電層的堆疊側(cè)邊實(shí)質(zhì)上具有斜度(taper)。
如上所述的像素,其中,該第二介電層的厚度實(shí)質(zhì)上小于3000埃()。
如上所述的像素,其中,該第二介電層的厚度實(shí)質(zhì)上小于1000埃()。
如上所述的像素,其中,該第二介電層的厚度實(shí)質(zhì)上介于200埃()至3000埃()。
如上所述的像素,其中,還包括連接層,以電性連接該切換元件區(qū)及該電容區(qū)上的該半導(dǎo)體層。
如上所述的像素,其中,該連接層包括單晶硅、多晶硅、非晶硅、微晶硅、透明材料、非透明材料、或上述之組合。
本發(fā)明所提供的像素適用于顯示面板中,顯示面板包括上述像素以及信號(hào)線。
本發(fā)明所提供的顯示面板則適用于組裝成顯示器。顯示器包括背光源及上述的顯示面板。背光源作為顯示器主要光線來(lái)源。
本發(fā)明所提供的顯示器可適用于一種光電裝置。光電裝置包括電子元件及上述的顯示器。
本發(fā)明另外提出一種像素的制造方法,此像素設(shè)置于基板上,并具有切換元件區(qū)及電容區(qū)。此方法包括形成至少一半導(dǎo)體層于切換元件區(qū)與電容區(qū)的該基板上;形成至少一第一介電層,以覆蓋半導(dǎo)體層與基板;依次形成至少一第一導(dǎo)電層、至少一第二介電層及至少一蝕刻終止層于第一介電層上;圖案化第一導(dǎo)電層、第二介電層及蝕刻終止層以便在切換元件區(qū)上形成一柵極堆疊及在電容區(qū)之上形成一電容堆疊;形成至少一內(nèi)層介電層,以覆蓋柵極堆疊、電容堆疊及第一介電層;形成至少一源/漏極于切換元件區(qū)的部分內(nèi)層介電層上,其中源/漏極電性連接于切換元件區(qū)的半導(dǎo)體層;形成至少一保護(hù)層,以覆蓋源/漏極及內(nèi)層介電層;圖案化保護(hù)層及內(nèi)層介電層,以形成接觸窗及開(kāi)口于保護(hù)層之中,且開(kāi)口暴露出該蝕刻終止層;選擇性蝕刻該蝕刻終止層,直至部分第二介電層暴露出來(lái)為止;以及形成至少一第二導(dǎo)電層于部分保護(hù)層上,其中第二導(dǎo)電層經(jīng)由接觸窗電性連接于源/漏極其中之一,并經(jīng)由保護(hù)層中的開(kāi)口設(shè)置于所暴露出的部分第二介電層上。
如上所述的形成方法,其中,該第一導(dǎo)電層及該第二導(dǎo)電層中至少一個(gè)包括透明材料、非透明材料、或上述之組合。
如上所述的形成方法,其中,該第一介電層、該第二介電層及該內(nèi)層介電層中至少一個(gè)包括有機(jī)材料、無(wú)機(jī)材料或上述之組合。
如上所述的形成方法,其中,該半導(dǎo)體層包括單晶硅、多晶硅、非晶硅、微晶硅、或上述之組合。
如上所述的形成方法,其中,該切換元件區(qū)及該電容區(qū)上的該半導(dǎo)體層中至少一個(gè)為摻雜N型、P型的該半導(dǎo)體層或上述之組合。
如上所述的形成方法,其中,該切換元件區(qū)及該電容區(qū)上的該半導(dǎo)體層中至少一個(gè),包括至少一第一摻雜區(qū)及至少一非摻雜區(qū)。
如上所述的形成方法,其中,該切換元件區(qū)及該電容區(qū)上的該半導(dǎo)體層中至少一個(gè)包括至少一第一摻雜區(qū)、至少一非摻雜區(qū)及至少一輕摻雜區(qū)。
如上所述的形成方法,其中,該蝕刻終止層包括含硅材料層。
如上所述的形成方法,其中,該第二介電層與該第一導(dǎo)電層的堆疊側(cè)邊實(shí)質(zhì)上具有斜度。
如上所述的形成方法,其中,該第二介電層的厚度實(shí)質(zhì)上小于3000埃()。
如上所述的形成方法,其中,該第二介電層的厚度實(shí)質(zhì)上小于1000埃()。
如上所述的形成方法,其中,該第二介電層的厚度實(shí)質(zhì)上為200埃()至3000埃()。
如上所述的形成方法,其中,該柵極堆疊包括該第一導(dǎo)電層、該第二介電層及該蝕刻終止層。
如上所述的形成方法,其中,在圖案化該第一導(dǎo)電層、該第二介電層及該蝕刻終止層,以便在該切換元件區(qū)上形成柵極堆疊及在該電容區(qū)之上形成電容堆疊的步驟時(shí),使用具有不同透光度的掩模的黃光工藝,以刪除該柵極堆疊上的部分蝕刻終止層。
如上所述的形成方法,其中,該柵極堆疊包括該第一導(dǎo)電層。
如上所述的形成方法,其中,該蝕刻終止層的厚度為約200埃至約3000埃。
如上所述的形成方法,其中,在圖案化該保護(hù)層及該內(nèi)層介電層的步驟中,該內(nèi)層介電層與該蝕刻終止層具有不同的蝕刻速率。
如上所述的形成方法,其中,在選擇性蝕刻該蝕刻終止層的步驟中,該蝕刻終止層與該第二介電層具有不同的蝕刻速率。
本發(fā)明可以提升存儲(chǔ)電容的電容值,并保持像素呈像的穩(wěn)定性。與傳統(tǒng)的存儲(chǔ)電容相比較下,上述的存儲(chǔ)電容不僅可將介電層的厚度降低至3000埃()以下,使電容量大為提升外,還可依需求自行控制電容介電層的厚度,同時(shí)保有較佳的開(kāi)口率。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂,下面特列舉較佳實(shí)施例,并配合附圖,作詳細(xì)說(shuō)明。
為讓本發(fā)明的上述和其他目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂,附圖的詳細(xì)說(shuō)明如下圖1根據(jù)顯示本發(fā)明一個(gè)實(shí)施例的一種液晶顯示器中像素的俯視圖。
圖2A-2E顯示圖1的像素各層的俯視圖。
圖3顯示圖1的像素沿AA’線的剖面圖。
圖4A-4F顯示圖3的像素在各工藝階段剖面圖。
圖5顯示根據(jù)本發(fā)明一個(gè)實(shí)施例的雙柵極像素的俯視圖。
圖6是本發(fā)明的光電裝置的示意圖。
其中,附圖標(biāo)記說(shuō)明如下100像素 102切換元件區(qū)104電容區(qū) 106基板107輕摻雜區(qū) 108半導(dǎo)體層109溝道區(qū) 110第一介電層112第一導(dǎo)電層 113殘留層114第二介電層 115殘留層116犧牲層 117電容堆疊118柵極堆疊 120內(nèi)層介電層122源/漏極124源/漏極126保護(hù)層 128開(kāi)口130接觸窗 132像素電極132a電極 136信號(hào)線134掃描線 140柵極138柵極 200光電裝置210顯示面板 220電子元件具體實(shí)施方式
請(qǐng)參照?qǐng)D1,其顯示根據(jù)本發(fā)明一個(gè)實(shí)施例的一種液晶顯示器中的像素俯視示意圖。在圖1中,像素100位于基板106上、由掃描線134與信號(hào)線136交錯(cuò)所劃分出來(lái)的區(qū)域,其具有一切換元件區(qū)102與一電容區(qū)104。在本實(shí)施例中,于電容區(qū)104處設(shè)有一電容堆疊117,而于切換元件區(qū)102處設(shè)有一薄膜晶體管,用以作為像素的開(kāi)關(guān)控制,其中薄膜晶體管的柵極堆疊118與掃描線134連接,源/漏極122則分別和信號(hào)線136與位于切換元件區(qū)102處的半導(dǎo)體層108作電性連接,另一源/漏極124則與電容區(qū)104處的半導(dǎo)體層108以及像素電極132電性連接。此外,電容區(qū)104處的電容堆疊117作為存儲(chǔ)電容使用,電容堆疊117包括有部分半導(dǎo)體層108與部分第一導(dǎo)電層112、電極132a以及位于兩兩間的介電層(未顯示),其中電極132a為像素電極132的一部分。
圖2A-2E顯示如圖1所示的像素各層的俯視圖。如圖2A所示,首先,基板106上具有一半導(dǎo)體層108,而于切換元件區(qū)102處的半導(dǎo)體層108,則預(yù)先定義出半導(dǎo)體層108何處為第一摻雜區(qū)105及溝道區(qū)109,而溝道區(qū)109,因未摻雜任何雜質(zhì),也稱為未摻雜區(qū)。
請(qǐng)參照?qǐng)D2B,在半導(dǎo)體層108之上具有由第一介電層所形成的絕緣層(未顯示),在電容區(qū)104的半導(dǎo)體層108的絕緣層上依次具有第一導(dǎo)電層112、第二介電層(未顯示)以及犧牲層(未顯示)。而于切換元件區(qū)102處的半導(dǎo)體層108的溝道區(qū)109上,則設(shè)有柵極堆疊118,且柵極堆疊118與掃描線134相連。在本實(shí)施例中,是以在第一導(dǎo)電層形成后,即,柵極堆疊118形成后,以第一摻雜工藝使得半導(dǎo)體層預(yù)先定義出半導(dǎo)體層何處為第一摻雜區(qū)105及溝道區(qū)109之處,形成第一摻雜區(qū)及溝道區(qū)為例。此外,于溝道區(qū)109的兩側(cè)之一中,則是以柵極堆疊118為掩模進(jìn)行第二摻雜工藝,選擇性定義出的摻雜區(qū)107。由于摻雜區(qū)107的濃度,較佳地,實(shí)質(zhì)上小于第一摻雜區(qū)105的濃度,因此也稱為輕摻雜區(qū)107。而第一摻雜區(qū)105也稱為重?fù)诫s區(qū)或源/漏區(qū)。雖然,第一摻雜區(qū)105、溝道區(qū)109及輕摻雜區(qū)107為本實(shí)施例在不同時(shí)間形成的,但也可在同一時(shí)間形成。其次,形成第一摻雜區(qū)105、輕摻雜區(qū)107及溝道區(qū)109也可選擇性的在柵極堆疊118形成之前通過(guò)一道黃光工藝及一離子植入工藝來(lái)形成,例如形成光致抗蝕劑于半導(dǎo)體層108或第一介電層上,經(jīng)由曝光過(guò)程使得光致抗蝕劑形成階梯狀(stepped)或斜坡?tīng)?taper),并利用第一摻雜工藝來(lái)同時(shí)形成第一摻雜區(qū)105、輕摻雜區(qū)107及溝道區(qū)109、或是在柵極堆疊118形成之前通過(guò)一道黃光工藝及一離子植入工藝來(lái)形成,例如形成光致抗蝕劑于第一介電層或第一導(dǎo)電層上,經(jīng)黃光及蝕刻工藝使得第一介電層及/或第一導(dǎo)電層形成階梯狀(stepped)或斜坡?tīng)?taper),并利用第一摻雜工藝來(lái)同時(shí)形成第一摻雜區(qū)105、輕摻雜區(qū)107及溝道區(qū)109。其次,于不同時(shí)間形成輕摻雜區(qū)107與第一摻雜區(qū)105及溝道區(qū)109,則可選擇于第一摻雜區(qū)105及溝道區(qū)109形成于半導(dǎo)體層形成之后、該第一介電層形成之后及第一導(dǎo)電層之后其中之一,再形成光致抗蝕劑于半導(dǎo)體層108上、第一介電層及第一導(dǎo)電層上其中之一,經(jīng)由曝光過(guò)程使得光致抗蝕劑暴露出預(yù)定的輕摻雜區(qū)107位置,并利用第二摻雜工藝來(lái)形成輕摻雜區(qū)107。
接著,如圖2C所示,于基板106上設(shè)有一內(nèi)層介電層(未顯示),以覆蓋上述所有形成的元件。而于柵極堆疊118遠(yuǎn)離電容區(qū)104之一側(cè)的內(nèi)層介電層上,則設(shè)有源/漏極122,其電性連接于信號(hào)線136與半導(dǎo)體層108的第一摻雜區(qū)105。而于柵極堆疊118靠近電容區(qū)104的另一側(cè)的內(nèi)層介電層上,則設(shè)有源/漏極124經(jīng)由一孔洞(未標(biāo)注)與半導(dǎo)體層的第一摻雜區(qū)105電性連接。
再來(lái),如圖2D所示,于基板上設(shè)置一保護(hù)層(未顯示),以覆蓋所有元件。并且于保護(hù)層、內(nèi)層介電層及犧牲層(未顯示)中形成開(kāi)口128,以暴露出下方的第二介電層114,同時(shí)于源/漏極124上方設(shè)置接觸窗130于保護(hù)層中以暴露出部分源/漏極124。此外,接觸窗130可選擇實(shí)質(zhì)上對(duì)準(zhǔn)或不對(duì)準(zhǔn)孔洞(未標(biāo)注)。
最后,如圖2E所示,一像素電極132設(shè)置于保護(hù)層(未顯示)之上,并且填入接觸窗130與開(kāi)口128,進(jìn)而電性連接源/漏極124,并且形成電容堆疊117中的一電極132a。較佳地,像素電極132是順序地形成于該接觸窗130與開(kāi)口128中。
接著,下文中將詳述上述存儲(chǔ)電容與像素各層的結(jié)構(gòu),而為了簡(jiǎn)化附圖并易于解說(shuō),圖3對(duì)應(yīng)于圖1的AA’線繪制。如圖3所示,基板106及位于其上的半導(dǎo)體層108具有切換元件區(qū)102及電容區(qū)104。作為存儲(chǔ)電容的電容堆疊117位于電容區(qū)104之上,包括有半導(dǎo)體層108、第一介電層110、第一導(dǎo)電層112、第二介電層114以及電極132a。存儲(chǔ)電容的兩側(cè)壁為內(nèi)層介電層120所覆蓋。如圖所示,第一介電層110則覆蓋于半導(dǎo)體層108及基板106上。于部分第一介電層110上,則依次具有第一導(dǎo)電層112與第二介電層114,此外,第二介電層114與第一導(dǎo)電層112的堆疊側(cè)邊實(shí)質(zhì)上具有一斜度(taper),也稱為一斜坡結(jié)構(gòu)。保護(hù)層126覆蓋于已形成的結(jié)構(gòu)之上。保護(hù)層126中具有一開(kāi)口128暴露出部分或全部的第二介電層114。像素電極132部分設(shè)置于保護(hù)層126上且設(shè)置于開(kāi)口128內(nèi),而位于開(kāi)口128底部的像素電極作為存儲(chǔ)電容的一個(gè)電極132a。殘留層113、115在刪除犧牲層(未顯示)的工藝中殘留于第二介電層114之上的犧牲層。因此,殘留層113、115可選擇性的分別位于第二介電層114的一端之上、全部位于第二介電層114的一端之上(例如只有一個(gè)以上的殘留層113/115)、或殘留層113、115不存在于電容區(qū)104的第二介電層114上,但不限于此,殘留層113/115也能設(shè)置于部分第二介電層114上,例如實(shí)質(zhì)上位于遠(yuǎn)離第二介電層的兩端之上、實(shí)質(zhì)上位于第二介電層的中央處、或其它位置、或上述之組合。其次,本發(fā)明的實(shí)施例是以兩個(gè)殘留層為實(shí)施實(shí)例,也能實(shí)施于一個(gè)殘留層或不具有殘留層的情形。
接著,請(qǐng)?jiān)賲⒄請(qǐng)D3,在切換元件區(qū)102的基板106之上具有半導(dǎo)體層108,第一介電層110覆蓋半導(dǎo)體層108及基板106。一柵極堆疊118位于切換元件區(qū)102的第一介電層110上。柵極堆疊118包括第一導(dǎo)電層112及第二介電層114,另可選擇性的包括犧牲層116。內(nèi)層介電層120覆蓋于基板106上。源/漏極122/124設(shè)置于切換元件區(qū)102的部分內(nèi)層介電層120上,且電性連接于切換元件區(qū)102上的半導(dǎo)體層108。保護(hù)層126則覆蓋于基板106上。像素電極132設(shè)置于部分保護(hù)層126上,且電性連接源/漏極124。半導(dǎo)體層108具有一溝道區(qū)109實(shí)質(zhì)上位于柵極堆疊118的下方,而在溝道區(qū)109的兩側(cè)之一中具有至少一輕摻雜區(qū)107,本發(fā)明的實(shí)施例是以溝道區(qū)109的兩側(cè)具有輕摻雜區(qū)107為實(shí)施實(shí)例,但不限于此結(jié)構(gòu)。源/漏極122/124與半導(dǎo)體層108的接觸點(diǎn)分別位于輕摻雜區(qū)107的外側(cè),也就是連接于半導(dǎo)體層108的第一摻雜區(qū)105。此外,上述第一介電層、第二介電層、內(nèi)層介電層及保護(hù)層中至少一個(gè)包括有機(jī)材料(如光致抗蝕劑、聚甲基丙酰酸甲酯、聚碳酸酯、聚醇類、聚烯類、聚亞胺類(polyimide)、苯并環(huán)丁烯(Benzocyclobutene,BCB)、parylene-N(PA)、含碳氧氫硅化物、或其它材料、或上述之組合)、無(wú)機(jī)材料(如氧化硅、氮化硅、氮氧化硅、碳化硅、或其它材料、或上述之組合)、或上述之組合。
請(qǐng)參閱圖4A-4F,顯示根據(jù)本發(fā)明上述圖3的像素各工藝的階段剖面圖。請(qǐng)參見(jiàn)圖4A,為對(duì)應(yīng)至圖2A沿AA’線的剖面圖。此像素設(shè)置于基板106上,并且可區(qū)分為切換元件區(qū)102與電容區(qū)104。于基板106上形成半導(dǎo)體層108。接著,圖案化半導(dǎo)體層108,并于圖案化后以一掩模層遮蔽部分半導(dǎo)體層108于預(yù)定形成溝道區(qū)之處,對(duì)半導(dǎo)體層進(jìn)行第一摻雜工藝,以形成第一摻雜區(qū)105與非摻雜區(qū),其中非摻雜區(qū)作為溝道區(qū)109。半導(dǎo)體層108的形成方法與圖案化方法,例如可為化學(xué)氣相沉積法以及光刻,但不限于此,也可選擇其它方法,例如涂布法、網(wǎng)版印刷法、噴墨印刷法、或其它方法來(lái)形成圖案化半導(dǎo)體層108。在此實(shí)施例中,半導(dǎo)體層108可為含硅材料,例如單晶硅、多晶硅、非晶硅、微晶硅、或其它含硅的材料、或上述之任意組合。而上述的第一摻雜工藝可為N摻雜或/及P摻雜,以使半導(dǎo)體層108成為N型、P型的半導(dǎo)體或上述之組合。
圖4B為對(duì)應(yīng)至圖2B沿AA’線的剖面圖。首先,在刪除掩模層后,則于半導(dǎo)體層108與基板106上,形成第一介電層110。再于第一介電層110上,形成第一導(dǎo)電層112、第二介電層114及犧牲層116,較佳地,是依次形成上述層別(第一導(dǎo)電層112、第二介電層114及犧牲層116)。然后,圖案化第一導(dǎo)電層112、第二介電層114及犧牲層116,較佳地,是同時(shí)圖案化上述層別(第一導(dǎo)電層112、第二介電層114及犧牲層116),以分別于切換元件區(qū)102及電容區(qū)104之上形成柵極堆疊118與部分電容堆疊117。而為了降低短溝道效應(yīng),可以柵極堆疊118為掩模進(jìn)行第二摻雜工藝,進(jìn)而于溝道區(qū)109中至少一側(cè)選擇性地形成輕摻雜區(qū)107,進(jìn)而使半導(dǎo)體層108包括非摻雜區(qū)、輕摻雜區(qū)107以及第一摻雜區(qū)105。然而,半導(dǎo)體層也可選擇性地僅包括非摻雜區(qū)及第一摻雜區(qū)。其次,必需說(shuō)明的是,上述摻雜工藝是以二次摻雜工藝來(lái)形成非摻雜區(qū)、輕摻雜區(qū)107以及第一摻雜區(qū)105于半導(dǎo)體層中,然而,不限于此,也可選擇性地同時(shí)形成,例如形成光致抗蝕劑于圖案化半導(dǎo)體層108上,經(jīng)由曝光過(guò)程使得光致抗蝕劑形成階梯狀(stepped)或斜坡(taper),并利用第一摻雜工藝來(lái)同時(shí)形成第一摻雜區(qū)105、輕摻雜區(qū)107及溝道區(qū)109或是通過(guò)一道黃光工藝、一道蝕刻工藝及一離子植入工藝來(lái)形成,例如蝕刻第一介電層使其形成階梯狀或斜坡,并利用第一摻雜工藝來(lái)同時(shí)形成第一摻雜區(qū)105、輕摻雜區(qū)107及溝道區(qū)109。此外,本實(shí)施例是以在圖案化半導(dǎo)體層時(shí),即施行第一摻雜程序,但也可選擇性地于形成第一介電層后,形成一道黃光工藝、一道蝕刻工藝及一離子植入工藝其中至少二個(gè),來(lái)使得圖案化半導(dǎo)體層同時(shí)形成或非同時(shí)形成第一摻雜區(qū)105、輕摻雜區(qū)107及溝道區(qū)109?;蚴切纬傻谝唤殡妼雍螅┬械谝粨诫s程序,以形成第一摻雜區(qū)105及溝道區(qū)109后,再于柵極堆疊或圖案化第一導(dǎo)電層形成后,再以柵極堆疊及/或掩模層施行第二摻雜程序或圖案化第一導(dǎo)電層及/或掩模層施行第二摻雜程序,以形成輕摻雜區(qū)。或是形成柵極堆疊或圖案化第一導(dǎo)電層后,形成一道黃光工藝、一道蝕刻工藝及一離子植入工藝其中至少二個(gè),來(lái)使得圖案化半導(dǎo)體層同時(shí)形成或非同時(shí)形成第一摻雜區(qū)105、輕摻雜區(qū)107及溝道區(qū)109。
在此實(shí)施例中,圖案化第一導(dǎo)電層112、第二介電層114及犧牲層116的步驟時(shí),可使用一般光掩模的黃光工藝。此外,上述犧牲層116包括含硅材料層(如非晶硅、單晶硅、多晶硅、微晶硅,或其它含硅的材料、或上述之組合),而第二介電層114的厚度實(shí)質(zhì)上為200埃()至3000埃(),較佳地實(shí)質(zhì)上小于1000埃(),但不限于此。而犧牲層的厚度較佳地介于約200埃()至約3000埃(),但不限于此。圖案化之后的柵極堆疊及電容堆疊中至少一個(gè)堆疊側(cè)邊實(shí)質(zhì)上具有一斜度(taper),斜度實(shí)質(zhì)上小于90度,較佳地,斜度實(shí)質(zhì)上小于70度,但不限于此。另外,圖案化第一導(dǎo)電層112、第二介電層114及犧牲層116的步驟時(shí)也可選擇性地使用具有不同透光度的光掩模(如半色調(diào)光掩模、繞射光掩模、柵狀圖案光掩模、或其它類似的光掩模)的黃光工藝,來(lái)形成柵極堆疊及電容堆疊,運(yùn)用不同透光度的光掩模來(lái)進(jìn)行蝕刻工藝可將柵極堆疊上方的犧牲層116一并刪除。
請(qǐng)參照?qǐng)D4C,為對(duì)應(yīng)至圖2C沿AA’線的剖面圖。在柵極堆疊118、部分電容堆疊117及第一介電層110上,形成內(nèi)層介電層120。然后,圖案化切換元件區(qū)102處的部分內(nèi)層介電層120及第一介電層110,以暴露出部分半導(dǎo)體層108表面。內(nèi)層介電層120的形成方法,例如可為化學(xué)氣相沉積法,但不限于此,也可選擇其它方法,例如涂布法、網(wǎng)版印刷法、噴墨印刷法、或其它方法來(lái)形成內(nèi)層介電層120。接著,再于切換元件區(qū)102的部分內(nèi)層介電層120上,形成源/漏極122/124,以與半導(dǎo)體層108的第一摻雜區(qū)105電性連接。
請(qǐng)參照?qǐng)D4D,為對(duì)應(yīng)圖2D沿AA’線的剖面圖。在源/漏極122/124及內(nèi)層介電層120上,形成保護(hù)層126。接著,以犧牲層116作為蝕刻終止層,圖案化保護(hù)層126及內(nèi)層介電層120,以分別于切換元件區(qū)102及電容區(qū)104,形成接觸窗130及開(kāi)口128。進(jìn)而于開(kāi)口128處暴露出部分或全部犧牲層116,以及于接觸窗130處暴露出部分或全部源/漏極124。
于圖案化的過(guò)程中,若使用蝕刻方法,則為了避免發(fā)生過(guò)度蝕刻的情形,內(nèi)層介電層120與犧牲層116兩者具有不同的蝕刻速率,以進(jìn)行選擇性蝕刻。據(jù)此,于刪除開(kāi)口128處的內(nèi)層介電層120后,所暴露出的犧牲層116表面,會(huì)使蝕刻速率趨于減緩。當(dāng)然,也可選擇性地使用其它方式,來(lái)形成所需的圖案化。
接著,圖4E也為對(duì)應(yīng)圖2D沿AA’線的剖面圖。于圖4E中,圖案化電容區(qū)104的開(kāi)口128處所露出的犧牲層116。在以蝕刻工藝圖案化犧牲層116時(shí),可選擇性地在電容區(qū)104處的第二介電層114兩端上,保留殘留層113與115、或者,僅于部分第二介電層114的任一端上,保留含任一殘留層113或115、或者是將殘留層113與115完全刪除、或是殘留層113/115設(shè)置于部分第二介電層上,例如實(shí)質(zhì)上位于遠(yuǎn)離第二介電層的兩端之上、實(shí)質(zhì)上位于第二介電層的中央處、或其它位置、或上述之組合,這視開(kāi)口128完全或部分暴露出犧牲層116而定。不過(guò),無(wú)論犧牲層116是否殘留于第二介電層114之上,都不會(huì)對(duì)整個(gè)存儲(chǔ)電容的電性造成任何的影響。
同樣地,在圖案化時(shí),為了避免過(guò)度蝕刻的情形發(fā)生,犧牲層116與第二介電層114也具有不同蝕刻速率,因此在刪除電容區(qū)104處的犧牲層116后,所露出的部分第二介電層114表面,會(huì)使蝕刻速率再度下降。較佳地,犧牲層116與第二介電層114的蝕刻選擇比實(shí)質(zhì)上大于或?qū)嵸|(zhì)上等于2,也就是,犧牲層116的蝕刻速率實(shí)質(zhì)上大于第二介電層114的蝕刻速率。而本發(fā)明的上述實(shí)施例中的犧牲層116與第二介電層114分別是以非晶硅層與氧化硅層為實(shí)施例,但不限于此,也可分別選擇性地選擇犧牲層116的蝕刻速率實(shí)質(zhì)上大于第二介電層114的蝕刻速率的材料。因此,以非晶硅層所構(gòu)成的犧牲層116為實(shí)例,其蝕刻速率約為200A/min至約為10000A/min,而以氧化硅層所構(gòu)成的第二介電層114為實(shí)例,其蝕刻速率約為小于或約等于100A/min。所以,非晶硅層與氧化硅層的蝕刻選擇比實(shí)質(zhì)上約為2至約為100,也就是說(shuō),二者的蝕刻選擇比實(shí)質(zhì)上大于或?qū)嵸|(zhì)上等于2,且非晶硅層的蝕刻速率實(shí)質(zhì)上大于氧化硅層,但不限于此實(shí)例中的材料及其相關(guān)資訊。
請(qǐng)參照?qǐng)D4F,為對(duì)應(yīng)圖2E沿AA’線的剖面圖。在圖4F中,一第二導(dǎo)電層形成于部分保護(hù)層126上,以作為像素電極132使用。其中于切換元件區(qū)102處的源/漏極124上所形成的像素電極132,可進(jìn)而與圖案化半導(dǎo)體層108的第一摻雜區(qū)105電性連接。而于電容區(qū)104處保護(hù)層126中的開(kāi)口128所暴露出的部分第二介電層114上所形成的像素電極132,則作為電極堆疊117中的一個(gè)電極132a。
在上述實(shí)施例中,第一導(dǎo)電層及第二導(dǎo)電層中至少一個(gè)包括透明材料(如銦錫氧化物、鋁鋅氧化物、銦鋅氧化物、鎘錫氧化物、或其它材料、或上述之組合)、非透明材料(如金、銀、銅、鐵、錫、鉛、鎘、鉬、釹、鈦、鉭、鋡、鎢、或上述材料的合金、或上述材料的氮化物、或上述材料的氧化物、或上述材料的氮氧化合物、或其它材料、或上述之組合)、或上述之組合。至于第一介電層、第二介電層、內(nèi)層介電層及保護(hù)層中至少一個(gè)包括有機(jī)材料(如光致抗蝕劑、聚甲基丙酰酸甲酯、聚碳酸酯、聚醇類、聚烯類、或其它材料、或上述之組合)、無(wú)機(jī)材料(如氧化硅、氮化硅、氮氧化硅、碳化硅、或其它材料、或上述之組合)、或上述之組合。其次,本發(fā)明的像素電極是以透明材料(如銦錫氧化物、鋁鋅氧化物、銦鋅氧化物、鎘錫氧化物、或其它材料、或上述之組合)為實(shí)例,也可選擇性地使用非透明材料(如金、銀、銅、鐵、錫、鉛、鎘、鉬、釹、鈦、鉭、鋡、鎢、或上述材料的合金、或上述材料的氮化物、或上述材料的氧化物、或上述材料的氮氧化合物、或其它材料、或上述之組合)、或半穿透反射的材料(如部分為透明材料,而另一部分為非透明材料、材料本身就具有半穿透反射性質(zhì)等)。
此外,本發(fā)明上述實(shí)施例所述的像素也可具有雙柵極的結(jié)構(gòu)或雙柵極以上的結(jié)構(gòu),如圖5所示的柵極138與140為雙柵極結(jié)構(gòu)。由于像素結(jié)構(gòu)的種種變化為本領(lǐng)域普通技術(shù)人員所熟知,因此不再一一贅述。其次,上述實(shí)施例的切換元件區(qū)上的切換元件是以頂柵型結(jié)構(gòu)為實(shí)施例,但不限于此,也可選擇性的使用其它形式的頂柵型結(jié)構(gòu)、底柵型結(jié)構(gòu)、其它切換元件結(jié)構(gòu)。
另外,本發(fā)明上述實(shí)施例所述的像素100中的柵極堆疊及電容堆疊的結(jié)構(gòu),都是以在柵極堆疊上具有犧牲層116保留于第二介電層上,但并不限于此,也可選擇性地將部分犧牲層116保留于電容堆疊的第二介電層上、柵極堆疊上的第二介電層沒(méi)有犧牲層116、電容堆疊上的第二介電層沒(méi)有犧牲層116、或上述之組合。其次,本發(fā)明上述實(shí)施例的電容區(qū)及切換元件區(qū)上的半導(dǎo)體層是以整體形成的為實(shí)施例,但不限于此,也可選擇電容區(qū)及切換元件區(qū)上的半導(dǎo)體層是斷開(kāi)的,而經(jīng)由一連接層(未顯示)連接電容區(qū)及切換元件區(qū)上的半導(dǎo)體層,或電容區(qū)及切換元件區(qū)上的半導(dǎo)體層是整體形成的,再經(jīng)由一連接層(未顯示)連接電容區(qū)及切換元件區(qū)上的半導(dǎo)體層,以增加其電子傳輸能力。其中,該連接層的材料包括透明材料(如銦錫氧化物、鋁鋅氧化物、銦鋅氧化物、鎘錫氧化物、或其它材料、或上述之組合)、非透明材料(如金、銀、銅、鐵、錫、鉛、鎘、鉬、釹、鈦、鉭、鋡、鎢、或上述材料的合金、或上述材料的氮化物、或上述材料的氧化物、或上述材料的氮氧化合物、或含硅的材料、或其它材料、或上述之組合)、或上述之組合。換言之,連接層可選擇性地在第一導(dǎo)電層、半導(dǎo)體層、第二導(dǎo)電層及源極/漏極其中至少之一形成的同時(shí)來(lái)形成。
圖6是本發(fā)明的光電裝置的示意圖。請(qǐng)參照?qǐng)D6,本發(fā)明上述的實(shí)施例所述的顯示面板210也應(yīng)用于一光電裝置200中,且顯示面板210包括一矩陣基板(未顯示)及一相對(duì)應(yīng)于該矩陣基板的共用電極基板(未顯示),該矩陣基板具有多個(gè)本發(fā)明上述的實(shí)施例所述的像素100。此光電裝置300還具有一與顯示面板210連接的電子元件220,如控制元件、操作元件、處理元件、輸入元件、存儲(chǔ)元件、驅(qū)動(dòng)元件、發(fā)光元件(如無(wú)機(jī)發(fā)光二極管、有機(jī)發(fā)光二極管、冷陰極燈管、平面燈管、熱陰極燈管、外部電極燈管、或其它類型燈管、或上述之組合)、感測(cè)元件(如觸控元件、光感測(cè)元件、溫度感測(cè)元件、圖象感測(cè)元件、或其它類型、或上述之組合)、充電元件、加熱元件、保護(hù)元件、或其它功能元件、或上述之組合。而光電裝置的類型包括便攜式產(chǎn)品(如手機(jī)、攝像機(jī)、照相機(jī)、筆記本電腦、游戲機(jī)、手表、音樂(lè)播放器、電子郵件收發(fā)器、地圖導(dǎo)航器、電子相片、或類似的產(chǎn)品)、影音產(chǎn)品(如影音放映器或類似的產(chǎn)品)、屏幕、電視、戶內(nèi)或戶外看板、或投影儀內(nèi)的面板等。另外,顯示面板210包括液晶顯示面板(如透射型面板、半透射型面板、反射型面板、雙面顯示型面板、垂直配向型面板(VA)、平面切換型面板(IPS)、多域垂直配向型面板(MVA)、扭曲向列型面板(TN)、超扭曲向列型面板(STN)、圖案垂直配向型面板(PVA)、超級(jí)圖案垂直配向型面板(S-PVA)、改進(jìn)的超大視角型面板(ASV)、邊界電場(chǎng)切換型面板(FFS)、連續(xù)焰火狀排列型面板(CPA)、軸對(duì)稱排列微單元面板(ASM)、光學(xué)補(bǔ)償彎曲排列型面板(OCB)、超級(jí)平面切換型面板(S-IPS)、改進(jìn)的超級(jí)平面切換型面板(AS-IPS)、極端邊緣電場(chǎng)切換型面板(UFFS)、高分子穩(wěn)定配向型面板(PSA)、雙視角型面板(dual-view)、三視角型面板(triple-view)、或彩色濾光片組合于矩陣之上(color filter on array;COA)型面板、或矩陣組合于彩色濾光片之上(array oncolor filter;AOC)型面板、或其它型面板、或上述之組合)、有機(jī)電激發(fā)光顯示面板,至于選何面板,視其面板中的像素電極及漏極中至少一個(gè)所電性接觸的材料,如液晶層、有機(jī)發(fā)光層(如小分子、高分子、或上述之組合)、或上述之組合而定。
依據(jù)本發(fā)明的上述實(shí)施例可知,與傳統(tǒng)的存儲(chǔ)電容相比較下,上述制造工藝所制得的存儲(chǔ)電容,不僅可將介電層的厚度降低至3000埃()以下,使電容量大為提升外,還可依需求自行控制電容介電層的厚度,同時(shí)保有較佳的開(kāi)口率。
雖然本發(fā)明已以一實(shí)施例揭示如上,然其并非用以限定本發(fā)明,任何本領(lǐng)域普通技術(shù)人員,在不脫離本發(fā)明的精神和范圍內(nèi),當(dāng)可作各種的更動(dòng)與潤(rùn)飾,因此本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種存儲(chǔ)電容,設(shè)置于基板上,包括至少一半導(dǎo)體層,設(shè)置于該基板上;至少一第一介電層,覆蓋該半導(dǎo)體層及該基板;至少一第一導(dǎo)電層,設(shè)置于部分第一介電層上;至少一第二介電層,設(shè)置于該第一導(dǎo)電層上,該第二介電層與該第一導(dǎo)電層的堆疊側(cè)邊實(shí)質(zhì)上具有斜度;以及至少一第二導(dǎo)電層,設(shè)置于部分第二介電層上。
2.如權(quán)利要求1所述的存儲(chǔ)電容,其中,該第一導(dǎo)電層及該第二導(dǎo)電層中至少一個(gè)包括透明材料、非透明材料、或上述之組合。
3.如權(quán)利要求1所述的存儲(chǔ)電容,其中,該第一介電層及該第二介電層中至少一個(gè)包括有機(jī)材料、無(wú)機(jī)材料或上述之組合。
4.如權(quán)利要求1所述的存儲(chǔ)電容,其中,該半導(dǎo)體層包括單晶硅、多晶硅、非晶硅、微晶硅、或上述之組合。
5.如權(quán)利要求1所述的存儲(chǔ)電容,其中,該半導(dǎo)體層為摻雜N型、P型的該半導(dǎo)體層或上述之組合。
6.如權(quán)利要求1所述的存儲(chǔ)電容,其中,該半導(dǎo)體層包括至少一第一摻雜區(qū)及至少一非摻雜區(qū)。
7.如權(quán)利要求1所述的存儲(chǔ)電容,其中,該半導(dǎo)體層包括至少一第一摻雜區(qū)、至少一非摻雜區(qū)及至少一輕摻雜區(qū)。
8.如權(quán)利要求1所述的存儲(chǔ)電容,其中,還包括蝕刻終止層,具有至少一第一部分,設(shè)置于部分第二介電層上。
9.如權(quán)利要求1所述的存儲(chǔ)電容,其中,還包括蝕刻終止層,具有至少一第一部分及至少一第二部分,該第一部分設(shè)置于該第二介電層的兩端其中之一上,該第二部分設(shè)置于遠(yuǎn)離該第二介電層的另一端上。
10.如權(quán)利要求1所述的存儲(chǔ)電容,其中,該第二介電層的厚度實(shí)質(zhì)上小于3000埃。
11.如權(quán)利要求1所述的存儲(chǔ)電容,其中,該第二介電層的厚度實(shí)質(zhì)上小于1000埃。
12.如權(quán)利要求1所述的存儲(chǔ)電容,其中,該第二介電層的厚度實(shí)質(zhì)上介于200埃至3000埃。
13.如權(quán)利要求1所述的存儲(chǔ)電容,其中,該第二導(dǎo)電層電性連接于該半導(dǎo)體層。
14.如權(quán)利要求8或9所述的存儲(chǔ)電容,其中,該蝕刻終止層包括含硅材料層。
15.一種像素,設(shè)置于基板上,且該像素具有至少一切換元件區(qū)及至少一電容區(qū),該像素包括至少一半導(dǎo)體層,分別形成于該切換元件區(qū)及該電容區(qū)的該基板上;至少一第一介電層,覆蓋該半導(dǎo)體層及該基板;至少一第一導(dǎo)電層,分別形成于該切換元件區(qū)及該電容區(qū)的部分第一介電層上;至少一第二介電層,分別形成于該切換元件區(qū)及該電容區(qū)的該第一導(dǎo)電層上;至少一蝕刻終止層,部分蝕刻終止層形成于該切換元件區(qū)的該第二介電層上;至少一內(nèi)層介電層,覆蓋于該基板上;至少一源/漏極,形成于該切換元件區(qū)的部分內(nèi)層介電層上,且電性連接于該切換元件區(qū)上的該半導(dǎo)體層;至少一保護(hù)層,覆蓋該基板;以及至少一第二導(dǎo)電層,設(shè)置于部分保護(hù)層上,且電性連接于該源/漏極其中之一,并經(jīng)由該保護(hù)層中及該內(nèi)層介電層中至少一開(kāi)口,設(shè)置于部分第二介電層上。
16.如權(quán)利要求15所述的像素,其中,該第一導(dǎo)電層及該第二導(dǎo)電層中至少一個(gè)包括透明材料、非透明材料、或上述之組合。
17.如權(quán)利要求15所述的像素,其中,該第一介電層、該第二介電層及該內(nèi)層介電層中至少一個(gè)包括有機(jī)材料、無(wú)機(jī)材料或上述之組合。
18.如權(quán)利要求15所述的像素,其中,該半導(dǎo)體層包括單晶硅、多晶硅、非晶硅、微晶硅、或上述之組合。
19.如權(quán)利要求15所述的像素,其中,該切換元件區(qū)及該電容區(qū)上的該半導(dǎo)體層中至少一個(gè)為摻雜N型、P型的該半導(dǎo)體層或上述之組合。
20.如權(quán)利要求15所述的像素,其中,該切換元件區(qū)及該電容區(qū)上的該半導(dǎo)體層中至少一個(gè)包括至少一第一摻雜區(qū)及至少一非摻雜區(qū)。
21.如權(quán)利要求15所述的像素,其中,該切換元件區(qū)及該電容區(qū)上的該半導(dǎo)體層中至少一個(gè),包括至少一第一摻雜區(qū)、至少一非摻雜區(qū)及至少一輕摻雜區(qū)。
22.如權(quán)利要求15所述的像素,其中,另一部分蝕刻終止層具有至少一第一部分,設(shè)置于部分第二介電層上。
23.如權(quán)利要求15所述的像素,其中,另一部分蝕刻終止層具有至少一第一部分及至少一第二部分,該第一部分設(shè)置于該第二介電層的兩端其中之一上,該第二部分設(shè)置于遠(yuǎn)離該第二介電層的另一端上。
24.如權(quán)利要求15所述的像素,其中,該蝕刻終止層包括含硅材料層。
25.如權(quán)利要求15所述的像素,其中,該第二介電層與該第一導(dǎo)電層的堆疊側(cè)邊實(shí)質(zhì)上具有斜度。
26.如權(quán)利要求15所述的像素,其中,該第二介電層的厚度實(shí)質(zhì)上小于3000埃。
27.如權(quán)利要求15所述的像素,其中,該第二介電層的厚度實(shí)質(zhì)上小于1000埃。
28.如權(quán)利要求15所述的像素,其中,該第二介電層的厚度實(shí)質(zhì)上介于200埃至3000埃。
29.如權(quán)利要求15所述的像素,其中,還包括連接層,以電性連接該切換元件區(qū)及該電容區(qū)上的該半導(dǎo)體層。
30.如權(quán)利要求29所述的像素,其中,該連接層包括單晶硅、多晶硅、非晶硅、微晶硅、透明材料、非透明材料、或上述之組合。
31.一種顯示面板,包括至少一信號(hào)線及如權(quán)利要求15所述的像素。
32.一種光電裝置,包括至少一電子元件及如權(quán)利要求3 1所述的顯示面板。
33.一種像素的形成方法,該像素設(shè)置于基板上,且該像素具有至少一切換元件區(qū)及至少一電容區(qū),該方法包括形成至少一半導(dǎo)體層于該切換元件區(qū)與該電容區(qū)的該基板上;形成至少一第一介電層,以覆蓋該半導(dǎo)體層與該基板;依次形成至少一第一導(dǎo)電層、至少一第二介電層及至少一蝕刻終止層于該第一介電層上;圖案化該第一導(dǎo)電層、該第二介電層及該蝕刻終止層,以便在該切換元件區(qū)上形成柵極堆疊及在該電容區(qū)之上形成電容堆疊;形成至少一內(nèi)層介電層,以覆蓋該柵極堆疊、該電容堆疊及該第一介電層;形成至少一源/漏極于該切換元件區(qū)的部分內(nèi)層介電層上,該源/漏極電性連接于該切換元件區(qū)的該半導(dǎo)體層;形成至少一保護(hù)層,以覆蓋該源/漏極及該內(nèi)層介電層;圖案化該保護(hù)層及該內(nèi)層介電層,以形成接觸窗及開(kāi)口于該保護(hù)層之中,且該開(kāi)口暴露出該蝕刻終止層;選擇性蝕刻該蝕刻終止層,直至部分第二介電層暴露出來(lái)為止;以及形成至少一第二導(dǎo)電層于部分保護(hù)層上,該第二導(dǎo)電層經(jīng)由該接觸窗電性連接于該源/漏極其中之一,并經(jīng)由該保護(hù)層中的該開(kāi)口設(shè)置于所暴露出的部分第二介電層上。
34.如權(quán)利要求33所述的形成方法,其中,該第一導(dǎo)電層及該第二導(dǎo)電層中至少一個(gè)包括透明材料、非透明材料、或上述之組合。
35.如權(quán)利要求33所述的形成方法,其中,該第一介電層、該第二介電層及該內(nèi)層介電層中至少一個(gè)包括有機(jī)材料、無(wú)機(jī)材料或上述之組合。
36.如權(quán)利要求33所述的形成方法,其中,該半導(dǎo)體層包括單晶硅、多晶硅、非晶硅、微晶硅、或上述之組合。
37.如權(quán)利要求33所述的形成方法,其中,該切換元件區(qū)及該電容區(qū)上的該半導(dǎo)體層中至少一個(gè)為摻雜N型、P型的該半導(dǎo)體層或上述之組合。
38.如權(quán)利要求33所述的形成方法,其中,該切換元件區(qū)及該電容區(qū)上的該半導(dǎo)體層中至少一個(gè)包括至少一第一摻雜區(qū)及至少一非摻雜區(qū)。
39.如權(quán)利要求33所述的形成方法,其中,該切換元件區(qū)及該電容區(qū)上的該半導(dǎo)體層中至少一個(gè)包括至少一第一摻雜區(qū)、至少一非摻雜區(qū)及至少一輕摻雜區(qū)。
40.如權(quán)利要求33所述的形成方法,其中,該蝕刻終止層包括含硅材料層。
41.如權(quán)利要求33所述的形成方法,其中,該第二介電層與該第一導(dǎo)電層的堆疊側(cè)邊實(shí)質(zhì)上具有斜度。
42.如權(quán)利要求33所述的形成方法,其中,該第二介電層的厚度實(shí)質(zhì)上小于3000埃。
43.如權(quán)利要求33所述的形成方法,其中,該第二介電層的厚度實(shí)質(zhì)上小于1000埃。
44.如權(quán)利要求33所述的形成方法,其中,該第二介電層的厚度實(shí)質(zhì)上為200埃至3000埃。
45.如權(quán)利要求33所述的形成方法,其中,該柵極堆疊包括該第一導(dǎo)電層、該第二介電層及該蝕刻終止層。
46.如權(quán)利要求45所述的形成方法,其中,在圖案化該第一導(dǎo)電層、該第二介電層及該蝕刻終止層,以便在該切換元件區(qū)上形成柵極堆疊及在該電容區(qū)之上形成電容堆疊的步驟時(shí),使用具有不同透光度的光掩模的黃光工藝,以刪除該柵極堆疊上的部分蝕刻終止層。
47.如權(quán)利要求33所述的形成方法,其中,該柵極堆疊包括該第一導(dǎo)電層。
48.如權(quán)利要求33所述的形成方法,其中,該蝕刻終止層的厚度為約200埃至約3000埃。
49.如權(quán)利要求33所述的形成方法,其中,在圖案化該保護(hù)層及該內(nèi)層介電層的步驟中,該內(nèi)層介電層與該蝕刻終止層具有不同的蝕刻速率。
50.如權(quán)利要求33所述的形成方法,其中,在選擇性蝕刻該蝕刻終止層的步驟中,該蝕刻終止層與該第二介電層具有不同的蝕刻速率。
全文摘要
一種像素及其形成方法,以及一種存儲(chǔ)電容、顯示面板及光電裝置。存儲(chǔ)電容設(shè)置于基板上,此存儲(chǔ)電容包括半導(dǎo)體層、第一介電層、第一導(dǎo)電層、第二介電層以及第二導(dǎo)電層。其中半導(dǎo)體層設(shè)置于基板上,第一介電層則覆蓋半導(dǎo)體層及基板,第一導(dǎo)電層部分設(shè)置于第一介電層上。第二介電層設(shè)置于第一導(dǎo)電層上,且第二介電層與第一導(dǎo)電層的側(cè)邊具有一斜度。而第二導(dǎo)電層則部分設(shè)置于第二介電層上。本發(fā)明可以提升存儲(chǔ)電容的電容值,并保持像素呈像的穩(wěn)定性。
文檔編號(hào)H01L21/70GK101047194SQ200710101078
公開(kāi)日2007年10月3日 申請(qǐng)日期2007年4月26日 優(yōu)先權(quán)日2007年4月26日
發(fā)明者鄭逸圣 申請(qǐng)人:友達(dá)光電股份有限公司