專利名稱：芯片封裝結構的制作方法
技術領域：
本發(fā)明是有關于一種半導體裝置，且特別是有關于一種具有圖案化線路層 的芯片封裝結構。
背景技術：
在半導體產(chǎn)業(yè)中，集成電路(integrated circuits, IC)的生產(chǎn)主要可分為三 個階段..集成電路的設計(IC design)、集成電路的制作(IC process)及集成 電路的封裝(IC package)。
在集成電路的制作中，芯片(chip)是經(jīng)由晶圓(wafer)制作、形成集成 電路以及切割晶圓(wafer sawing)等步驟而完成。晶圓具有一主動面(active surface)，其泛指晶圓的具有主動元件(active device)的表面。當晶圓內部的 集成電路完成之后，晶圓的主動面還配置有多個焊墊(bondingpad)，以使最 終由晶圓切割所形成的芯片可經(jīng)由這些焊墊而向外電性連接于一承載器 (carrier )。承載器例如為一導線架(lead frame)或一封裝基板(package substrate)，并可具有多個接點。芯片可以打線接合(wire bonding)或覆晶接 合(flip chip bonding)的方式連接至接點，因此芯片的這些焊墊可電性連接于 引腳，以構成一芯片封裝結構。
在以導線接合焊墊及接點時，互相電性連接的焊墊及接點通常需位于芯片 的同一側，以縮短接合距離。如此一來，焊墊及引腳的配置位置受限，且線路 設計上無法有較大的彈性空間。此外，由于引腳與芯片之間僅以導線連接，因 此芯片所產(chǎn)生的熱量較不易傳導至外界，進而造成散熱不良。

發(fā)明內容
本發(fā)明提供一種芯片封裝結構，以提高焊墊與引腳的配置的彈性。 為解決上述問題，本發(fā)明提出一種芯片封裝結構，包括一圖案化線路層、一外框、 一第一粘著層、多個引腳、 一絕緣粘著層、 一芯片、多條第一導線、 多條第二導線以及一封裝膠體。外框及引腳配置于圖案化線路層外側，且外框 與圖案化線路層可由相同金屬層同時形成，而第一粘著層固定圖案化線路層與 外框，并暴露出部分圖案化線路層。絕緣粘著層配置于引腳與外框之間，以固 定引腳與外框。芯片配置于第一粘著層上，且芯片具有多個焊墊。第一導線分 別電性連接焊墊與圖案化線路層，而第二導線則分別電性連接引腳與圖案化線 路層，且焊墊經(jīng)由第一導線、圖案化線路層與第二導線而電性連接至引腳。封 裝膠體包覆圖案化線路層、外框、第一粘著層、各引腳的部分、絕緣粘著層、 芯片、第一導線與第二導線。在本發(fā)明的芯片封裝結構中，上述引腳配置于外框上。 在本發(fā)明的芯片封裝結構中，上述外框為一金屬層。 在本發(fā)明的芯片封裝結構中，上述焊墊位于芯片的一側。 在本發(fā)明的芯片封裝結構中，上述第一導線與第二導線位于芯片的一側。 在本發(fā)明的芯片封裝結構中，上述第一導線與第二導線位于芯片的兩側。 在本發(fā)明的芯片封裝結構中，上述第一粘著層配置于圖案化線路層以及外 框上。在本發(fā)明的芯片封裝結構中，上述第一粘著層為膠帶。在本發(fā)明的芯片封裝結構中，還包括一第二粘著層，配置于圖案化線路層 以及外框的下方。在本發(fā)明的芯片封裝結構中，上述第二粘著層為膠帶。在本發(fā)明的芯片封裝結構中，還包括一散熱片，固定于第二粘著層下方。 在本發(fā)明的芯片封裝結構中，上述封裝膠體暴露出部分散熱片。 在本發(fā)明的芯片封裝結構中，上述封裝膠體包覆散熱片。在本發(fā)明的芯片封裝結構中，上述第一粘著層穿過圖案化線路層，而部分 第一粘著層位于芯片與圖案化線路層之間，且部分第一粘著層位于圖案化線路 層下方。在本發(fā)明的芯片封裝結構中，還包括一散熱片，固定于圖案化線路層下方 的第一粘著層上。在本發(fā)明的芯片封裝結構中，上述封裝膠體暴露出部分散熱片。在本發(fā)明的芯片封裝結構中，上述封裝膠體包覆散熱片。 在本發(fā)明的芯片封裝結構中，上述第一粘著層為焊罩層或膠層。 在本發(fā)明的芯片封裝結構中，上述膠層的材質為B階固化膠。 為解決上述問題，本發(fā)明提出另一種芯片封裝結構，包括一圖案化線路層、 一外框、 一第一粘著層、多個引腳、 一絕緣粘著層、 一第一芯片、多條第一導 線、多條第二導線、至少一第二芯片、多條第三導線以及一封裝膠體。外框及 引腳配置于圖案化線路層外側，而第一粘著層固定圖案化線路層與外框，并暴 露出部分圖案化線路。絕緣粘著層配置于引腳與外框之間，以固定引腳與外框。 第一芯片配置于第一粘著層上，且第一芯片具有多個第一焊墊。第一導線分別 電性連接第一焊墊與圖案化線路層，而第二導線則分別電性連接引腳與圖案化 線路層，且第一焊墊經(jīng)由第一導線、圖案化線路層與第二導線而電性連接至引 腳。第二芯片配置于第一芯片上方，并暴露出第一焊墊，且第二芯片具有多個 第二焊墊，而第三導線分別電性連接第二焊墊與第一焊墊。封裝膠體包覆圖案 化線路層、外框、第一粘著層、各引腳的部分、絕緣粘著層、芯片、第一導線、 第二導線與第三導線。在本發(fā)明的芯片封裝結構中，上述引腳配置于外框上。 在本發(fā)明的芯片封裝結構中，上述外框為一金屬層。在本發(fā)明的芯片封裝結構中，上述第一焊墊位于第一芯片的一側，而第二 焊墊位于第二芯片靠近第一焊墊的一側。上述第一導線與第二導線位于第一芯片的一上述第一導線與第二導線位于第一芯片的兩上述第一粘著層配置于圖案化線路層以及外上述第一粘著層為膠帶。還包括一第二粘著層，配置于圖案化線路層 上述第二粘著層為膠帶。在本發(fā)明的芯片封裝結構中， 在本發(fā)明的芯片封裝結構中，在本發(fā)明的芯片封裝結構中，框上。在本發(fā)明的芯片封裝結構中， 在本發(fā)明的芯片封裝結構中， 以及外框的下方。在本發(fā)明的芯片封裝結構中，在本發(fā)明的芯片封裝結構中，還包括一第三芯片、多條第四導線以及多條 第五導線。第三芯片配置于第二粘著層下方，且第三芯片具有多個第三焊墊， 而第四導線分別電性連接第三焊墊與圖案化線路層。第五導線分別電性連接引 腳與圖案化線路層，且第三焊墊經(jīng)由第五導線、圖案化線路層與第四導線而電 性連接至引腳。
在本發(fā)明的芯片封裝結構中，上述第三焊墊位于第三芯片的一側。 在本發(fā)明的芯片封裝結構中，上述第四導線與第五導線位于第三芯片的一
在本發(fā)明的芯片封裝結構中，上述第四導線與第五導線位于第三芯片的兩
在本發(fā)明的芯片封裝結構中，還包括至少一第四芯片以及多條第六導線。 第四芯片配置于第三芯片下方，并暴露出第三焊墊，且第四芯片具有多個第四 悍墊。第六導線分別電性連接第四焊墊與第三焊墊。
在本發(fā)明的芯片封裝結構中，上述第四焊墊位于第四芯片靠近第三焊墊的 一側。
在本發(fā)明的芯片封裝結構中，還包括一散熱片，固定于第二粘著層下方。 在本發(fā)明的芯片封裝結構中，上述封裝膠體暴露出部分散熱片。 在本發(fā)明的芯片封裝結構中，上述封裝膠體包覆散熱片。
在本發(fā)明的芯片封裝結構中，上述第一粘著層穿過圖案化線路層，而部分 第一粘著層位于第一芯片與圖案化線路層之間，且部分第一粘著層位于圖案化 線路層下方。
在本發(fā)明的芯片封裝結構中，還包括一第三芯片、多條第四導線以及多條 第五導線。第三芯片配置于圖案化線路層下方的第一粘著層上，且第三芯片具 有多個第三焊墊。第四導線分別電性連接第三焊墊與圖案化線路層。第五導線 分別電性連接引腳與圖案化線路層，且第三焊墊經(jīng)由第五導線、圖案化線路層 與第四導線而電性連接至引腳。
在本發(fā)明的芯片封裝結構中，上述第三焊墊位于第三芯片的一側。 在本發(fā)明的芯片封裝結構中，上述第四導線與第五導線位于第三芯片的一
側在本發(fā)明的芯片封裝結構中，上述第四導線與第五導線位于第三芯片的兩側。在本發(fā)明的芯片封裝結構中，還包括至少一第四芯片以及多條第六導線。 第四芯片配置于第三芯片上方，并暴露出第三焊墊，且第四芯片具有多個第四 焊墊。第六導線分別電性連接第四焊墊與第三焊墊。在本發(fā)明的芯片封裝結構中，上述第四焊墊位于第四芯片靠近第三焊墊的 一側。在本發(fā)明的芯片封裝結構中，還包括一散熱片，固定于圖案化線路層下方 的第一粘著層上。 ，在本發(fā)明的芯片封裝結構中，上述封裝膠體暴露出部分散熱片。 在本發(fā)明的芯片封裝結構中，上述封裝膠體包覆散熱片。 在本發(fā)明的芯片封裝結構中，上述第一粘著層為焊罩層或粘膠層。在本發(fā)明的芯片封裝結構中，上述粘膠層的材質為B階固化膠。 基于上述，本發(fā)明將芯片配置于圖案化線路層上，而此圖案化線路層可以 作為跳線的轉接點，因此焊墊與引腳之間的配置關系有更大的彈性。此外，由 于引腳直接配置于外框上，使得芯片所產(chǎn)生的熱量可更直接的傳導至引腳而提 高芯片封裝結構的散熱效果。


為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，以下結合附圖對本發(fā) 明的具體實施方式
作詳細說明，其中圖1A為本發(fā)明第一實施例的芯片封裝結構的正面視圖。 圖1B為圖1A中芯片封裝結構的剖面圖。圖ic為第一實施例中另一種第一導線與第二導線的配置的剖面示意圖。 圖1D為第一實施例中另一種焊墊與引腳的連接方式的剖面示意圖。 圖2為本發(fā)明第二實施例中芯片封裝結構的剖面圖。 圖3為第二實施例中另一種封裝膠體的配置的剖面示意圖。圖4A為本發(fā)明第三實施例中芯片封裝結構的正面視圖。 圖4B為圖4A中芯片封裝結構的剖面圖。圖5為第三實施例中另一種封裝膠體的配置的剖面示意圖。圖6為本發(fā)明第四實施例中芯片封裝結構的剖面圖。 圖7為本發(fā)明第五實施例中芯片封裝結構的剖面圖。 圖8為本發(fā)明第六實施例中芯片封裝結構的剖面圖。 圖9為本發(fā)明第七實施例中芯片封裝結構的剖面圖。
具體實施方式
第一實施例圖1A為本發(fā)明第一實施例的芯片封裝結構的正面視圖，圖1B為圖1A中 芯片封裝結構的剖面圖。請參照圖1A及圖1B，芯片封裝結構IOO包括一圖案 化線路層IIO、 一外框120、 一第一粘著層132、多個引腳140、 一絕緣粘著層 150、 一芯片160、多條第一導線170a、多條第二導線170b以及一封裝膠體180。外框120例如是一金屬層，其中外框120與圖案化線路層110可由相同金 屬層同時形成，其借由第一粘著層132固定于圖案化線路層110的外側，且第 一粘著層132暴露出部分圖案化線路層110，其中第一粘著層132例如為膠帶。 芯片160配置于第一粘著層132上，而第一導線170a分別電性連接芯片160 上的各悍墊162與第一粘著層132所暴露出的部分圖案化線路層110。第二導 線170b分別電性連接各引腳140與圖案化線路層110，且各焊墊162與各引腳 140分別通過第一導線170a、第二導線170b以及圖案化線路層110電性連接。 引腳140配置于圖案化線路層U0外側，在本實施例中，引腳140例如是通過 絕緣粘著層150固定于外框120上，其中絕緣粘著層150的材質可為絕緣散熱 膠材。引腳140并不限于配置于外框120上，本領域的技術人員也可將引腳140 配置于其他位置，例如將引腳140配置外框120的外側。封裝膠體180包覆圖 案化線路層110、外框120、第一粘著層132、各引腳140的一部分、絕緣粘著 層150、芯片160、第一導線170a與第二導線170b。在本實施例中，焊墊162位于芯片160的一側，且第一導線170a與第二導 線170b分別位于芯片160的兩側。詳細來說，焊墊162通過第一導線170a電 性連接至圖案化線路層110的一側，而第二導線170b則電性連接引腳140與 圖案化線路層110的另一側。換言之，焊墊162與焊墊162所連接的引腳140位于芯片160的兩側。除此之外，焊墊162與焊墊162所連接的引腳140也可以其他方式配置。圖1C為第一實施例中另一種第一導線與第二導線的配置的剖面示意圖， 圖ID為第一實施例中另一種焊墊與引腳的連接方式的剖面示意圖。請參照圖 1C及圖1D，從圖1C中可看出，焊墊162與焊墊162所連接的引腳140位于 圖案化線路層UO的同側，而在圖1D中，芯片封裝結構100b還具有一第三導 線170c，且第三導線170c直接連接焊墊162與引腳140。由于本發(fā)明的芯片封裝結構IOO具有一圖案化線路層110，因此，焊墊162 與焊墊162所連接的引腳140除了可位于芯片160的同側外，也可使焊墊162 與焊墊162所連接的引腳140位于芯片160的不同側。換言之，本實施例利用 圖案化線路層IIO改變訊號的傳輸路徑，因此使焊墊162與引腳140之間的配 置關系有更大的彈性。此外，由于引腳140以絕緣散熱膠材配置于外框120上， 因此芯片160所產(chǎn)生的熱量可直接由外框120傳導至引腳140，進而提高芯片 封裝結構IOO的散熱效果。第二實施例圖2為本發(fā)明第二實施例中芯片封裝結構的剖面圖。需先說明的是，第二 實施例與第一實施例大致相同，且在第二實施例與第一實施例中，相同或相似 的元件標號代表相同或相似的元件。以下將針對兩實施例不同之處詳加說明， 相同之處便不再贅述。請參照圖2，在本實施例中，芯片封裝結構100a具有一第二粘著層134， 而第二粘著層134配置于圖案化線路層110以及外框120的下方，第二粘著層 134例如和第一粘著層132同為膠帶。此外，芯片封裝結構100a還可具有一散 熱片190，散熱片190固定于第二粘著層134下方，可讓芯片160產(chǎn)生的熱量 直接由外框120傳導至散熱片l卯而更有效的散熱。在本實施例中，散熱片190 由封裝膠體180中暴露出來，但本領域的技術人員也可以其他方式配置。圖3 為第二實施例中另一種封裝膠體的配置的剖面示意圖。請參照圖3，由圖3中 可看出，封裝膠體180包覆散熱片190。第三實施例
圖4A為本發(fā)明第三實施例中芯片封裝結構的正面視圖，圖4B為圖4A中 芯片封裝結構的剖面圖。需先說明的是，第三實施例與第一實施例大致相同， 且在第三實施例與第一實施例中，相同或相似的元件標號代表相同或相似的元 件。以下將針對兩實施例不同之處詳加說明，相同之處便不再贅述。
請參照圖4A及圖4B，芯片封裝結構100b的第一粘著層132'例如為膠層 或焊罩層，其穿過圖案化線路層IIO并包覆圖案化線路層110及外框120的兩 面，且暴露出部分圖案化線路層110。在本實施例中，芯片封裝結構lOOc也可 如芯片封裝結構100a具有一散熱片190。散熱片l卯配置于圖案化線路層110 下方的第一粘著層132，，而封裝膠體180暴露一部分的散熱片190。本實施例 的封裝膠體180也可以其他方式配置，圖5為第三實施例中另一種封裝膠體的 配置的剖面示意圖。請參照圖5，由圖5中可看出，芯片封裝結構100d的封裝 膠體180'并未暴露散熱片190，而是包覆散熱片190。
第四實施例
圖6為本發(fā)明第四實施例中芯片封裝結構的剖面圖。需先說明的是，第四 實施例與第一實施例大致相同，且在第四實施例與第一實施例中，相同或相似 的元件標號代表相同或相似的元件。以下將針對兩實施例不同之處詳加說明， 相同之處便不再贅述。
請參照圖6，在本實施例的芯片封裝結構200中，具有多個第一焊墊262a 的第一芯片260a配置于第一粘著層232上，而第二芯片260b則配置于第一芯 片260a上，并暴露出第一焊墊262a。芯片封裝結構200還具有多條第三導線 270c，而第二芯片260b具有多個第二焊墊262b，且第二焊墊262b通過第三導 線270c分別電性連接到第一焊墊262a。值得注意的是，在圖6中雖以多個第 二芯片260b為例說明，但本發(fā)明并不對第二芯片260b的數(shù)量做限制，本領域 的技術人員也可配置其他數(shù)量的第二芯片260b，例如僅配置一個第二芯片 260b。
第五實施例圖7為本發(fā)明第五實施例中芯片封裝結構的剖面圖。需先說明的是，第五 實施例與第四實施例大致相同，且在第五實施例與第四實施例中，相同或相似 的元件標號代表相同或相似的元件。以下將針對兩實施例不同之處詳加說明， 相同之處便不再贅述。
本實施例的芯片封裝結構200a還具有一第三芯片260c、多條第四導線270d 以及多條第五導線270e。第三芯片260c配置于第二粘著層234上，且第三芯 片260c具有多個第三焊墊262c，而第四導線270d電性連接第三焊墊262c與 圖案化線路層210，第五導線270e則連接圖案化線路層210與引腳240，以使 第三焊墊262c可通過第四導線270d、第五導線270e以及圖案化線路層210電 性連接至引腳240。此外，芯片封裝結構200a還可具有多個第四芯片260d以 及多條第六導線270f。第四芯片260d具有多個第四焊墊262d,且第四芯片260d 配置于第三芯片260c上，并暴露出第三焊墊262c，而第六導線270f電性連接 第三焊墊262e與第四焊墊262d。
值得注意的是，在圖7中雖以多個第四芯片260d為例說明，但本發(fā)明并 不對第四芯片260d的數(shù)量做限制，本領域的技術人員亦可配置其他數(shù)量的第 四芯片260d，例如僅配置一個第四芯片260d。除此之外，第四導線270d及第 五導線270e的配置并不限于圖7中所繪示，也可將第四導線270d及第五導線 270e配置于第三芯片260c的同一側。
第六實施例
圖8為本發(fā)明第六實施例中芯片封裝結構的剖面圖。需先說明的是，第六 實施例與第四實施例大致相同，且在第六實施例與第四實施例中，相同或相似 的元件標號代表相同或相似的元件。以下將針對兩實施例不同之處詳加說明， 相同之處便不再贅述。
在本實施例中，第一粘著層232，例如為膠層或焊罩層，其穿過圖案化線路 層210并包覆圖案化線路層210及外框220的兩面，且暴露出部分圖案化線路 層210。本實施例的芯片封裝結構200b還可具有一散熱片290，而散熱片290 配置于位于圖案化線路層210下方的第一粘著層232，，且封裝膠體280暴露一 部分的散熱片290。值得注意的是，在圖8中雖以封裝膠體280暴露一部分的散熱片290為例說明，但本實施例的芯片封裝結構200b也可如第三實施例的 芯片封裝結構lOOb，使封裝膠體280包覆散熱片290。
第七實施例
圖9為本發(fā)明第七實施例中芯片封裝結構的剖面圖。需先說明的是，在第 七實施例與第五實施例中，相同或相似的元件標號代表相同或相似的元件，且 第七實施例與第五實施例大致相同。以下將針對兩實施例不同之處詳加說明， 相同之處便不再贅述。
在本實施例中，第一粘著層232'例如為膠層或焊罩層，其穿過圖案化線路 層210并包覆圖案化線路層210及外框220的兩面，且暴露出部分圖案化線路 層210。第一芯片260a配置于位于圖案化線路層210上方的第一粘著層232，， 而第三芯片260c則配置于位于圖案化線路層210下方的第一粘著層232，。
值得注意的是，在上述第二至第七實施例中，第一導線及第二導線可如第 一實施例中的第一導線170a及第二導線170b有多種配置方式。舉例而言，第 一導線及第二導線可配置于芯片的同側，也可將第一導線及第二導線配置于芯 片的不同側，換句話說，焊墊與焊墊所連接的引腳可位于芯片的同側或不同側。 另外，上述第二至第七實施例中也可如圖1D中所示，直接以導線連接焊墊與 引腳。
綜上所述，本發(fā)明利用圖案化線路層改變訊號傳輸路徑，也就是焊墊與焊
墊所連接的引腳位于芯片兩側?；蛘撸瑘D案化線路層作為跳線的轉接點，也就 是焊墊與焊墊所連接的引腳位于芯片同一側。因此，焊墊與引腳之間的配置關
系有更大的彈性。此外， 一個或多個芯片可以經(jīng)由粘著層而固定于圖案化線路 層的一表面或兩相對表面上，以形成多芯片堆疊。此外，由于圖案化線路層具 有高熱傳導系數(shù)，因此芯片所產(chǎn)生的熱量可直接由外框傳導至引腳，進而增進 散熱效果。
雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何所 屬技術領域中的技術人員，在不脫離本發(fā)明的精神和范圍內，當可作些許的更 動與潤飾，因此本發(fā)明的保護范圍當以權利要求書所界定的為準。
權利要求
1.一種芯片封裝結構，其特征在于，包括一圖案化線路層；一外框，配置于所述圖案化線路層外側；一第一粘著層，固定所述圖案化線路層與所述外框，并暴露出部分圖案化線路層；多個引腳，配置于所述圖案化線路層外側；一絕緣粘著層，配置于所述引腳與所述外框之間；一芯片，配置于所述第一粘著層上，且所述芯片具有多個焊墊；多條第一導線，分別電性連接所述焊墊與所述圖案化線路層；多條第二導線，分別電性連接所述引腳與所述圖案化線路層，且所述焊墊經(jīng)由所述第一導線、所述圖案化線路層與所述第二導線而電性連接至所述引腳；以及一封裝膠體，包覆所述圖案化線路層、所述外框、所述第一粘著層、各所述引腳的部分、所述絕緣粘著層、所述芯片、所述第一導線與所述第二導線。
2. 如權利要求1所述的芯片封裝結構，其特征在于，所述引腳配置于所述 外框上。
3. 如權利要求1所述的芯片封裝結構，其特征在于，所述外框為一金屬層。
4. 如權利要求1所述的芯片封裝結構，其特征在于，所述第一粘著層配置 于所述圖案化線路層以及所述外框上。
5. 如權利要求4所述的芯片封裝結構，其特征在于，還包括一第二粘著層， 配置于所述圖案化線路層以及所述外框的下方。
6. 如權利要求5所述的芯片封裝結構，其特征在于，還包括一散熱片，固 定于所述第二粘著層下方。
7. 如權利要求1所述的芯片封裝結構，其特征在于，所述第一粘著層穿過所述圖案化線路層，而部分第一粘著層位于所述芯片與所述圖案化線路層之 間，且部分第一粘著層位于所述圖案化線路層下方。
8. 如權利要求7所述的芯片封裝結構，其特征在于，還包括一散熱片，固定于所述圖案化線路層下方的第一粘著層上。
9. 一種芯片封裝結構，其特征在于，包括 一圖案化線路層；一外框，配置于所述圖案化線路層外側；一第一粘著層，固定所述圖案化線路層與所述外框，并暴露出部分圖案 化線路層；多個引腳，配置于所述圖案化線路層外側； 一絕緣粘著層，配置于所述引腳與所述外框之間；一第一芯片，配置于所述第一粘著層上，且所述第一芯片具有多個第一焊墊；多條第一導線，分別電性連接所述第一焊墊與所述圖案化線路層； 多條第二導線，分別電性連接所述引腳與所述圖案化線路層，且所述第一焊墊經(jīng)由所述第一導線、所述圖案化線路層與所述第二導線而電性連接至所述引腳；至少一第二芯片，配置于所述第一芯片上方，并暴露出所述第一焊墊，且所述第二芯片具有多個第二焊墊；多條第三導線，分別電性連接所述第二焊墊與所述第一焊墊；以及一封裝膠體，包覆所述圖案化線路層、所述外框、所述第一粘著層、各 所述引腳的部分、所述絕緣粘著層、所述芯片、所述第一導線、所述第二導線 與所述第三導線。
10. 如權利要求9所述的芯片封裝結構，其特征在于，所述第一粘著層配 置于所述圖案化線路層以及所述外框上。
11. 如權利要求IO所述的芯片封裝結構，其特征在于，還包括一第二粘著層，配置于所述圖案化線路層以及所述外框的下方。
12. 如權利要求ll所述的芯片封裝結構，其特征在于，還包括 一第三芯片，配置于所述第二粘著層下方，且所述第三芯片具有多個第三焊墊；多條第四導線，分別電性連接所述第三焊墊與所述圖案化線路層；以及 多條第五導線，分別電性連接所述引腳與所述圖案化線路層，且所述第三焊墊經(jīng)由所述第五導線、所述圖案化線路層與所述第四導線而電性連接至所述引腳。
13. 如權利要求12所述的芯片封裝結構，其特征在于，還包括 至少一第四芯片，配置于所述第三芯片下方，并暴露出所述第三焊墊，且所述第四芯片具有多個第四焊墊；以及多條第六導線，分別電性連接所述第四焊墊與所述第三焊墊。
14. 如權利要求11所述的芯片封裝結構，其特征在于，還包括一散熱片， 固定于所述第二粘著層下方。
15. 如權利要求9所述的芯片封裝結構，其特征在于，所述第一粘著層穿 過所述圖案化線路層，而部分第一粘著層位于所述第一芯片與所述圖案化線路 層之間，且部分第一粘著層位于所述圖案化線路層下方。
16. 如權利要求15所述的芯片封裝結構，其特征在于，還包括 一第三芯片，配置于所述圖案化線路層下方的第一粘著層上，且所述第三芯片具有多個第三焊墊；多條第四導線，分別電性連接所述第三焊墊與所述圖案化線路層；以及 多條第五導線，分別電性連接所述引腳與所述圖案化線路層，且所述第三焊墊經(jīng)由所述第五導線、所述圖案化線路層與所述第四導線而電性連接至所述引腳。
17. 如權利要求16所述的芯片封裝結構，其特征在于，還包括 至少一第四芯片，配置于所述第三芯片上方，并暴露出所述第三焊墊，且所述第四芯片具有多個第四焊墊；以及多條第六導線，分別電性連接所述第四焊墊與所述第三焊墊。 18.如權利要求15所述的芯片封裝結構，其特征在于，還包括一散熱片， 固定于所述圖案化線路層下方的第一粘著層上。
全文摘要
本發(fā)明公開了一種芯片封裝結構，包括一圖案化線路層、一外框、一第一粘著層、多個引腳、一絕緣粘著層、一芯片、多條第一導線、多條第二導線以及一封裝膠體。外框及引腳配置于圖案化線路層外側，而第一粘著層固定圖案化線路層與外框。絕緣粘著層配置于引腳與外框之間。具有多個焊墊的芯片配置于第一粘著層上。第一導線分別電性連接焊墊與圖案化線路層。第二導線分別電性連接引腳與圖案化線路層，且焊墊經(jīng)由第一導線、圖案化線路層與第二導線電性連接至引腳。封裝膠體包覆圖案化線路層、外框、第一粘著層、引腳、絕緣粘著層、芯片、第一導線與第二導線。本發(fā)明將芯片配置于圖案化線路層上，而此圖案化線路層可以作為跳線的轉接點，因此焊墊與引腳之間的配置關系有更大的彈性。
文檔編號H01L23/31GK101290918SQ200710101330
公開日2008年10月22日 申請日期2007年4月17日 優(yōu)先權日2007年4月17日
發(fā)明者周世文, 潘玉堂 申請人:南茂科技股份有限公司