專利名稱：半導(dǎo)體結(jié)構(gòu)的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置，且特別涉及一種金屬氧化物半導(dǎo)體
(metal-oxide-semiconductor, MOS)裝置的結(jié)構(gòu)及制造方法。
背景技術(shù)：
多晶硅柵極經(jīng)常利用于金屬氧化物半導(dǎo)體裝置的工藝中，在典型的多晶 硅柵極工藝中，首先形成柵極介電層及多晶硅層，之后，進(jìn)行圖案化柵極介 電層及多晶硅層，以形成由柵極介電層以及位于柵極介電層上的柵極電極所 組成的柵極疊層。
柵極疊層的圖案化過程可能導(dǎo)致柵極電極與柵極介電層的損害，因此影 響柵極介電層的完整性。 一種發(fā)生的情況是，在柵極介電層鄰近柵極電極底 部的區(qū)域存在高電場，受到影響的柵極介電層將會(huì)產(chǎn)生可靠度問題。此外， 柵極電極與其下基底之間的漏電流問題將會(huì)增加。
為了解決上述問題，已知技術(shù)利用多晶硅的再氧化(re-oxidation)工藝。 在一般的多晶硅再氧化工藝中，進(jìn)行圖案化步驟以形成柵極疊層之后，接著 實(shí)施氧化工藝，以在多晶硅柵電極暴露的側(cè)壁及硅基底上形成氧化層。通過 此多晶硅的再氧化工藝，可增加?xùn)艠O介電層的完整性，并可修補(bǔ)多晶硅柵極 的損害。
然而，已知的多晶硅再氧化工藝(polysilicon re-oxidation)帶來一些不 利的影響，例如增加溝道長度及柵極介電層的厚度，因而降低MOS裝置的 性能。性能的降低包括驅(qū)動(dòng)電流的減少，為了補(bǔ)償性能的降低，可實(shí)施氮化 多晶硅的再氧化工藝(nitrided polysilicon re-oxidation)，在此工藝中形成氮 氧化硅層以取代氧化層，然而，氮化多晶硅再氧化工藝僅對(duì)N型金屬氧化物 半導(dǎo)體(NMOS)有利，而P型金屬氧化物半導(dǎo)體(PMOS)的性能卻降低。
因此，目前亟需一種MOS裝置，其包括氮氧化硅層而具有改善可靠度 及性能的優(yōu)點(diǎn)，并且同時(shí)可克服已知的缺點(diǎn)。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括提供半導(dǎo)體 基底，該半導(dǎo)體基底包括硅；形成P型金屬氧化物半導(dǎo)體裝置，包括在該
半導(dǎo)體基底上形成第一柵極介電層；在該第一柵極介電層上形成第一柵極電 極；以及在該第一柵極電極及該第一柵極介電層的側(cè)壁形成第一柵極間隙 壁；形成N型金屬氧化物半導(dǎo)體裝置，包括在該半導(dǎo)體基底上形成第二柵 極介電層；在該第二柵極介電層上形成第二柵極電極；以及形成氮化多晶硅 再氧化層，其具有垂直部分及水平部分，其中該垂直部分位于該第二柵極電 極及該第二柵極介電層的側(cè)壁，該水平部分位于該半導(dǎo)體基底上；以及在該 第二柵極電極及該第二柵極介電層的側(cè)壁形成第二柵極間隙壁，其中該第二 柵極間隙壁位于該氮化多晶硅再氧化層的該水平部分上。
根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的形成方法，其中該氮化多晶硅再氧化層的形 成步驟包括進(jìn)行熱氧化工藝，以在該第二柵極電極的側(cè)壁及該半導(dǎo)體基底 上形成氧化層；以及進(jìn)行氮化工藝，以將該氧化層轉(zhuǎn)變?yōu)樵摰嗑Ч柙傺?化層。
根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的形成方法，其中進(jìn)行該氮化工藝包括等離子 氮化法。
根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的形成方法，其中進(jìn)行該氮化工藝包括熱氮化法。
根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的形成方法，其中進(jìn)行該氮化工藝包括注入氮 至該氧化層中。
根據(jù)^:發(fā)明的半導(dǎo)體結(jié)構(gòu)的形成方法，其中該氮化多晶硅再氧化層的形 成步驟包括在含氧及氮的環(huán)境中同時(shí)氧化及氮化該第二柵極電極的側(cè)壁及 該半導(dǎo)體基底的上部。
根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的形成方法，其中該氮化多晶硅再氧化層的形 成步驟包括在P型金屬氧化物半導(dǎo)體裝置與N型金屬氧化物半導(dǎo)體裝置中形 成該氮化多晶硅再氧化層，以及去除P型金屬氧化物半導(dǎo)體裝置中部分的該 氮化多晶硅再氧化層。
本發(fā)明還提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括提供半導(dǎo)體基底，其 包括P型金屬氧化物半導(dǎo)體區(qū)及N型金屬氧化物半,體區(qū)；在該半導(dǎo)體基底 上形成柵極介電層；在該柵極介電層上形成柵極電極層；圖案化該柵極介電 層及該柵極電極層，藉以在該P(yáng)型金屬氧化物半導(dǎo)體區(qū)中形成第一柵極疊層， 在該N型金屬氧化物半導(dǎo)體區(qū)中形成第二柵極疊層；進(jìn)行熱氧化工藝，以在 該第一柵極疊層的側(cè)壁、該第二柵極疊層的側(cè)壁及該半導(dǎo)體基底上形成氧化 層；進(jìn)行氮化工藝以形成氮氧化硅層；注入n型摻雜質(zhì)以在該P(yáng)型金屬氧化 物半導(dǎo)體區(qū)形成第一輕摻雜源/漏極區(qū)；注入p型摻雜質(zhì)以在該N型金屬氧 化物半導(dǎo)體區(qū)形成第二輕摻雜源/漏極區(qū)；以及去除位于該P(yáng)型金屬氧化物半 導(dǎo)體區(qū)中至少水平部分的該氮氧化硅層。
根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的形成方法，其中去除位于該P(yáng)型金屬氧化物 半導(dǎo)體區(qū)中至少水平部分的該氮氧化硅層的步驟在注入p型摻雜質(zhì)之后進(jìn) 行。
根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的形成方法，其中去除位于該P(yáng)型金屬氧化物 半導(dǎo)體區(qū)中至少水平部分的該氮氧化硅層的步驟與注入p型摻雜質(zhì)的步驟使 用相同的掩模。
根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的形成方法，其中去除位于該P(yáng)型金屬氧化物 半導(dǎo)體區(qū)中至少水平部分的該氮氧化硅層的步驟與注入p型摻雜質(zhì)的步驟使 用不相同的掩模，其中在去除位于該P(yáng)型金屬氧化物半導(dǎo)體區(qū)中至少水平部 分的該氮氧化硅層的步驟之后，P型金屬氧化物半導(dǎo)體區(qū)中垂直部分的該氮 氧化硅層會(huì)留下。
根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的形成方法，還包括在該第一柵極疊層的側(cè)壁 形成第一柵極間隙壁，并且同時(shí)在N型金屬氧化物半導(dǎo)體區(qū)中水平部分的氮 氧化硅層上形成第二柵極間隙壁。
根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的形成方法，其中該熱氧化工藝及該氮化工藝 在含氧及氮的環(huán)境中同時(shí)進(jìn)行。


圖1示出已知的MOS裝置；以及
圖2至9示出本發(fā)明實(shí)施例的中間工藝剖面圖。
其中，附圖標(biāo)記說明如下
2 MOS裝置；4 硅基底；6 柵極氧化層；8 多晶硅柵極；10 氮 氧化硅層；12 水平部分；14 反向?qū)樱?0 基底；21 隔離區(qū)；22 柵極 介電層；24 柵極電極層；26 硬掩模層；28 氮化多晶硅再氧化層；100、 200 有源區(qū)；102、 202 柵極介電層；104、 204 柵極電極層；106、 206 硬掩模層；128 第一部分；228 第二部分；130、 138、 230、 238 光阻層； 132、 232 輕摻雜源/漏極區(qū)；134、 234 柵極間隙壁；136 硅鍺壓力源； 140 深源/漏極區(qū)。
具體實(shí)施例方式
以下將介紹根據(jù)本發(fā)明所述的較佳實(shí)施例。必須說明的是，本發(fā)明提供 了許多可應(yīng)用的發(fā)明概念，所揭示的特定實(shí)施例僅是說明達(dá)成以及使用本發(fā) 明的特定方式，不可用以限制本發(fā)明的范圍。
目前已經(jīng)有一些研究發(fā)現(xiàn)氮化多晶硅再氧化工藝(nitrided polysilicon re-oxidation)對(duì)于NMOS裝置是有益的，然而卻使PMOS裝置的性能降低。 以圖l解釋此現(xiàn)象可能的原因，圖1示出已知的MOS裝置，其中在硅基底4 上方形成MOS裝置2。 MOS裝置2包括柵極氧化層6及多晶硅柵極8，在 多晶硅柵極8的側(cè)壁形成氮氧化硅層10。氮氧化硅層10還包括位于基底2 上方的水平部分12。在MOS裝置2操作時(shí)，水平部分12將會(huì)聚集正電荷， 如此，在基底4中及水平部分12下方形成反向(inversion)層14。反向?qū)?14包括負(fù)電荷，由于NMOS裝置的溝道區(qū)具有負(fù)電荷，反向?qū)?4的形成可 幫助在溝道區(qū)中形成反向?qū)樱纱?，NMOS裝置的性能獲得改善。相反地， PMOS裝置的反向?qū)影ㄕ姾?，因此帶?fù)電荷的反向?qū)?4不利于形成 PMOS裝置的反向?qū)樱蚨档蚉MOS裝置的性能。
有鑒于上述，以下將說明本發(fā)明的實(shí)施例的中間工藝階段，其中本實(shí)施 例結(jié)合PMOS及NMOS的工藝。在此，相似的符號(hào)標(biāo)示相似的元件。
圖2至圖9示出本發(fā)明實(shí)施例的中間工藝剖面圖。請(qǐng)參照?qǐng)D2，基底20 包括有源區(qū)100及有源區(qū)200，其中有源區(qū)100可用以形成PMOS裝置，有 源區(qū)200可用以形成NMOS裝置。相鄰的有源區(qū)100及200可通過基底20 中的隔離區(qū)21互相隔離，隔離區(qū)21例如為淺溝槽隔離區(qū)(STI)?；?0 可包括塊狀硅，或其他適用的材料，例如硅覆蓋絕緣層(SOI)或硅合金。
基底20可被輕摻雜。
在基底20上方形成柵極介電層22，舉例而言，柵極介電層22可包括氧 化硅，或者，柵極介電層22可為具有高介電常數(shù)(k值)的介電材料，例如 介電常數(shù)大于3.9，其適用的材料包括氮化硅、氮氧化物、金屬氧化物介電 材料，例如Hf02、 HffirOx、 HfSiOx、 HfTiOx、 HfA10x或其組合及疊層。
在柵極介電層22上方形成柵極電極層24，柵極電極層24可包括多晶硅， 其可通過適用的方法形成，例如多晶金屬硅化法(polycide)。接著，在柵 極電極層24上方形成硬掩模層26，硬掩模層26可包括氮化硅。柵極介電層 22、柵極電極層24及硬掩模層26的形成方法可包括化學(xué)氣相沉積法(CVD)， 例如低溫化學(xué)氣相沉積法(LTCVD)、低壓化學(xué)氣相沉積法(LPCVD)、 快速熱化學(xué)氣相沉積法(RTCVD)、等離子增強(qiáng)化學(xué)氣相沉積法(PECVD) 或其他適用方法。
請(qǐng)參照?qǐng)D3，圖案化柵極介電層22、柵極電極層24及硬掩模層26，以 在有源區(qū)100、 200中形成柵極疊層。圖案化的硬掩模層26、柵極電極層24 及柵極介電層22分別在有源區(qū)100及200中形成硬掩模層106及206、柵極 電極層104及204與柵極介電層102及202。
請(qǐng)參照?qǐng)D4，在基底20的表面及柵極疊層的側(cè)壁形成氮化多晶硅再氧化 層28。氮化多晶硅再氧化層28包括在PMOS有源區(qū)100的第一部分128以 及在NMOS有源區(qū)200的第二部分228。較佳者，氮化多晶硅再氧化層28 的厚度約介于10A至40A，且以約介于15A至25A為更佳。
在第一實(shí)施例中，氮化多晶硅再氧化層28的形成方法首先進(jìn)行氧化步 驟，以在基底20的表面及柵極疊層的側(cè)壁形成氧化層，接著，氮化此氧化 層以形成氮化多晶硅再氧化層28?？赏ㄟ^快速熱氧化法(rapid thermal oxidation, RTO)、爐管干式氧化退火或其他適用的氧化法形成此氧化層。 較佳者，氧化層形成于升高的溫度，例如約介于40(TC至100(TC之間，且在 含氧氣體的環(huán)境中形成。較佳的含氧氣體可包括02、 NO、 N20、 N02、 03、 H20、 H2及02的組合氣體或其組合。
接著，進(jìn)行氮化歩驟以將此氧化層轉(zhuǎn)變?yōu)榈嗑Ч柙傺趸瘜?8。較佳 者，可通過等離子氮化法進(jìn)行氮化步驟，其中等離子氮化法的工藝氣體可包 括含氮?dú)怏w，例如NH3、 NO-基氣體，如NO、 N20、或N02或其組合。等離
子可于與發(fā)生氮化反應(yīng)相同的環(huán)境中產(chǎn)生；或者，等離子可于與發(fā)生氮化反 應(yīng)不相同的環(huán)境中產(chǎn)生(利用遙控等離子產(chǎn)生法)。在其他實(shí)施例中，可通 過熱氮化法進(jìn)行氮化步驟，其中可在含氮的環(huán)境中對(duì)具有如圖4結(jié)構(gòu)的晶片 進(jìn)行加熱。在另一個(gè)實(shí)施例中，可通過對(duì)氧化層注入氮以進(jìn)行氮化步驟，其
中注入的摻雜質(zhì)可包括N2、 NO、 N20、 N02、 NH3、 N2H4、 1^204及其組合。 離子注入工藝可為垂直或傾斜的。在此，氮化多晶硅再氧化層28也可被稱 為氮氧化硅層28,因此氮氧化硅層28的第一部分128及第二部分228也可 被稱為氮氧化硅層128、 228。氮化多晶硅再氧化層28致密且高品質(zhì)的介電 層。
在第二實(shí)施例中，可同時(shí)進(jìn)行再氧化步驟及氮化步驟。較佳者，工藝氣 體包括含氧及氮的氣體，例如02、 NO、 N20、 N02、 NH3、 NO-基氣體，如 NO、 N20、 N02、或其組合。相同地，同時(shí)進(jìn)行的再氧化步驟及氮化步驟可 以等離子輔助或在熱條件下進(jìn)行。
請(qǐng)參照?qǐng)D5，形成光阻層130并圖案化光阻層130，以覆蓋PMOS有源 區(qū)100。接著，形成輕摻雜源/漏極區(qū)(LDD) 232及袋形(pocket)摻雜區(qū) (圖中未示出)?？赏ㄟ^進(jìn)行注入工藝以在基底20中摻雜n型摻雜質(zhì)，以 形成輕摻雜源/漏極區(qū)232，注入的摻雜質(zhì)可穿透氮化多晶硅再氧化層228而 進(jìn)入基底20中。袋形摻雜區(qū)也可通過注入p型摻雜質(zhì)形成。之后，將光阻 層130去除。
請(qǐng)參照?qǐng)D6，形成光阻層230并圖案化光阻層230，以覆蓋NMOS有源 區(qū)200。接著，形成輕摻雜源/漏極區(qū)(LDD) 132及袋形(pocket)摻雜區(qū) (圖中未示出)。可通過進(jìn)行注入工藝以在基底20中摻雜p型摻雜質(zhì)。注 入的摻雜質(zhì)可穿透氮化多晶硅再氧化層128而進(jìn)入基底20中以形成LDD區(qū) 132。袋形摻雜區(qū)也可通過注入n型摻雜質(zhì)形成。
LDD區(qū)132及袋形摻雜區(qū)形成之后，可去除氮化多晶硅再氧化層128。 較佳者，可利用光阻層230為掩膜去除氮氧化硅層128，由此，垂直部分及 水平部分的氮氧化硅128皆被去除。由于工藝的差異，在去除工藝之后，垂 直部分的氮氧化硅層128可能會(huì)留下約小于4A的厚度。在其他實(shí)施例中， 僅需去除水平部分的氮氧化硅層128，因此可能需要額外的光阻層以保護(hù)垂 直部分的氮氧化硅層128。由于工藝的差異，小部分在水平部分的氮氧化硅
層128會(huì)留下，水平部分留下的氮氧化硅層128越小越佳，例如，氮氧化硅 層128留下的長度約小于水平部分長度L的10%。在一個(gè)例子中，可利用干 式蝕刻法去除氮氧化硅層128。通過去除PMOS有源區(qū)100中水平部分的氮 氧化硅128，電荷就不會(huì)聚集，進(jìn)而可消除PMOS裝置性能的降低。氮氧化 硅128去除之后，可去除光阻層230。
請(qǐng)參照?qǐng)D7,形成柵極間隙壁134及234。柵極間隙壁134及234的形 成方法首先沉積一層或多層的間隙壁層，接著，通過蝕刻法去除水平部分的 間隙壁層。較佳者，間隙壁層包括氧化物襯層及形成于氧化物襯層的氮化層。 沉積間隙壁層的方法可包括等離子增強(qiáng)化學(xué)氣相沉積法(PECVD)、低壓化 學(xué)氣相沉積法(LPCVD)、次大氣壓化學(xué)氣相沉積法(SACVD)或其他類 似方法。當(dāng)蝕刻間隙壁層時(shí)，硬掩模層106及206也被去除，較佳者，利用 磷酸去除硬掩模層106及206。
請(qǐng)參照?qǐng)D8，形成硅鍺壓力源(stressor) 136。較佳者，形成光阻層238 以覆蓋NMOS有源區(qū)200。較佳者，通過等向性或非等向性蝕刻，以在基底 20中形成凹陷且凹陷對(duì)準(zhǔn)間隙壁134的外緣，接著，在凹陷中形成硅鍺壓力 源136。硅鍺壓力源136可利用外延成長形成。在退火工藝之后，硅鍺壓力 源136將重置其晶格間距，其中硅鍺壓力源136的晶格間距大于基底20的 晶格間距。硅鍺壓力源136可在PMOS裝置的溝道區(qū)產(chǎn)生壓應(yīng)力(compressive stress)，由此，PMOS裝置的驅(qū)動(dòng)電流會(huì)增加。之后，去除光阻層238。較 佳者，可在外延成長的過程中摻雜p型摻雜質(zhì)于硅鍺壓力源136中，藉以形 成PMOS裝置的源/漏極區(qū)。可進(jìn)行額外的離子注入工藝以形成深源/漏極區(qū) 140，形成的深源/漏極區(qū)140大致上對(duì)準(zhǔn)于間隙壁134的邊緣。在其他實(shí)施 例中，當(dāng)硅鍺壓力源136外延成長時(shí)不摻雜p型摻雜質(zhì)，深源/漏極區(qū)僅通過 離子注入工藝形成。
請(qǐng)參照?qǐng)D9，形成深源/漏極區(qū)240，其中n型摻雜質(zhì)，如磷或砷被注入。 在離子注入的過程中PMOS有源區(qū)100可以光阻層138覆蓋。
本發(fā)明提供的實(shí)施例具有數(shù)個(gè)有利的特征，由圖案化柵極所引起對(duì)MOS 裝置的損害，可通過多晶硅的再氧化及氮化工藝修補(bǔ)，并且漏電流將會(huì)減少。 當(dāng)NMOS裝置的電子遷移率及驅(qū)動(dòng)電流可獲的改善的同時(shí)，通過去除PMOS 裝置的氮化多晶硅再氧化層，可消除PMOS裝置性能的降低。本發(fā)明實(shí)施例其他的優(yōu)點(diǎn)包括柵極與源/漏極區(qū)之間的漏電流可降低，以及由于改良的熱電 子注入阻抗而具有改良的可靠度。
雖然本發(fā)明已以數(shù)個(gè)較佳實(shí)施例公開如上，然其并非用以限定本發(fā)明， 任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng) 與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括提供半導(dǎo)體基底，該半導(dǎo)體基底包括硅；形成P型金屬氧化物半導(dǎo)體裝置，包括在該半導(dǎo)體基底上形成第一柵極介電層；在該第一柵極介電層上形成第一柵極電極；以及在該第一柵極電極及該第一柵極介電層的側(cè)壁形成第一柵極間隙壁；形成N型金屬氧化物半導(dǎo)體裝置，包括在該半導(dǎo)體基底上形成第二柵極介電層；在該第二柵極介電層上形成第二柵極電極；以及形成氮化多晶硅再氧化層，其具有垂直部分及水平部分，其中該垂直部分位于該第二柵極電極及該第二柵極介電層的側(cè)壁，該水平部分位于該半導(dǎo)體基底上；以及在該第二柵極電極及該第二柵極介電層的側(cè)壁形成第二柵極間隙壁，其中該第二柵極間隙壁位于該氮化多晶硅再氧化層的該水平部分上。
2. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其中該氮化多晶硅再氧 化層的形成步驟包括進(jìn)行熱氧化工藝，以在該第二柵極電極的側(cè)壁及該半導(dǎo)體基底上形成氧 化層；以及進(jìn)行氮化工藝，以將該氧化層轉(zhuǎn)變?yōu)樵摰嗑Ч柙傺趸瘜印?br> 3. 如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其中進(jìn)行該氮化工藝包 括等離子氮化法。
4. 如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其中進(jìn)行該氮化工藝包 括熱氮化法。
5. 如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其中進(jìn)行該氮化工藝包 括注入氮至該氧化層中。
6. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其中該氮化多晶硅再氧 化層的形成步驟包括在含氧及氮的環(huán)境中同時(shí)氧化及氮化該第二柵極電極 的側(cè)壁及該半導(dǎo)體基底的上部。
7. 如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其中該氮化多晶硅再氧 化層的形成步驟包括在P型金屬氧化物半導(dǎo)體裝置與N型金屬氧化物半導(dǎo)體 裝置中形成該氮化多晶硅再氧化層，以及去除P型金屬氧化物半導(dǎo)體裝置中 部分的該氮化多晶硅再氧化層。
8. —種半導(dǎo)體結(jié)構(gòu)的形成方法，包括提供半導(dǎo)體基底，其包括P型金屬氧化物半導(dǎo)體區(qū)及N型金屬氧化物半導(dǎo)體區(qū)；在該半導(dǎo)體基底上形成柵極介電層； 在該柵極介電層上形成柵極電極層；圖案化該柵極介電層及該柵極電極層，以在該P(yáng)型金屬氧化物半導(dǎo)體區(qū) 中形成第一柵極疊層，在該N型金屬氧化物半導(dǎo)體區(qū)中形成第二柵極疊層；進(jìn)行熱氧化工藝，以在該第一柵極疊層的側(cè)壁、該第二柵極疊層的側(cè)壁 及該半導(dǎo)體基底上形成氧化層；進(jìn)行氮化工藝以形成氮氧化硅層；注入n型摻雜質(zhì)以在該P(yáng)型金屬氧化物半導(dǎo)體區(qū)形成第一輕摻雜源/漏極區(qū)；注入p型摻雜質(zhì)以在該N型金屬氧化物半導(dǎo)體區(qū)形成第二輕摻雜源/漏 極區(qū)；以及去除位于該P(yáng)型金屬氧化物半導(dǎo)體區(qū)中至少水平部分的該氮氧化硅層。
9. 如權(quán)利要求8項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其中去除位于該P(yáng)型 金屬氧化物半導(dǎo)體區(qū)中至少水平部分的該氮氧化硅層的步驟在注入p型摻雜 質(zhì)之后進(jìn)行。
10. 如權(quán)利要求8項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其中去除位于該P(yáng) 型金屬氧化物半導(dǎo)體區(qū)中至少水平部分的該氮氧化硅層的歩驟與注入p型摻 雜質(zhì)的步驟使用相同的掩模。
11. 如權(quán)利要求8項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其中去除位于該P(yáng) 型金屬氧化物半導(dǎo)體區(qū)中至少水平部分的該氮氧化硅層的步驟與注入p型慘 雜質(zhì)的步驟使用不相同的掩模，其中在去除位于該P(yáng)型金屬氧化物半導(dǎo)體區(qū) 中至少水平部分的該氮氧化硅層的步驟之后，P型金屬氧化物半導(dǎo)體區(qū)中垂 直部分的該氮氧化硅層會(huì)留下。
12. 如權(quán)利要求8項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)的形成方法，還包括在該第一柵 極疊層的側(cè)壁形成第一柵極間隙壁，并且同時(shí)在N型金屬氧化物半導(dǎo)體區(qū)中 水平部分的氮氧化硅層上形成第二柵極間隙壁。
13. 如權(quán)利要求8項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其中該熱氧化工藝 及該氮化工藝在含氧及氮的環(huán)境中同時(shí)進(jìn)行。
全文摘要
本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括提供半導(dǎo)體基底，其包括硅；形成P型金屬氧化物半導(dǎo)體裝置，包括在半導(dǎo)體基底上形成第一柵極介電層；在第一柵極介電層上形成第一柵極電極；以及在第一柵極電極及第一柵極介電層的側(cè)壁形成第一柵極間隙壁；形成N型金屬氧化物半導(dǎo)體裝置，包括在半導(dǎo)體基底上形成第二柵極介電層；在第二柵極介電層上形成第二柵極電極；以及形成氮化多晶硅再氧化層，其具有垂直部分及水平部分，其中垂直部分位于第二柵極電極及第二柵極介電層的側(cè)壁，水平部分位于半導(dǎo)體基底上；以及在第二柵極電極及第二柵極介電層的側(cè)壁形成第二柵極間隙壁，其中第二柵極間隙壁位于氮化多晶硅再氧化層的水平部分上。
文檔編號(hào)H01L27/092GK101179076SQ200710102168
公開日2008年5月14日 申請(qǐng)日期2007年4月29日 優(yōu)先權(quán)日2006年11月6日
發(fā)明者李達(dá)元, 林孟豎, 陳世昌, 陳啟群 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司