專利名稱：半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及MOSFET，并且更具體地，涉及應(yīng)變HOT(混合取向技術(shù))MOSFET。
背景技術(shù)：
常規(guī)CMOS器件包括在同一襯底上形成的N溝道晶體管和P溝道晶體管。為了使器件更好地操作，N溝道晶體管形成在拉伸應(yīng)變的第一結(jié)晶取向半導(dǎo)體上，而P溝道晶體管形成在壓縮應(yīng)變的第二結(jié)晶取向半導(dǎo)體上。因此，需要一種比現(xiàn)有技術(shù)簡單的形成CMOS器件的方法。

發(fā)明內(nèi)容
本發(fā)明提供一種半導(dǎo)體制造方法，包括提供半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括(a)第一半導(dǎo)體層，具有第一結(jié)晶取向，(b)埋置絕緣層，在第一半導(dǎo)體層的頂上，(c)第二半導(dǎo)體層，在埋置氧化層的頂上，其中第二半導(dǎo)體層具有第二結(jié)晶取向，并且其中第二結(jié)晶取向與第一結(jié)晶取向不同；在第一半導(dǎo)體層的頂上形成第三半導(dǎo)體層，其中第三半導(dǎo)體層具有第一結(jié)晶取向；和在第三半導(dǎo)體層的頂上形成第四半導(dǎo)體層，其中第四半導(dǎo)體層包括與第三半導(dǎo)體層的材料不同的材料，并且其中第四半導(dǎo)體層具有第一結(jié)晶取向。
本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)，包括(a)第一半導(dǎo)體層，具有第一結(jié)晶取向；(b)埋置氧化層，在第一半導(dǎo)體層的頂上；(c)第二半導(dǎo)體層，在埋置氧化層的頂上，其中第二半導(dǎo)體層具有第二結(jié)晶取向，并且其中第二結(jié)晶取向與第一結(jié)晶取向不同；(d)第三半導(dǎo)體層，在第一半導(dǎo)體層的頂上，其中第三半導(dǎo)體層具有第一結(jié)晶取向；和(e)第四半導(dǎo)體層，在第三半導(dǎo)體層的頂上，其中第四半導(dǎo)體層包括與第三半導(dǎo)體層的材料不同的材料，并且其中第四半導(dǎo)體層具有第一結(jié)晶取向。
本發(fā)明提供一種半導(dǎo)體制造方法，包括提供半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括(a)第一半導(dǎo)體區(qū)域，具有第一結(jié)晶取向，(b)第二半導(dǎo)體區(qū)域，具有第二結(jié)晶取向，其中第二結(jié)晶取向與第一結(jié)晶取向不同，和(c)絕緣區(qū)域，其中第一半導(dǎo)體區(qū)域和第二半導(dǎo)體區(qū)域通過絕緣區(qū)域相互電絕緣；形成(i)第一犧牲區(qū)域，在第一半導(dǎo)體區(qū)域的頂上，和(ii)第二犧牲區(qū)域，在第二半導(dǎo)體區(qū)域的頂上，其中第一犧牲區(qū)域的第一厚度比第二犧牲區(qū)域的第二厚度?。缓臀g刻第一和第二犧牲區(qū)域，使得第一犧牲區(qū)域完全除去，但是第二犧牲區(qū)域的一部分仍保留在第二半導(dǎo)體區(qū)域的頂上。
本發(fā)明提供一種比現(xiàn)有技術(shù)簡單的形成CMOS器件的方法。


圖1至圖13表示按照本發(fā)明的實施例的第一半導(dǎo)體結(jié)構(gòu)的第一制造工藝。
圖14至圖25表示按照本發(fā)明的實施例的第二半導(dǎo)體結(jié)構(gòu)的第二制造工藝。
具體實施例方式
圖1至圖13表示按照本發(fā)明的實施例的第一半導(dǎo)體結(jié)構(gòu)100的第一制造工藝。
更具體地，參考圖1，在一個實施例中，第一制造工藝以一個SOI(絕緣體上硅)襯底150開始。在一個實施例中，SOI襯底150包括半導(dǎo)體襯底120、例如埋置氧化(BOX)層的埋置絕緣層130、和硅層140。說明性地，半導(dǎo)體襯底120包括硅并且具有結(jié)晶表面取向(110)，埋置氧化層130包括二氧化硅，以及硅層140具有結(jié)晶表面取向(100)?？蛇x擇地，半導(dǎo)體襯底120具有結(jié)晶表面取向(100)，并且硅層140具有結(jié)晶表面取向(110)。在一個實施例中，通過常規(guī)方法，例如晶片鍵合或SIMOX(注氧隔離)，形成SOI襯底150。
接下來，在一個實施例中，在硅層140的頂上形成墊層210。說明性地，墊層210包括由CVD(化學(xué)汽相沉積)形成的氮化硅層，和由熱氧化形成的下部氧化硅層(未示出)。
接下來，在一個實施例中，對墊層210進行構(gòu)圖，結(jié)果形成如圖2所示的構(gòu)圖的墊區(qū)域210’。說明性地，構(gòu)圖的墊區(qū)域210’(圖2)通過對墊層210進行光刻和蝕刻而形成。
接下來，參考圖2，在一個實施例中，將構(gòu)圖的墊區(qū)域210’用作掩膜，以對硅層140和埋置氧化層130進行定向蝕刻，結(jié)果分別形成硅區(qū)域140’和BOX區(qū)域130’(如圖3所示)。說明性地，通過RIE(反應(yīng)離子蝕刻)工藝，執(zhí)行對硅層140和埋置氧化層130的蝕刻?？梢詫?gòu)圖的墊區(qū)域210’、硅區(qū)域140’和BOX區(qū)域130’共同地稱為一個塊310，如圖3所示。
接下來，參考圖4，在一個實施例中，在塊310的側(cè)壁上形成隔離層410。隔離層410可以包括氧化硅或氮化硅，通過(i)在圖3的結(jié)構(gòu)100的頂上(包括塊310的側(cè)壁上)到處CVD一層隔離材料(未示出)，并且然后(ii)對沉積的隔離材料(未示出)定向回蝕刻而形成，結(jié)果形成隔離層410。
接下來，參考圖5，在一個實施例中，在半導(dǎo)體襯底120的頂上形成可選的硅區(qū)域510。說明性地，通過在半導(dǎo)體襯底120上外延生長硅而形成硅區(qū)域510，結(jié)果形成硅區(qū)域510，具有與半導(dǎo)體襯底120相同的結(jié)晶取向，即(110)。在一個實施例中，生長硅區(qū)域510，使得它的頂表面512比硅區(qū)域140’的頂表面141低。在可選的實施例中，生長硅區(qū)域510，使得它的頂表面比硅區(qū)域140’的頂表面141高，并且使硅區(qū)域510凹進，結(jié)果使它的頂表面512比硅區(qū)域140’的頂表面141低。
接下來，參考圖6，在一個實施例中，在硅區(qū)域510的頂上形成區(qū)域610，包括與硅區(qū)域510不同的材料。說明性地，區(qū)域610包括SiGe(硅和鍺的混合物)。優(yōu)選地，區(qū)域610中鍺(Ge)與硅(Si)之間的原子比可以在從1∶99到99∶1的范圍內(nèi)，更優(yōu)選地在從1∶4到4∶1的范圍內(nèi)，并且最優(yōu)選地在從1∶2到2∶1的范圍內(nèi)。在一個實施例中，區(qū)域610中鍺與硅之間的原子比是2∶3。在另一個實施例中，區(qū)域610包括鍺(Ge)?？蛇x擇地，區(qū)域610包括SiC(硅和碳的混合物)。區(qū)域610中碳(C)與硅(Si)之間的原子比可以優(yōu)選地在從0.01∶99.99到10∶90的范圍內(nèi)，更優(yōu)選地在從0.1∶99.9到5∶95的范圍內(nèi)，并且最優(yōu)選地在從0.5∶99.5到2∶98的范圍內(nèi)。在一個實施例中，區(qū)域610中碳與硅之間的原子比是1∶99。在一個實施例中，通過在硅區(qū)域510上(但是不在構(gòu)圖的墊區(qū)域210’和隔離層410的頂上)外延生長，形成區(qū)域610，結(jié)果形成具有與硅區(qū)域510相同結(jié)晶取向(110)的區(qū)域610。在一個實施例中，使區(qū)域610過生長，使得區(qū)域610的頂表面611比構(gòu)圖的墊區(qū)域210’的頂表面211處在更高水平。
區(qū)域510和610可以使用任何適當(dāng)技術(shù)生長，可以使用包括但不限于超高真空化學(xué)汽相沉積(UHVCVD)。其他常規(guī)技術(shù)包括快速熱化學(xué)汽相沉積(RTCVD)、金屬有機化學(xué)汽相沉積(MOCVD)、低壓化學(xué)汽相沉積(LPCVD)、受限反應(yīng)工藝CVD(LRPCVD)、分子束外延(MBE)等。
接下來，在一個實施例中，對圖6的結(jié)構(gòu)100執(zhí)行平坦化工藝，例如CMP(化學(xué)機械拋光)工藝，以便使區(qū)域610的頂表面611與構(gòu)圖的墊區(qū)域210’的頂表面211為共平面，如圖7所示。
接下來，參考圖7，在一個實施例中，使區(qū)域610凹進，以便使區(qū)域610的頂表面611與硅區(qū)域140’的頂表面141為共平面，如圖8所示。說明性地，通過RIE工藝使區(qū)域610凹進?？蛇x擇地，通過熱氧化使區(qū)域610的一部分轉(zhuǎn)變成氧化物(未示出)并且然后除去氧化物，從而使區(qū)域610凹進。
接下來，參考圖8，在一個實施例中，除去墊層210’和隔離層410的一部分，以便使硅區(qū)域140’的頂表面141暴露于周圍環(huán)境，結(jié)果形成圖9的結(jié)構(gòu)100。可以通過任何適當(dāng)?shù)某Ｒ?guī)工藝來除去墊層210’。
接下來，參考圖10和圖12，在一個實施例中，通過常規(guī)構(gòu)圖、溝蝕刻和溝填充工藝，除去隔離層410(圖10)的全部或部分，并且形成STI(淺溝隔離)區(qū)域1210(圖12)。在一個實施例中，STI的底部1011比半導(dǎo)體襯底120的頂表面122低。說明性地，STI區(qū)域1210包括二氧化硅。
在一個實施例中，從圖10至圖12的轉(zhuǎn)變在圖10和圖11中示出。更具體地，參考圖10，在圖9的結(jié)構(gòu)100的頂上形成硬掩膜層1005。接下來，在一個實施例中，在墊層的頂上形成構(gòu)圖的光致抗蝕劑層1010。說明性地，構(gòu)圖的光致抗蝕劑層1010通過光刻工藝形成，使得在氮化物隔離層410正上方有存在開口1012。接下來，在一個實施例中，將構(gòu)圖的光致抗蝕劑層1010用作一個掩膜，以構(gòu)圖硬掩膜層1005。接下來，除去構(gòu)圖的光致抗蝕劑層1010，并且然后將構(gòu)圖的硬掩膜層1005用作一個掩膜，以蝕刻和除去在開口1012正下方的區(qū)域，結(jié)果形成一個溝槽1010’，如圖11所示。應(yīng)該注意該蝕刻也除去氮化物隔離層410。
參考圖12，應(yīng)該注意，襯底1250可以稱作一個HOT(混合取向技術(shù))襯底1250，因為它具有兩個具有不同結(jié)晶取向的半導(dǎo)體區(qū)域。而且，區(qū)域410’和區(qū)域610包括不同的半導(dǎo)體材料。另外，由于區(qū)域610中的材料與區(qū)域610下部的材料之間的晶格失配而引起區(qū)域610應(yīng)變。說明性地，區(qū)域140’包括硅，并且具有結(jié)晶取向(100)，而區(qū)域610包括SiGe，并且具有結(jié)晶取向(110)。因為區(qū)域610中的SiGe與下部區(qū)域510中的硅之間的晶格失配，使區(qū)域610具有壓縮應(yīng)力?？蛇x擇地，區(qū)域140’包括硅，并且具有結(jié)晶取向(110)，而區(qū)域610包括SiC，并且具有結(jié)晶取向(100)。因為區(qū)域610中的SiC與下部區(qū)域510中的硅之間的晶格失配，使區(qū)域610具有拉伸應(yīng)力。
接下來，參考圖13，在一個實施例中，通過常規(guī)方法，在(100)硅區(qū)域140’上形成N溝道晶體管1310，并且在(110)外延(epi)區(qū)域610上形成P溝道晶體管1320。說明性地，N溝道晶體管1310包括柵電介質(zhì)層1311、柵電極1312和源極/漏極區(qū)域1313，并且P溝道晶體管1320包括柵電介質(zhì)層1321、柵電極1322和源極/漏極區(qū)域1323。
應(yīng)該注意，如圖13說明，因為在(100)硅區(qū)域140’上形成N溝道晶體管1310并且在(110)區(qū)域610上形成P溝道晶體管1320，所以使N溝道晶體管1310和P溝道晶體管1320兩者的性能最優(yōu)化。而且，因為半導(dǎo)體區(qū)域610包括在包含硅的半導(dǎo)體區(qū)域510上形成的SiGe，所以使半導(dǎo)體區(qū)域610壓縮應(yīng)變。P溝道晶體管1320的性能由于區(qū)域610的壓縮應(yīng)變而進一步改進。最終，因為載流子遷移率在SiGe中比在硅中高，所以與在硅區(qū)域上形成P溝道晶體管比較，在SiGe區(qū)域610上形成P溝道晶體管1320進一步提供性能增強。
在上述實施例中，區(qū)域610包括SiGe或SiC。可選擇地，區(qū)域610可以僅包括鍺。
在圖13所示的可選擇實施例中，區(qū)域140’包括硅，并且具有結(jié)晶取向(110)，而區(qū)域610包括SiC，并且具有結(jié)晶取向(100)。因為區(qū)域610中的SiC與下部區(qū)域510中的硅之間的晶格失配，所以使區(qū)域610拉伸應(yīng)變。在具有結(jié)晶取向(110)的硅區(qū)域140’中形成P溝道晶體管，并且在拉伸應(yīng)變SiC區(qū)域610中形成N溝道晶體管。通過在(110)上形成P溝道晶體管，使它的性能增強。同時，N溝道晶體管的性能在(1)拉伸應(yīng)變的、(2)(100)區(qū)域和(3)SiC區(qū)域上增強。
圖14至圖25表示按照本發(fā)明的實施例的第二半導(dǎo)體結(jié)構(gòu)200的第二制造工藝。
更具體地，參考圖14，在一個實施例中，第二制造工藝以圖14的結(jié)構(gòu)200開始。說明性地，除了區(qū)域1410的頂表面1412與區(qū)域210’的頂表面212共平面之外，圖14的結(jié)構(gòu)200與圖5的結(jié)構(gòu)100類似。應(yīng)該注意圖14的結(jié)構(gòu)200和圖5的結(jié)構(gòu)100兩者的類似區(qū)域具有相同標號。在一個實施例中，除了使硅區(qū)域1410外延生長并且平坦化以便硅區(qū)域1410的頂表面1412與構(gòu)圖的墊區(qū)域210’的頂表面212共平面之外，圖14的結(jié)構(gòu)200的形成與圖5的結(jié)構(gòu)100的形成類似。
接下來，在一個實施例中，在圖14的結(jié)構(gòu)200上執(zhí)行與將圖7的結(jié)構(gòu)100轉(zhuǎn)變到圖9的結(jié)構(gòu)100的工藝類似的工藝，結(jié)果形成圖15的結(jié)構(gòu)200。更具體地，使區(qū)域1410凹進，并且然后除去區(qū)域210’和隔離層410的頂部分，結(jié)果形成圖15的結(jié)構(gòu)200。應(yīng)該注意，在所述除去之后區(qū)域1410(圖14)所留下的是一個硅區(qū)域1410’。
接下來，在一個實施例中，在圖15的結(jié)構(gòu)200上執(zhí)行與將圖9的結(jié)構(gòu)100轉(zhuǎn)變到圖12的結(jié)構(gòu)100的工藝類似的工藝，結(jié)果形成圖16并且然后圖17的結(jié)構(gòu)200。
接下來，參考圖18，在一個實施例中，分別在硅區(qū)域140’和硅區(qū)域1410’的頂上形成二氧化硅區(qū)域1810和1820。說明性地，通過分別熱氧化在硅區(qū)域140’和硅區(qū)域1410’的頂上的硅，形成二氧化硅區(qū)域1810和1820。應(yīng)該注意，硅區(qū)域140’具有結(jié)晶取向(100)，并且硅區(qū)域1410’具有結(jié)晶取向(110)。因此，硅區(qū)域140’上硅的氧化速率比硅區(qū)域1410’上硅的氧化速率慢。結(jié)果，二氧化硅區(qū)域1820的厚度1821比硅區(qū)域1810的厚度1811大，如圖18所示。
接下來，在一個實施例中，對二氧化硅區(qū)域1810和1820進行蝕刻，使得完全除去二氧化硅區(qū)域1810，并且二氧化硅區(qū)域1820的一部分1820’(圖19)仍保留(因為二氧化硅區(qū)域1820的厚度1821比硅區(qū)域1810的厚度1811大(圖18))。硅區(qū)域1820的一部分1820’稱為硅區(qū)域1820’，如圖19所示。在一個實施例中，通過利用含有氫氟酸的蝕刻劑的定時濕蝕刻工藝，或例如等離子體蝕刻或RIE(反應(yīng)離子蝕刻)的干蝕刻工藝，執(zhí)行對二氧化硅區(qū)域的蝕刻。
接下來，參考圖20，在一個實施例中，在硅區(qū)域140’中形成氮化硅區(qū)域2010。說明性地，在具有至少一個氮種類(例如氨)的環(huán)境中，通過使硅區(qū)域140’的硅熱氮化，形成氮化硅區(qū)域2010。因為區(qū)域1410’由二氧化硅區(qū)域1820覆蓋，所以在這個區(qū)域中無氮化硅形成。
接下來，在一個實施例中，通過常規(guī)蝕刻工藝，例如濕蝕刻工藝或干蝕刻工藝，除去硅區(qū)域1820’，直到硅區(qū)域1410’的頂表面1411暴露于周圍環(huán)境為止，結(jié)果形成圖21的結(jié)構(gòu)100。
接下來，參考圖21，在一個實施例中，使硅區(qū)域1410’凹進，直到硅區(qū)域1410’的頂表面1411(圖22)與BOX區(qū)域130’的頂表面131共平面為止，結(jié)果形成硅區(qū)域1410”，如圖22所示。在凹進工藝期間區(qū)域140’受到氮化硅層2010的保護。
接下來，參考圖23，在一個實施例中，在硅區(qū)域1410”的頂上形成外延區(qū)域2210。說明性地，區(qū)域2210包括SiGe。在一個實施例中，通過在硅區(qū)域1410”的頂上外延生長SiGe來形成區(qū)域2210。在一個實施例中，使區(qū)域2210過生長，以便區(qū)域2210的頂表面2211比氮化硅區(qū)域2010的頂表面2011處在更高水平。
接下來，在一個實施例中，在圖23的結(jié)構(gòu)200上，執(zhí)行與圖6的結(jié)構(gòu)100轉(zhuǎn)變到圖9的結(jié)構(gòu)100的工藝類似的工藝，結(jié)果形成圖24的結(jié)構(gòu)200。
接下來，參考圖25，圖25的結(jié)構(gòu)200與圖13的結(jié)構(gòu)100類似；因此，它具有相同特征。說明性地，通過常規(guī)方法，在具有結(jié)晶取向(100)的硅區(qū)域140’上形成N溝道晶體管2410，并且在具有結(jié)晶取向(110)的區(qū)域2210上形成P溝道晶體管2420。說明性地，N溝道晶體管2410包括柵電介質(zhì)層2411、柵電極2412和源極/漏極區(qū)域2413，并且P溝道晶體管2420包括柵電介質(zhì)層2421、柵電極2422和源極/漏極區(qū)域2423。在上述實施例中，區(qū)域2210包括SiGe?？蛇x擇地，區(qū)域2210可以僅包括鍺。
在上述第二半導(dǎo)體200的實施例中，區(qū)域140’包括硅，并且具有結(jié)晶取向(100)，而區(qū)域2210包括SiGe，并且具有結(jié)晶取向(110)。可選擇地，區(qū)域140’包括硅，并且具有結(jié)晶取向(110)，而區(qū)域2210包括SiC，并且具有結(jié)晶取向(100)。區(qū)域2210中碳(C)與硅(Si)之間的原子比可以優(yōu)選地在從0.01∶99.99到10∶90的范圍內(nèi)，更優(yōu)選地在從0.1∶99.9到5∶95的范圍內(nèi)，并且最優(yōu)選地在從0.5∶99.5到2∶98的范圍內(nèi)。在一個實施例中，區(qū)域2210中碳與硅之間的原子比為1∶99。
雖然在這里為了說明而描述了本發(fā)明的特定實施例，但是對本領(lǐng)域技術(shù)人員來說許多變更和變化將變得顯而易見。因此，所附權(quán)利要求打算包含落入本發(fā)明的真正精神和范圍內(nèi)的所有這些變更和變化。
權(quán)利要求
1.一種半導(dǎo)體制造方法，包括提供半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括(a)第一半導(dǎo)體層，具有第一結(jié)晶取向，(b)埋置絕緣層，在所述第一半導(dǎo)體層的頂上，(c)第二半導(dǎo)體層，在所述埋置氧化層的頂上，其中所述第二半導(dǎo)體層具有第二結(jié)晶取向，并且其中所述第二結(jié)晶取向與所述第一結(jié)晶取向不同；在所述第一半導(dǎo)體層的頂上形成第三半導(dǎo)體層，其中所述第三半導(dǎo)體層具有所述第一結(jié)晶取向；和在所述第三半導(dǎo)體層的頂上形成第四半導(dǎo)體層，其中所述第四半導(dǎo)體層包括與所述第三半導(dǎo)體層的材料不同的材料，并且其中所述第四半導(dǎo)體層具有所述第一結(jié)晶取向。
2.根據(jù)權(quán)利要求1所述的方法，其中所述第一、第二和第三半導(dǎo)體層包括硅，并且其中所述第四半導(dǎo)體層包括Si和Ge的混合物。
3.根據(jù)權(quán)利要求1所述的方法，其中所述第一、第二和第三半導(dǎo)體層包括硅，并且其中所述第四半導(dǎo)體層包括Si和C的混合物。
4.根據(jù)權(quán)利要求1所述的方法，其中所述埋置絕緣層包括二氧化硅。
5.根據(jù)權(quán)利要求1所述的方法，其中所述第一結(jié)晶取向是(110)，并且其中所述第二結(jié)晶取向是(100)。
6.根據(jù)權(quán)利要求5所述的方法，還包括分別在所述第二和第四半導(dǎo)體層上形成N溝道晶體管和P溝道晶體管。
7.根據(jù)權(quán)利要求1所述的方法，其中所述形成所述第三半導(dǎo)體層包括在所述第一半導(dǎo)體層上外延生長半導(dǎo)體材料。
8.根據(jù)權(quán)利要求1所述的方法，其中所述形成所述第四半導(dǎo)體層包括在所述第三半導(dǎo)體層上外延生長半導(dǎo)體材料。
9.一種半導(dǎo)體結(jié)構(gòu)，包括(a)第一半導(dǎo)體層，具有第一結(jié)晶取向；(b)埋置氧化層，在所述第一半導(dǎo)體層的頂上；(c)第二半導(dǎo)體層，在所述埋置氧化層的頂上，其中所述第二半導(dǎo)體層具有第二結(jié)晶取向，并且其中所述第二結(jié)晶取向與所述第一結(jié)晶取向不同；(d)第三半導(dǎo)體層，在所述第一半導(dǎo)體層的頂上，其中所述第三半導(dǎo)體層具有所述第一結(jié)晶取向；和(e)第四半導(dǎo)體層，在所述第三半導(dǎo)體層的頂上，其中所述第四半導(dǎo)體層包括與所述第三半導(dǎo)體層的材料不同的材料，并且其中所述第四半導(dǎo)體層具有所述第一結(jié)晶取向。
10.根據(jù)權(quán)利要求9所述的結(jié)構(gòu)，其中所述第一、第二和第三半導(dǎo)體層包括硅，并且其中所述第四半導(dǎo)體層包括Si和Ge的混合物。
11.根據(jù)權(quán)利要求9所述的結(jié)構(gòu)，其中所述第一、第二和第三半導(dǎo)體層包括硅，并且其中所述第四半導(dǎo)體層包括Si和C的混合物。
12.根據(jù)權(quán)利要求9所述的結(jié)構(gòu)，其中所述第一結(jié)晶取向是(110)，并且其中所述第二結(jié)晶取向是(100)。
13.根據(jù)權(quán)利要求9所述的結(jié)構(gòu)，還包括分別在所述第二和第四半導(dǎo)體層上的NFET和PFET。
14.一種半導(dǎo)體制造方法，包括提供半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括(a)第一半導(dǎo)體區(qū)域，具有第一結(jié)晶取向，(b)第二半導(dǎo)體區(qū)域，具有第二結(jié)晶取向，其中所述第二結(jié)晶取向與所述第一結(jié)晶取向不同，和(c)絕緣區(qū)域，其中所述第一半導(dǎo)體區(qū)域和所述第二半導(dǎo)體區(qū)域通過所述絕緣區(qū)域相互電絕緣；形成(i)在所述第一半導(dǎo)體區(qū)域的頂上的第一犧牲區(qū)域，和(ii)在所述第二半導(dǎo)體區(qū)域的頂上的第二犧牲區(qū)域，其中所述第一犧牲區(qū)域的第一厚度比所述第二犧牲區(qū)域的第二厚度?。缓蛯λ龅谝缓偷诙奚鼌^(qū)域進行蝕刻，使得完全除去所述第一犧牲區(qū)域，但是所述第二犧牲區(qū)域的一部分仍保留在所述第二半導(dǎo)體區(qū)域的頂上。
15.根據(jù)權(quán)利要求14所述的方法，其中所述第一和第二半導(dǎo)體區(qū)域包括硅。
16.根據(jù)權(quán)利要求14所述的方法，其中所述絕緣區(qū)域包括氮化物材料。
17.根據(jù)權(quán)利要求14所述的方法，其中所述第一和第二犧牲區(qū)域包括二氧化硅。
18.根據(jù)權(quán)利要求14所述的方法，還包括在執(zhí)行所述對所述第一和第二犧牲區(qū)域進行蝕刻之后在所述第一半導(dǎo)體區(qū)域的頂上形成帽區(qū)域；除去所述第二犧牲區(qū)域的所述保留部分。
19.根據(jù)權(quán)利要求18所述的方法，還包括在執(zhí)行所述除去所述第二犧牲區(qū)域的所述保留部分之后，在所述第二半導(dǎo)體區(qū)域上外延生長半導(dǎo)體材料，使得在所述第二半導(dǎo)體區(qū)域的頂上形成外延區(qū)域。
20.根據(jù)權(quán)利要求19所述的方法，還包括在執(zhí)行所述外延生長之后除去所述第一半導(dǎo)體區(qū)域的頂上的所述帽區(qū)域，以便使所述第一半導(dǎo)體區(qū)域暴露于周圍環(huán)境；并且然后在所述第一半導(dǎo)體區(qū)域上形成N溝道晶體管，并且在所述外延區(qū)域上形成P溝道晶體管。
全文摘要
公開了一種應(yīng)變HOT MOSFET制造方法。該MOSFET制造方法包括提供半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括(a)具有第一結(jié)晶取向的第一半導(dǎo)體層，(b)在第一半導(dǎo)體層的頂上的埋置絕緣層，(c)在埋置氧化層的頂上的第二半導(dǎo)體層。第二半導(dǎo)體層具有與第一結(jié)晶取向不同的第二結(jié)晶取向。該方法還包括在具有第一結(jié)晶取向的第一半導(dǎo)體層的頂上形成第三半導(dǎo)體層。該方法還包括在第三半導(dǎo)體層的頂上形成第四半導(dǎo)體層。第四半導(dǎo)體層(a)包括與第三半導(dǎo)體層的材料不同的材料，并且(b)具有第一結(jié)晶取向。
文檔編號H01L27/12GK101075585SQ20071010222
公開日2007年11月21日 申請日期2007年4月27日 優(yōu)先權(quán)日2006年5月19日
發(fā)明者程慷果, 朱慧瓏, 李佑炯 申請人:國際商業(yè)機器公司