專利名稱：半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置的制造方法，特別是涉及在從半導(dǎo)體基板的一面到另一面的方向上具有開口部的半導(dǎo)體裝置的制造方法。
背景技術(shù)：
以往，進(jìn)行有以下處理，設(shè)置從半導(dǎo)體基板的一面到另一面貫通的通路孔(開口部)，通過在該通路孔內(nèi)形成作為配線的導(dǎo)電材料(鋁、銅、鎢或鈦鎢等金屬)，使各自的主面上設(shè)置的導(dǎo)電體電連接。
而且，作為一種這樣的通路孔的形成方法，公知有博世工藝(boshprocess)。博世工藝是通過使等離子蝕刻工序和等離子淀積工序周期性地反復(fù)進(jìn)行而對半導(dǎo)體基板在垂直方向較深地進(jìn)行蝕刻的工藝。所述等離子蝕刻工序是使用SF6氣體對半導(dǎo)體基板的表面進(jìn)行各向同性等離子蝕刻，所述等離子淀積工序是在所述等離子蝕刻工序形成的槽的內(nèi)壁上使用C4F8氣體使碳高分子作為保護(hù)膜而堆積。
眾所周知，當(dāng)通過該博世工藝進(jìn)行蝕刻時(shí)，如圖14所示，形成貫通半導(dǎo)體基板100的通路孔101，同時(shí)在通路孔101內(nèi)壁面上產(chǎn)生有波浪狀的波痕形狀(下面稱為粗糙形狀(スキャロップ形狀)102)。該粗糙形狀102是由于等離子蝕刻工序時(shí)的各向同性蝕刻而產(chǎn)生的。
上述技術(shù)例如在下面的專利文獻(xiàn)中有記載。
專利文獻(xiàn)1(日本)特開2006-12889號公報(bào)然而，當(dāng)通路孔101內(nèi)壁面是上述粗糙形狀102時(shí)，在其后的通路孔內(nèi)的加工工序中要均勻地形成所希望的膜(例如絕緣膜、阻擋層)變得困難，由此，就有半導(dǎo)體裝置的可靠性或成品率惡化的問題。
具體地，例如，如圖15A所示，當(dāng)在通路孔101內(nèi)形成絕緣膜103、在其上通過濺射法堆積作為阻擋層104(例如，鈦層、鈦鎢層、鉭層、氮化鉭層)或配線的導(dǎo)電材料時(shí)，由于粗糙形狀102而產(chǎn)生濺射粒子不能充分到達(dá)的區(qū)域，該濺射層的厚度不均勻，有覆蓋不足的區(qū)域。特別是，通路孔101的縱橫尺寸比(高度/開口直徑)變大，形成均勻的膜變得更困難，作為阻擋層104或配線的功能明顯降低。
另外，在利用CVD法形成作為阻擋層104或配線的導(dǎo)電材料的情況下也是同樣，由于粗糙形狀102反應(yīng)氣體不會均勻地到達(dá)通路孔101的內(nèi)壁面，有堆積層覆蓋不足的區(qū)域。
進(jìn)一步，從避免覆蓋不足的觀點(diǎn)出發(fā)，會花比平常更進(jìn)一步地進(jìn)行成膜工序，因此，就會存在導(dǎo)致生產(chǎn)率低下的問題，或者在特定區(qū)域膜的厚度過厚的問題。
另外，粗糙形狀102有尖銳部，該尖銳部反映到之后形成在通路孔101內(nèi)的膜的形狀上。因此，如圖15B所示，當(dāng)在通路孔101內(nèi)依次形成絕緣膜103、阻擋層104、作為電鍍電極的籽晶層(シ一ド )105，并通過電鍍法在通路孔101內(nèi)形成貫通電極106的情況下，在電鍍工序時(shí)在籽晶層105的尖銳部107產(chǎn)生電荷集中。這樣，在該尖銳部107貫通電極106的材料(例如銅或鋁合金)會異常生長，存在產(chǎn)生如圖15B所示的異常生長部108的問題。另外，當(dāng)異常生長部108進(jìn)一步生長時(shí)，由于與對面的貫通電極材料連接，不會形成適宜的鍍層，就有貫通電極106斷線或在貫通電極106內(nèi)產(chǎn)生空洞的問題。
另外，博世工藝時(shí)通過使其蝕刻速度變慢可以抑制粗糙形狀102的產(chǎn)生，但存在生產(chǎn)率明顯降低的問題。

發(fā)明內(nèi)容
于是，本發(fā)明的目的在于提供一種半導(dǎo)體裝置的制造方法，利用博世工藝形成通路孔時(shí)即使產(chǎn)生粗糙形狀、也能在其后的通路孔內(nèi)的加工工序中進(jìn)行實(shí)質(zhì)均勻的成膜。
本發(fā)明是鑒于上述問題而提出的，其主要特征如下。即本發(fā)明的半導(dǎo)體裝置的制造方法具有等離子蝕刻工序，對半導(dǎo)體基板進(jìn)行等離子蝕刻；等離子淀積工序，在通過所述等離子蝕刻工序形成的槽的內(nèi)壁上堆積保護(hù)膜；形成開口部的工序，通過使所述等離子蝕刻工序和等離子淀積工序相互交替反復(fù)進(jìn)行而在所述半導(dǎo)體基板上形成開口部；平坦化工序，使所述半導(dǎo)體基板的開口部的內(nèi)壁平坦化。
另外，本發(fā)明的半導(dǎo)體裝置的制造方法，具有形成掩模層的工序，準(zhǔn)備半導(dǎo)體基板，在其一主面上經(jīng)由絕緣膜形成有焊盤電極，在所述半導(dǎo)體基板的另一主面上形成在與所述焊盤電極對應(yīng)的位置具有開口部的掩模層；等離子蝕刻工序，以所述掩模層作為掩模對所述半導(dǎo)體基板進(jìn)行等離子蝕刻；等離子淀積工序，在通過所述等離子蝕刻工序形成的槽的內(nèi)壁上堆積保護(hù)膜；形成開口部的工序，通過使所述等離子蝕刻工序和等離子淀積工序相互交替反復(fù)進(jìn)行而在所述半導(dǎo)體基板上形成到達(dá)所述絕緣膜的開口部；平坦化工序，使所述半導(dǎo)體基板的開口部的內(nèi)壁平坦化。
另外，本發(fā)明的半導(dǎo)體裝置的制造方法，具有除去所述掩模層的工序和為了在所述半導(dǎo)體基板的開口部的底部使所述焊盤電極露出而除去所述絕緣膜的工序，除去所述掩模層的工序、除去所述絕緣膜的工序及使所述半導(dǎo)體基板的開口部的內(nèi)壁平坦化的工序通過同一工序進(jìn)行。
在本發(fā)明的半導(dǎo)體裝置的制造方法中，改善在通路孔內(nèi)壁面上產(chǎn)生的粗糙形狀并使其平坦化。因此，平坦化后在通路孔內(nèi)可以形成膜厚均勻性高的膜。


圖1是說明本發(fā)明的第一實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖2是說明本發(fā)明的第一實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖3A-3B是說明本發(fā)明的第一實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖4是說明本發(fā)明的第二實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖5是說明本發(fā)明的第二實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖6是說明本發(fā)明的第二實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖7是說明本發(fā)明的第二實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖8是說明本發(fā)明的第二實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖9是說明本發(fā)明的第二實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖10是說明本發(fā)明的第二實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖11是說明本發(fā)明的第二實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖12是說明本發(fā)明的第二實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖13是說明本發(fā)明的第二實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖；圖14是說明以往的半導(dǎo)體裝置的制造方法的剖面圖；圖15A-15B是說明以往的半導(dǎo)體裝置的制造方法的剖面圖。
附圖標(biāo)記1半導(dǎo)體基板 2掩模層 3通路孔 4粗糙形狀 5半導(dǎo)體基板 6第一絕緣膜 7焊盤電極 8鈍化層 9粘接層 10支承體 11掩模層 12通路孔 13粗糙形狀 14第2絕緣膜 15阻擋層 16籽晶層 17貫通電極 18配線層 19抗蝕劑層 20保護(hù)層 21導(dǎo)電端子 30絕緣膜 100半導(dǎo)體基板 101通路孔 102粗糙形狀103絕緣膜 104阻擋層 105籽晶層 106貫通電極 107尖銳部108異常生長部具體實(shí)施方式
接著，參照附圖對本發(fā)明的實(shí)施方式進(jìn)行說明。圖1至圖3是說明本發(fā)明的第一實(shí)施方式的半導(dǎo)體裝置的制造方法的剖面圖。
首先，如圖1所示，準(zhǔn)備在其表面形成有未圖示的電子設(shè)備的半導(dǎo)體基板1。接著，在半導(dǎo)體基板1的背面上有選擇地形成掩模層2。掩模層2是用于形成通路孔3而作為掩模使用的層，只要具有該功能其材質(zhì)并沒有特別限定。因此，掩模層2可以是氧化硅膜或氮化硅膜等的絕緣膜，也可以是抗蝕劑層。
接著，以掩模層2作為掩模利用博世工藝對半導(dǎo)體基板1的所規(guī)定區(qū)域進(jìn)行蝕刻。具體地，例如使用ICP(Inductively Coupled Plasma感應(yīng)耦合等離子)BM2304型的蝕刻裝置，將在壓力為50～60mTorr、SF6氣體流量為400～450scc/min、O2氣體流量為35～40scc/min、ICP功率為1500～2000W的條件下進(jìn)行的等離子蝕刻工序、和在壓力為20～30mTorr、C4F8氣體流量為150～200scc/min、ICP功率為1200～1700W的條件下進(jìn)行的等離子淀積工序以切換時(shí)間為10sec/5sec進(jìn)行循環(huán)。
如圖1所示，利用博世工藝形成貫通半導(dǎo)體基板1厚度方向的通路孔3(開口部)，同時(shí)，通路孔3的內(nèi)壁面為粗糙形狀4。通路孔3的深度例如為100μm～150μm左右，粗糙形狀4的槽的高差例如為6000左右。另外，當(dāng)通過SF6氣體在橫向的側(cè)面蝕刻量多時(shí)粗糙形狀4的高差就變大。
另外，為了方便，在本圖上對粗糙形狀4進(jìn)行了比實(shí)際夸張的描畫。另外，越向通路孔3的底部側(cè)(圖1的下側(cè))蝕刻率變小。因此，實(shí)際上，通路孔3的底部側(cè)與上部側(cè)(圖1的上側(cè))相比粗糙形狀4的高差變淺，接近于平坦的狀態(tài)。另外，在本圖中，通路孔3為直形狀，在實(shí)際的博世工藝中有變?yōu)殄F形狀(隨深度方向開口直徑變窄的形狀)的傾向。
接著，除去掩模層2。具體地，如果掩模層2是抗蝕劑層就可以使用抗蝕劑除去裝置(例如，等離子灰化裝置)通過O2等離子進(jìn)行灰化。另外，如果掩模層2是氧化硅膜等絕緣膜，例如使用平行平板型等離子蝕刻裝置或反應(yīng)性離子蝕刻裝置等除去掩模層2。
接著，如圖2所示，通過干蝕刻法除去粗糙形狀4，使通路孔3的內(nèi)壁平坦化。另外，干蝕刻法是在裝置容腔內(nèi)產(chǎn)生等離子、使用在其內(nèi)部生成的離子或原子團(tuán)蝕刻的方法。干蝕刻包含等離子蝕刻、反應(yīng)性離子蝕刻或化學(xué)干蝕刻等。
具體地，例如使用平行平板型等離子蝕刻裝置而進(jìn)行。至少在以下的條件、即，在壓力為50～150mTorr、CF4氣體流量為50～100scc/min、CHF3氣體流量為0～25scc/min、功率為400～800W的條件下進(jìn)行該平坦化工序，由此可以改善粗糙形狀4。另外，基于提高粗糙形狀4的改善效果的觀點(diǎn)、即、使通路孔3的內(nèi)壁進(jìn)一步平坦化的觀點(diǎn)可以推測，在低壓、大功率、CF4氣體充足的條件下進(jìn)行是優(yōu)選的。
接著，通過在平坦化的通路孔3的內(nèi)壁面上形成絕緣膜、阻擋層、籽晶層及貫通電極的各種膜，使半導(dǎo)體基板的一主面?zhèn)扰c另一主面?zhèn)瓤梢噪娺B接。另外，對于平坦化工序后的詳細(xì)制造工序在第二實(shí)施方式中敘述。
在本實(shí)施方式中通路孔3的內(nèi)壁面的粗糙形狀得到改善。因此，其后在通路孔內(nèi)可以形成膜厚均勻性高的膜。例如，在濺射工序中，可以實(shí)現(xiàn)相對通路孔3內(nèi)壁的濺射粒子的附著量的均勻化。另外，在CVD法的情況下反應(yīng)氣體也可以均勻地到達(dá)內(nèi)壁面，可以防止覆蓋不足。
另外，由于粗糙形狀不會導(dǎo)致覆蓋不足，沒有必要進(jìn)行過度的成膜處理。因此，可以提高生產(chǎn)率，也可以使通路孔內(nèi)形成的膜的厚度變薄。
另外，粗糙形狀沒有反應(yīng)到其后形成的膜上，在電鍍工序中不會產(chǎn)生電荷集中。因此，可以進(jìn)行可靠性高的電鍍。而且，由于在通路孔3內(nèi)壁上形成的各種膜都能良好地形成，與以往的半導(dǎo)體裝置相比提高可靠性及成品率。
另外，上述通路孔3是貫通半導(dǎo)體基板1的，但也可以不貫通半導(dǎo)體基板1而在半導(dǎo)體基板內(nèi)部具有其底部的。因此，如圖3A所示，使用博世工藝在半導(dǎo)體基板1內(nèi)部形成通路孔3，接著，如圖3B所示，也可以進(jìn)行粗糙形狀4的改善。
接著，參照附圖對本發(fā)明的第二實(shí)施方式進(jìn)行說明。圖4～圖13是表示各自制造工序順序的剖面圖。另外，對于與第一實(shí)施方式相同的結(jié)構(gòu)省略或簡化其說明。另外，下面說明的制造工序是使用晶片狀的半導(dǎo)體基板而進(jìn)行的，以所規(guī)定的切割線為邊界多個(gè)半導(dǎo)體裝置形成為矩陣狀，為了方便，對其中的一個(gè)半導(dǎo)體裝置的形成工序進(jìn)行說明。
首先，如圖4所示，準(zhǔn)備其表面形成有未圖示的電子設(shè)備(例如CCD、紅外線傳感器等感光元件或發(fā)光元件或其他半導(dǎo)體元件)的半導(dǎo)體基板5。半導(dǎo)體基板5例如其開口直徑為8英寸(200mm)的尺寸，厚度為300μm～700μm左右。而且，在半導(dǎo)體基板5的表面使第1絕緣膜6(例如，利用熱氧化法或CVD法形成的氧化硅膜或BPSG膜)的膜厚形成為例如2μm。
接著，利用濺射法、電鍍法或其他成膜方法形成鋁(Al)、鋁合金或銅(Cu)等金屬層，然后，以未圖示的抗蝕劑層作為掩模對該金屬層進(jìn)行蝕刻形成圖案。由此，在第1絕緣膜6上焊盤電極7例如以1μm的膜厚形成。焊盤電極7經(jīng)由未圖示的配線與半導(dǎo)體基板5上的電子設(shè)備或其周邊元件電連接。
接著，在半導(dǎo)體基板5的表面例如通過CVD法形成覆蓋焊盤電極7的一部分的鈍化膜8(例如氮化硅膜)。接著，在含有焊盤電極7的半導(dǎo)體基板5的表面上經(jīng)由環(huán)氧樹脂、抗蝕劑、丙烯等粘接層9粘合支承體10。另外，支承體10可以是膜狀的保護(hù)帶，也可以是玻璃、石英、陶瓷、塑料或金屬等剛性基板，也可以由樹脂形成。另外，支承體10是剛性的基板，牢固地支承薄型化的半導(dǎo)體基板5，優(yōu)選不用人工的自動化搬送。支承體10在支承半導(dǎo)體基板5的同時(shí)還具有保護(hù)其元件表面的功能。
接著，對于半導(dǎo)體基板5的背面，使用背研磨裝置(研磨機(jī))進(jìn)行研磨，使半導(dǎo)體基板5的厚度變薄到所規(guī)定的厚度(例如100μm～150μm左右)為止。另外，該研磨工序也可以是蝕刻處理，也可以是研磨機(jī)與蝕刻處理并用。另外，根據(jù)最終產(chǎn)品的用途或規(guī)格及準(zhǔn)備的半導(dǎo)體基板5當(dāng)初的厚度，也有不需要進(jìn)行該研磨工序的情況。
接著，如圖5所示，在半導(dǎo)體基板5的背面上有選擇地形成掩模層11。掩模層11在半導(dǎo)體基板5的背面對應(yīng)焊盤電極7的位置具有開口部。另外，掩模層11與第一實(shí)施方式相同，可以是氧化硅膜、氮化硅膜等絕緣膜，也可以是抗蝕劑層。
接著，以該掩模層11作為掩模利用博世工藝對半導(dǎo)體基板5的所規(guī)定的區(qū)域進(jìn)行蝕刻。具體的博世工藝的條件例如與第一實(shí)施方式相同。
通過該博世工藝形成從半導(dǎo)體基板5的背面到表面貫通、使第1絕緣膜6部分露出的通路孔12(開口部)，同時(shí)，通路孔12的內(nèi)壁面變?yōu)榇植谛螤?3。另外，通路孔12的開口直徑例如為30～50μm左右，其深度例如為100～150μm左右。
接著，除去掩模層11。具體地，如果掩模層11是抗蝕劑層就可以使用抗蝕劑除去裝置(例如，等離子灰化裝置)例如通過O2等離子進(jìn)行灰化。另外，如果掩模層11是氧化硅膜等絕緣膜，例如使用平行平板型等離子蝕刻裝置或反應(yīng)性離子蝕刻裝置等除去掩模層11。
接著，如圖6所示，通過干蝕刻法除去粗糙形狀13，使通路孔12的內(nèi)壁面平坦化。該平坦化工序的具體條件或裝置等的例子與第一實(shí)施方式相同。接著，除去在通路孔12內(nèi)露出的第1絕緣膜6，使焊盤電極7露出。
另外，通路孔12的內(nèi)壁面的平坦化工序與第1絕緣膜6的除去工序也可以使用同一蝕刻裝置同時(shí)進(jìn)行。進(jìn)一步，另外，掩模層11是絕緣膜(氧化硅膜等)的情況下，對于實(shí)現(xiàn)制造工藝的合理化，優(yōu)選掩模層11的除去、通路孔12內(nèi)壁面的平坦化工序與第1絕緣膜6的除去工序使用同一裝置同時(shí)進(jìn)行。
接著，在含有通路孔12內(nèi)部的半導(dǎo)體基板5的背面的整個(gè)面上形成第2絕緣膜14(例如，利用CVD法形成的氧化硅膜或氮化硅膜)。該第2絕緣膜14與半導(dǎo)體基板5及導(dǎo)電性部件(后述的阻擋層15、籽晶層16、貫通電極17或配線層18)絕緣。
接著，如圖8所示，以未圖示的抗蝕層為掩模對通路孔12的底部的第2絕緣膜14進(jìn)行蝕刻除去。通過該蝕刻使焊盤電極7部分露出。另外，利用第2絕緣膜14在半導(dǎo)體基板5的背面最厚、隨著朝向通路孔12內(nèi)的側(cè)壁、底部而變薄地形成的傾向，也可以不用掩模進(jìn)行該蝕刻。通過不用掩模進(jìn)行蝕刻可以實(shí)現(xiàn)制造工藝的合理化。另外，所述第1絕緣膜6和第2絕緣膜14也可以用同一工序除去。
接著，如圖9所示，在通路孔12內(nèi)及半導(dǎo)體基板5的背面上形成阻擋層5。阻擋層15通過濺射法、PVD法、CVD法或其他成膜方法而形成。另外，阻擋層15例如由鈦(Ti)層、氮化鈦(TiN)層、鉭(Ta)層、氮化鉭(TaN)層、鈦鎢(TiW)層、氮化鎢(WN)層、鋯(Zr)層、氮化鋯(ZrN)層等構(gòu)成。阻擋層15具有防止其后在通路孔12內(nèi)形成的貫通電極17的金屬材料的擴(kuò)散、防止該金屬材料與下層導(dǎo)電體(在本實(shí)施方式中為焊盤電極7)相互反應(yīng)、提高半導(dǎo)體基板5與后述的貫通電極17的粘接性等作用。另外，只要具有這些作用其材料并不特別限定，單層或者積層都可以。積層結(jié)構(gòu)由已經(jīng)說明的材料等的組合構(gòu)成，例如鈦層/氮化鈦層。
接著，如該圖所示，在阻擋層15上形成籽晶層16。籽晶層16是用于電鍍形成后述的貫通電極17及配線層18的作為下層電極的導(dǎo)電層。例如由銅(Cu)、镥(Ru)、鈀(Pb)等金屬形成。籽晶層16由濺射法、PVD法、CVD法或其他成膜方法形成。另外，籽晶層16的膜厚例如為50nm左右。另外，由于通路孔12的內(nèi)壁面被平坦化，因此，與以往相比，阻擋層15及籽晶層16的覆蓋性良好。
接著，如該圖所示，在含有通路孔12內(nèi)部的籽晶層16上，形成例如通過以籽晶層16為電鍍電極的電解電鍍法由銅(Cu)形成的貫通電極17及與其連續(xù)連接的配線層18。貫通電極17是在通路孔12內(nèi)形成的導(dǎo)電層。貫通電極17及配線層18經(jīng)由阻擋層15及籽晶層16與在通路孔12的底部露出的焊盤電極7電連接。另外，由于通路孔12的內(nèi)壁面被平坦化，因此，不會產(chǎn)生以往的電荷集中，形成良好的貫通電極17及配線層18。
另外，貫通電極17也可以不是完全填充到通路孔12內(nèi)，可以為如圖12所示的不完全填充。根據(jù)該結(jié)構(gòu)，既可以節(jié)約形成貫通電極17及配線層18所需要的導(dǎo)電材料，而且，與完全填充的情況相比，由于可以在短時(shí)間形成貫通電極17及配線層18，因此，具有提高生產(chǎn)率的優(yōu)點(diǎn)。
接著，如圖10所示，在半導(dǎo)體基板5的背面的配線層18上有選擇地形成有配線圖形形成用的抗蝕劑層19。接著，以抗蝕劑層19為掩模對不需要部分的配線層18及籽晶層16進(jìn)行蝕刻、除去。利用該蝕刻，配線層18以所規(guī)定的配線圖形形成圖案。接著，以配線層18為掩模對在半導(dǎo)體基板5的背面形成的阻擋層15進(jìn)行有選擇地蝕刻、除去。
另外，阻擋層15、籽晶層16、貫通電極17、配線層18的形成并不限定于上述工序。例如，通過在半導(dǎo)體基板5的背面中沒有形成阻擋層15或配線層18的區(qū)域形成抗蝕劑層等、其后在沒有被該抗蝕劑層等覆蓋的區(qū)域形成阻擋層15、薄膜層16、配線層18，也可以形成該圖案。在該工序中不需要抗蝕劑層19。
接著，如圖11所示，在半導(dǎo)體基板5的背面形成例如由抗焊劑的有機(jī)材料或氮化硅膜等的無機(jī)材料構(gòu)成的保護(hù)層20。使保護(hù)層20中預(yù)定形成導(dǎo)電端子的區(qū)域開口，在該開口露出的配線層18上形成由鎳(Ni)及金(Au)構(gòu)成的電極連接層(未圖示)。然后，在該電極連接層上絲網(wǎng)印刷焊料，通過熱處理使該焊料回流形成球狀的導(dǎo)電端子21。
另外，導(dǎo)電端子21的形成方法可以是通過使用分配器涂敷由焊料等形成的球狀端子等的所謂分配法(涂敷法)或電解電鍍法等形成。另外，作為另外的實(shí)施方式也可以有不形成導(dǎo)電端子21的情況。在該情況下，電極連接層或配線層18成為從保護(hù)層20的開口露出的狀態(tài)。而且，該電極連接層或配線層18與其他裝置的電極連接。
另外，支承體10可以一直粘貼在半導(dǎo)體基板5上，或者也可以從半導(dǎo)體基板5剝離進(jìn)行再利用。
根據(jù)上述工序，完成芯片級封裝型半導(dǎo)體裝置，其經(jīng)由通路孔12從半導(dǎo)體基板5的表面形成的下層導(dǎo)電體(焊盤電極7)直到其背面設(shè)置的上層導(dǎo)電體(配線層18、導(dǎo)電端子21)形成有配線。在將該半導(dǎo)體裝置組裝到電子設(shè)備上時(shí)，通過將導(dǎo)電端子21安裝到電路基板上的配線圖形上而與外部電路電連接。
這樣，根據(jù)第一實(shí)施方式及第二實(shí)施方式，即使利用博世工藝在通路孔內(nèi)壁面上產(chǎn)生粗糙形狀，也能除去該粗糙形狀，使其平坦化。因此，可以在通路孔12內(nèi)穩(wěn)定、均勻地形成所希望的膜，可以提高半導(dǎo)體裝置的可靠性及成品率。另外，由于覆蓋不足的可能性變小，因此，可以使通路孔內(nèi)壁的各種膜的厚度變薄，提高生產(chǎn)率。
另外，在上述實(shí)施方式中，對具有球狀的導(dǎo)電端子21的BGA(Ball GridArray球柵陣列)型半導(dǎo)體裝置進(jìn)行了說明，本發(fā)明也適用于不具有球狀的導(dǎo)電端子的LGA(Land Grid Array面柵陣列)型、或其他的CSP型、倒裝型半導(dǎo)體裝置。
另外，本發(fā)明并不限定于上述實(shí)施方式，在不脫離本發(fā)明要旨的范圍內(nèi)可以進(jìn)行變更。
例如，在上述實(shí)施方式中，半導(dǎo)體基板5的表面?zhèn)?元件面?zhèn)?粘貼有支承體，如圖13所示，可以在另一面?zhèn)?非元件面?zhèn)?粘貼支承體10而制造所希望的半導(dǎo)體裝置。該半導(dǎo)體裝置在半導(dǎo)體基板5的表面?zhèn)?元件面?zhèn)?形成焊盤電極7、配線層18、導(dǎo)電端子21等。在將該半導(dǎo)體裝置組裝到電子設(shè)備上時(shí)，通過將導(dǎo)電端子21安裝到電路基板上的配線圖形上而與外部電路電連接。另外，在剝離除去支承體10之后，在半導(dǎo)體基板5的背面上使對應(yīng)貫通電極17位置的絕緣膜30(例如由CVD法形成的氧化硅膜)開口，在該開口處連接其他的半導(dǎo)體裝置的導(dǎo)電端子，也可以實(shí)現(xiàn)半導(dǎo)體裝置的積層。另外，在圖13中，對于已經(jīng)說明的結(jié)構(gòu)和相同的結(jié)構(gòu)使用相同的附圖標(biāo)記，省略其說明。這樣，支承體粘貼在半導(dǎo)體基板的任何一個(gè)面上都可以。本發(fā)明可以廣泛適用于相關(guān)的具有通路孔的半導(dǎo)體裝置中。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，其特征在于，具有等離子蝕刻工序，對半導(dǎo)體基板進(jìn)行等離子蝕刻；等離子淀積工序，在通過所述等離子蝕刻工序形成的槽的內(nèi)壁上堆積保護(hù)膜；形成開口部的工序，通過使所述等離子蝕刻工序和等離子淀積工序相互交替反復(fù)進(jìn)行而在所述半導(dǎo)體基板上形成開口部；平坦化工序，使所述半導(dǎo)體基板的開口部的內(nèi)壁平坦化。
2.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，具有在所述半導(dǎo)體基板的開口部的內(nèi)壁上形成絕緣膜的工序和在所述絕緣膜上形成導(dǎo)電層的工序。
3.一種半導(dǎo)體裝置的制造方法，其特征在于，具有形成掩模層的工序，準(zhǔn)備半導(dǎo)體基板，在其一主面上經(jīng)由絕緣膜形成有焊盤電極，在所述半導(dǎo)體基板的另一主面上形成在與所述焊盤電極對應(yīng)的位置具有開口部的掩模層；等離子蝕刻工序，以所述掩模層作為掩模對所述半導(dǎo)體基板進(jìn)行等離子蝕刻；等離子淀積工序，在通過所述等離子蝕刻工序形成的槽的內(nèi)壁上堆積保護(hù)膜；形成開口部的工序，通過使所述等離子蝕刻工序和所述等離子淀積工序相互交替反復(fù)進(jìn)行而在所述半導(dǎo)體基板上形成到達(dá)所述絕緣膜的開口部；平坦化工序，使所述半導(dǎo)體基板的開口部的內(nèi)壁平坦化。
4.如權(quán)利要求3所述的半導(dǎo)體裝置的制造方法，其特征在于，具有除去所述掩模層的工序和為了在所述半導(dǎo)體基板的開口部的底部使所述焊盤電極露出而除去所述絕緣膜的工序，除去所述掩模層的工序、除去所述絕緣膜的工序及使所述半導(dǎo)體基板的開口部的內(nèi)壁平坦化的工序通過同一工序進(jìn)行。
5.如權(quán)利要求3或4所述的半導(dǎo)體裝置的制造方法，其特征在于，具有在所述半導(dǎo)體基板的開口部內(nèi)形成與所述焊盤電極電連接的導(dǎo)電層的工序。
6.如權(quán)利要求1～3中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，在使所述半導(dǎo)體基板的開口部的內(nèi)壁平坦化的工序中，進(jìn)行干蝕刻。
7.如權(quán)利要求1～3中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，在所述半導(dǎo)體基板的開口部的內(nèi)壁平坦化的工序中使用的蝕刻氣體至少包含CF4氣體。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置的制造方法，特別是利用博世工藝形成有通路孔的半導(dǎo)體裝置的制造方法，其目的是實(shí)現(xiàn)在通路孔內(nèi)形成均勻的膜。以掩模層(2)作為掩模，利用博世工藝從半導(dǎo)體基板(1)的一面向另一面進(jìn)行蝕刻，形成貫通該半導(dǎo)體基板(1)的所規(guī)定區(qū)域的通路孔(3)。接著，除去掩模層(2)。然后，利用干蝕法除去粗糙形狀(4)，使通路孔(3)的內(nèi)壁面平坦。接著，在通路孔(3)內(nèi)使絕緣膜或阻擋層等形成均勻的膜。
文檔編號H01L21/306GK101075554SQ20071010415
公開日2007年11月21日 申請日期2007年5月21日 優(yōu)先權(quán)日2006年5月19日
發(fā)明者鈴木彰, 關(guān)克行, 龜山工次郎, 及川貴弘 申請人:三洋電機(jī)株式會社, 三洋半導(dǎo)體制造株式會社