專利名稱：設(shè)計半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種設(shè)計半導(dǎo)體器件的方法。具體地，本發(fā)明涉及一種對半導(dǎo)體器件中的互連進行布圖的方法。
背景技術(shù)：
CMP(化學(xué)機械拋光)作為半導(dǎo)體器件的生產(chǎn)工藝中采用的平坦化技術(shù)是已知的。在形成多層互連結(jié)構(gòu)時，CMP用于平坦化金屬互連或用于平坦化層間絕緣膜。
例如，當(dāng)通過稱為鑲嵌(damascene)工藝的方法形成低電阻率Cu(銅)互連時，使用CMP。更具體地，在絕緣膜上形成溝槽之后，將Cu沉積到該溝槽中，然后通過CMP拋光掉溝槽外部多余的Cu。這里，在形成的Cu互連的寬度大的情況下，出現(xiàn)了CMP平坦化的表面形成碟形的稱為“碟形(dishing)”的現(xiàn)象。在日本未決公開專利申請JP-2000-68277中描述了一種針對抑制Cu互連的碟形的技術(shù)。根據(jù)該技術(shù)，寬金屬互連被分成條狀圖案。
當(dāng)形成多層互連結(jié)構(gòu)時，CMP還用于平坦化層間絕緣膜。圖1A和1B是示出形成層間絕緣膜的一般工藝的截面圖。在圖1A中，金屬互連1是非均勻分布的，并由此存在密集區(qū)R1和稀疏區(qū)R2。密集區(qū)R1中金屬互連1的互連密度比稀疏區(qū)R2中的高。通過等離子體CVD(化學(xué)氣相沉積)方法或高密度等離子體CVD(HDP-CVD)方法，如此沉積層間絕緣膜2以覆蓋金屬互連1。由此形成的層間絕緣膜2的表面反映了下面的金屬互連1并且不是平的。具體地，密集區(qū)R1中的層間絕緣膜2形成得相對厚，而稀疏區(qū)R2中的層間絕緣膜2形成得相對薄。
如果在圖1A所示的條件下進行CMP，則稀疏區(qū)R2中層間絕緣膜2的表面變得比密集區(qū)R1中層間絕緣膜2的表面低，如圖1B所示。也就是說，雖然局部地提高了平整度，但是在CMP之后在層間絕緣膜2的表面上保持總體的不勻性(碟形)。結(jié)果，在光刻工藝中出現(xiàn)了焦點沒對準(zhǔn)，這使得惡化了要制造的半導(dǎo)體器件的可靠性。而且，由于稀疏區(qū)R2中的層間絕緣膜2變得比密集區(qū)R1中的更薄，所以層間絕緣膜2的電容空間地變化。因此，使制造的半導(dǎo)體器件的電氣特性惡化了。
例如，在日本未決公開專利申請JP-H11-126822和日本未決公開專利申請JP-2002-342399中，公開了針對抑制層間絕緣膜的碟形的技術(shù)。如上所述，當(dāng)互連密度的變化顯著時，很可能產(chǎn)生層間絕緣膜的碟形。因此，根據(jù)在這些專利文獻中描述的技術(shù)，在可能產(chǎn)生碟形的區(qū)域中形成不同于真實互連的虛設(shè)互連。
圖2A和2B是示出形成包括虛設(shè)互連的互連的實例的截面圖。在圖2A和2B中，區(qū)域R1對應(yīng)于真實互連的互連密度相對高的區(qū)域，而區(qū)域R2對應(yīng)于真實互連的互連密度相對低的區(qū)域。如圖2A所示，在絕緣膜3上形成阻擋金屬膜4，并在阻擋金屬膜4上形成Al膜5。阻擋金屬膜4，例如為TiN膜，起到提高Al膜5和絕緣膜3之間附著性的角色，并防止Al擴散進入絕緣膜3中。此外，在Al膜5上形成具有預(yù)定圖案的抗蝕劑掩模6。
接下來，通過利用抗蝕劑掩模6進行干蝕刻，諸如RIE(反應(yīng)離子蝕刻)。結(jié)果，如圖2B所示，在區(qū)域R1中形成真實互連7，并在區(qū)域R2中除了真實互連7之外還形成虛設(shè)互連8。它們中僅真實互連7用于電路工作。用這種方式，根據(jù)常規(guī)技術(shù)，在可能發(fā)生碟形的區(qū)域R2中形成不同于互連圖案的虛設(shè)互連8。從而，減少互連密度的變化，并且因此抑制要形成的層間絕緣膜的碟形。
本申請的發(fā)明人已經(jīng)認(rèn)識到下面幾點。為形成如上所述的虛設(shè)互連8，意味著整體增加了互連密度。如果互連密度增加得太多，則會在圖2B中所示的干蝕刻工藝中出現(xiàn)下面的問題。
通常，通過監(jiān)視在蝕刻期間產(chǎn)生的反應(yīng)產(chǎn)物的發(fā)射強度確定干蝕刻的結(jié)束點。圖3示出了在干蝕刻工藝期間等離子體發(fā)射強度的轉(zhuǎn)變。在圖3中，實線(樣品-A)表示在沒有形成虛設(shè)互連8的情況下的發(fā)射強度。另一方面，虛線(樣品-B)表示在形成虛設(shè)互連8，也就是增加互連密度的情況下的發(fā)射強度。
由于蝕刻處理，降低了與Al膜5有關(guān)的發(fā)射強度，而增加了與阻擋金屬膜4有關(guān)的發(fā)射強度。如圖3所示，當(dāng)與阻擋金屬膜4有關(guān)的發(fā)射強度表示為負(fù)值時，在蝕刻期間整個的發(fā)射強度開始降低。降低停止的點被認(rèn)為是干蝕刻的結(jié)束點。在實線(樣品-A)的情況下，降低的梯度大，由此干蝕刻的結(jié)束點可以被很好地檢測。
另一方面，在虛線(樣品-B)的情況下，因為形成虛設(shè)互連8，所以被抗蝕劑掩模6占用的面積變大，由此Al膜5或阻擋金屬膜4的暴露的面積變小。因此，與Al膜5有關(guān)的發(fā)射強度和與阻擋金屬膜4有關(guān)的發(fā)射強度變得比在上述樣品-A的情況下弱。因而，發(fā)射強度降低的梯度變小，由此不能精確地檢測到干蝕刻的結(jié)束點。如果沒有精確地檢測到干蝕刻的結(jié)束點，則產(chǎn)生過蝕刻或留下蝕刻殘余物。這致使半導(dǎo)體器件的電氣性能和穩(wěn)定性退化。
如上所述，當(dāng)為了抑制互連密度的變化而形成虛設(shè)互連8時，整個互連密度進一步增加，并由此在干蝕刻處理中產(chǎn)生所述問題。此外，當(dāng)形成虛設(shè)互連8時，還會產(chǎn)生互連電容增加的問題。

發(fā)明內(nèi)容
本申請的發(fā)明人已經(jīng)注意到高互連密度區(qū)(密集區(qū))對于整個半導(dǎo)體芯片的“占有率”，并且已經(jīng)發(fā)現(xiàn)如果該占有率等于或大于50％就會在生產(chǎn)工藝期間產(chǎn)生層間絕緣膜的碟形。換句話說，已經(jīng)發(fā)現(xiàn)如果該占有率小于50％就可抑制生產(chǎn)工藝期間產(chǎn)生碟形。
當(dāng)然，如果半導(dǎo)體芯片上的一個互連層的整個互連區(qū)域是上述的密集區(qū)R1，則不會產(chǎn)生碟形。然而，不利用虛設(shè)互連等，而根據(jù)設(shè)計要求將整個互連區(qū)變成密集區(qū)R1是十分少見的。在一般產(chǎn)品的情況下，存在密集區(qū)R1和稀疏區(qū)R2。在那種情況下，根據(jù)由本發(fā)明人發(fā)現(xiàn)的上述知識，通過設(shè)計互連能夠?qū)⒌蔚陌l(fā)生抑制在可允許的范圍內(nèi)。根據(jù)本發(fā)明，提供一種技術(shù)，其在存在密集區(qū)R1和稀疏區(qū)R2的情況下，通過平衡密集區(qū)R1和稀疏區(qū)R2來抑制碟形的產(chǎn)生。
更具體地，根據(jù)本發(fā)明的一個實施例的設(shè)計半導(dǎo)體器件的方法，包括(A)通過單元區(qū)將半導(dǎo)體芯片的布圖區(qū)分成矩陣；和(B)確定互連布圖使得高密度區(qū)對布圖區(qū)的占有率小于50％。這里，高密度區(qū)是一組單元區(qū)，在每個單元區(qū)中互連密度比預(yù)定的參考值高。
當(dāng)用這種方式設(shè)計半導(dǎo)體器件時，在生產(chǎn)工藝期間抑制了層間絕緣膜的碟形。而且，由于不需要形成虛設(shè)互連，可以防止由于虛設(shè)互連導(dǎo)致的互連密度增加。因此能夠精確地檢測干蝕刻的結(jié)束點。結(jié)果，可以防止產(chǎn)生過蝕刻或殘留，這提高了半導(dǎo)體器件的性能。此外，由于不需要形成虛設(shè)互連，還可以防止互連電容的增加。


由結(jié)合附圖的某些優(yōu)選實施例的下面的描述，本發(fā)明的上述或其它目的、優(yōu)點和特征將更明顯，其中圖1A是示出形成層間絕緣膜的一般工藝的截面圖；圖1B是示出形成層間絕緣膜的一般工藝的截面圖；圖2A是示出形成包括虛設(shè)互連的互連的一般工藝的截面圖；圖2B是示出形成包括虛設(shè)互連的互連的一般工藝的截面圖；圖3是示出在干蝕刻處理期間等離子體發(fā)射強度的轉(zhuǎn)變的圖表；
圖4是示出根據(jù)本發(fā)明的實施例的半導(dǎo)體芯片的布圖區(qū)的平面圖；圖5是示出高密度區(qū)的占有率和出現(xiàn)碟形之間關(guān)系的圖表；圖6是示出根據(jù)本發(fā)明的第一實施例的互連的布圖方法的流程圖；圖7是用于說明根據(jù)第一實施例的互連的布圖方法的平面圖；圖8是用于說明根據(jù)本發(fā)明的第二實施例的互連的布圖方法的平面圖；圖9是用于說明根據(jù)第二實施例的互連的布圖方法的平面圖；圖10是用于說明根據(jù)第二實施例的互連的布圖方法的平面圖；圖11是示出根據(jù)第二實施例的互連的布圖方法的流程圖；和圖12是示出根據(jù)本發(fā)明的實施例的半導(dǎo)體器件設(shè)計系統(tǒng)的結(jié)構(gòu)的方塊圖。
具體實施例方式
現(xiàn)在在這里將參考示例性實施例描述本發(fā)明。本領(lǐng)域的技術(shù)人員將認(rèn)識到，利用本發(fā)明的講解可以實現(xiàn)許多選擇性實施例，并且本發(fā)明并不限于為說明目的而示例的實施例。
參考附圖，將描述根據(jù)本發(fā)明的實施例的半導(dǎo)體器件的設(shè)計方法。根據(jù)各實施例的半導(dǎo)體器件例如是在其中無規(guī)律地形成互連的邏輯器件。
1.第一實施例圖4概念地示出了設(shè)計目標(biāo)半導(dǎo)體器件的實例。對應(yīng)于半導(dǎo)體器件的芯片(半導(dǎo)體芯片10)定義布圖區(qū)LAY。在布圖區(qū)LAY內(nèi)布圖多個互連。
在圖4中，布圖區(qū)LAY分成高密度區(qū)RH和低密度區(qū)RL，在高密度區(qū)中互連密度相對高，在低密度區(qū)中互連密度相對低。具體地，高密度區(qū)RH定義為每單位面積的互連密度高于預(yù)定參考值的區(qū)域。另一方面，低密度區(qū)RL定義為每單位面積的互連密度等于或小于預(yù)定參考值的區(qū)域。例如，預(yù)定參考值設(shè)定為70％。
在這種情況下，通過下面的等式(1)計算高密度區(qū)RH對于布圖區(qū)LAY的占有率OCC占有率OCC＝(高密度區(qū)RH的面積)/(布圖區(qū)LAY的面積)…(1)本申請的發(fā)明人已經(jīng)研究了，關(guān)于具有不同高密度區(qū)RH的占有率OCC的產(chǎn)品，是否發(fā)生層間絕緣膜的碟形。圖5示出了通過研究獲得的占有率OCC和發(fā)生碟形之間的關(guān)系。這里，單元區(qū)是正方形，其一邊的長度是劃線的寬度的三分之一，提取互連密度高于70％的單元區(qū)作為高密度區(qū)RH，然后計算高密度區(qū)RH的占有率OCC。對于碟形的產(chǎn)生，將層間絕緣膜的不均勻性為0.3微米或更小的情形(在可允許范圍內(nèi))確定為“沒有碟形”，同時將其它情況確定為“產(chǎn)生碟形”。從圖5可以看出，當(dāng)占有率OCC等于或大于50％時，會產(chǎn)生層間絕緣膜的碟形。從另一方式考慮，為了抑制碟形，必須確定互連布圖，使得高密度區(qū)RH的占有率小于50％。由于這種互連布圖，平衡了高密度區(qū)RH和低密度區(qū)RL，由此可以減少碟形。
參考圖6所示的流程，下面將更詳細(xì)地描述根據(jù)本實施例的互連的布圖方法。
步驟S10首先，將半導(dǎo)體芯片10的布圖區(qū)LAY分成多個單元區(qū)UNIT。在圖7中示出了被分成多個單元區(qū)UNIT的布圖區(qū)LAY的實例。如圖7所示，多個單元區(qū)UNIT以矩陣排列。也就是說，布圖區(qū)LAY通過單元區(qū)UNIT被分成矩陣。每個單元區(qū)UNIT具有正方形。
在圖7中，還示出了圍繞半導(dǎo)體芯片10的劃線20。在關(guān)于半導(dǎo)體晶片的切割工藝中，沿著劃線20進行切割。優(yōu)選單元區(qū)UNIT一邊的長度小于如圖7所示的劃線20的寬度WS。例如，每個單元區(qū)UNIT的一邊的長度設(shè)為寬度WS的三分之一。在劃線20的寬度WS為100微米的情況下，單元區(qū)UNIT設(shè)定為33微米的正方形。結(jié)果，能夠以高度的精確度計算出局部互連密度，這將在下面描述。
步驟S11在布圖區(qū)LAY中布圖多個互連。在本階段確定的互連布圖是臨時的。
步驟S12接下來，關(guān)于每個上述單元區(qū)UNIT，計算互連密度。在某個單元區(qū)UNIT中的互連密度DW由下面的等式(2)給出互連密度DW＝(單元區(qū)內(nèi)的互連面積)/(單元區(qū)的面積)…(2)由于單元區(qū)UNIT的一邊設(shè)定得比劃線20的寬度WS小，所以能夠以高度精確度計算局部互連密度DW。
步驟S13接下來，基于計算的互連密度DW，判斷每個單元區(qū)UNIT是歸類為高密度區(qū)RH還是低密度區(qū)RL。更具體地，如果計算的互連密度DW高于預(yù)定參考值，則該單元區(qū)UNIT被加到高密度區(qū)RH。另一方面，如果計算的互連密度DW等于或低于預(yù)定的參考值，則該單元區(qū)UNIT被加入到低密度區(qū)RL。例如，預(yù)定參考值設(shè)定為70％。在這種方式中，通過提取相應(yīng)的單元區(qū)UNIT來確定高密度區(qū)RH。
步驟S14高密度區(qū)RH是其中每一個的互連密度DW高于參考值的一組單元區(qū)UNIT。在布圖區(qū)LAY中，這些單元區(qū)UNIT的總面積對應(yīng)于高密度區(qū)RH的面積。因此，以前述的等式(1)為基礎(chǔ)，可以計算高密度區(qū)RH對于整個布圖區(qū)LAY的占有率OCC。
步驟S15在計算的占有率OCC為50％或更大的情況下(步驟S15，否)，再次執(zhí)行上面提到的步驟S11到S14。在計算的占有率OCC小于50％的情況下(步驟S15，是)，如圖5所示，抑制了層間絕緣膜的碟形。因此，采用當(dāng)前高密度區(qū)RH的范圍(步驟S16)，并且當(dāng)前互連布圖被確定為最終互連布圖(步驟S17)。
在這里應(yīng)該注意，由于在半導(dǎo)體襯底上形成的諸如晶體管等元件上通過層間絕緣膜和連接插塞來形成互連層，所以互連布圖明顯受到這些元件的布置的限制。尤其是，連接插塞的布置受到諸如晶體管等元件的布置的限制。然而，互連自身具有一定程度的布圖靈活性，因為存在密集區(qū)和稀疏區(qū)。如上所述，如果計算的占有率OCC等于或大于50％(步驟S15，否)，則處理返回到步驟S11，并且重復(fù)布圖處理。在再布圖處理中，例如，可以移動到另一單元區(qū)UNIT(例如，相鄰的單元區(qū)UNIT)的互連被移動到該單元區(qū)UNIT。通過重復(fù)這種操作，使占有率OCC減小到小于50％。如果即使通過重復(fù)這種操作也不能將占有率OCC減小到小于50％，那么就要改變諸如晶體管等元件的布置。
根據(jù)本實施例，如上所述，確定互連布圖，使得高密度區(qū)RH的占有率OCC變得小于50％。結(jié)果，如圖5所示，在生產(chǎn)工藝期間抑制了層間絕緣膜的碟形。此外，由于不需要形成虛設(shè)互連，所以可以防止由于虛設(shè)互連導(dǎo)致的互連密度的增加。因此能夠精確地檢測干蝕刻的結(jié)束點。結(jié)果，可以防止過蝕刻或殘留的出現(xiàn)，這提高了半導(dǎo)體器件的性能。此外，由于不需要形成虛設(shè)互連，所以還可以防止互連電容的增加。
2.第二實施例在第一實施例中，設(shè)計高密度區(qū)RH，使得占有率OCC變得低于50％。還能夠在保持該占有率OCC的情況下，在布圖區(qū)LAY內(nèi)進一步分散高密度區(qū)RH。在這種情況下，進一步提高半導(dǎo)體芯片10中高密度區(qū)RH和低密度區(qū)RL的布置的平衡，并由此可以進一步減少層間絕緣膜的碟形。在第二實施例中，將說明將高密度區(qū)RH分布到布圖區(qū)LAY的方法。
圖8概念地示出了設(shè)計目標(biāo)半導(dǎo)體芯片10的實例。在圖8中還示出了圍繞半導(dǎo)體芯片10的劃線20。半導(dǎo)體芯片10的一邊的長度為“WC”，而劃線20的寬度是“WS”。在圖8中，布圖區(qū)LAY被分成高密度區(qū)RH和低密度區(qū)RL。作為在第一實施例中描述的布圖處理的結(jié)果，高密度區(qū)RH的占有率OCC小于50％。
此外，假設(shè)高密度區(qū)RH在X方向和Y方向連續(xù)分布。在圖8中，高密度區(qū)RH具有矩形形狀，并且沿著X方向和Y方向的長度分別為“LX”和“LY”。還假設(shè)X方向的長度LX小于Y方向的長度LY(LX＜LY)。此外，假設(shè)在X方向上長度LX和半導(dǎo)體芯片10的寬度WC滿足下面的關(guān)系LX＜WC/2…(3)由于高密度區(qū)RH的占有率OCC小于50％，所以滿足上述關(guān)系(3)的高密度區(qū)RH是可能的。
如圖9所示，高密度區(qū)RH被分成多個分開的高密度區(qū)RH′。由于長度LX小于長度LY，所以可以很方便地將高密度區(qū)RH分開，使得多個分開的高密度區(qū)RH′在X方向排列。多個分開的高密度區(qū)RH′分布到布圖區(qū)LAY。尤其是在圖9中，多個分開的高密度區(qū)RH′放置成條狀圖案。
更具體地，布圖區(qū)LAY首先被分成多個條狀區(qū)STP。每個條狀區(qū)STP具有條狀形狀，并且其縱向方向是垂直于X方向的Y方向。多個條狀區(qū)STP在X方向排列，并且各自的寬度相同。為了獲得這樣的多個條狀區(qū)STP，例如，布圖區(qū)LAY通過從左邊緣向+X方向等間隔的線虛擬地分開。該分割寬度設(shè)定為預(yù)定值。在這種情況下，會在布圖區(qū)LAY的右邊緣出現(xiàn)寬度沒有達到預(yù)定值的剩余區(qū)REM，這沒有問題?？蛇x地，布圖區(qū)LAY可以從右邊緣向著-X方向虛擬地分開。
優(yōu)選，在X方向每個條狀區(qū)STP的寬度設(shè)定為等于劃線20的寬度WS。換句話說，分開布圖區(qū)LAY的上述預(yù)定寬度優(yōu)選等于劃線20的寬度WS。原因如下。在劃線20中沒有設(shè)置互連，也就是，劃線20對應(yīng)于具有低數(shù)據(jù)密度的低密度區(qū)RL?？紤]到實現(xiàn)高密度區(qū)RH和低密度區(qū)RL的布置的平衡，希望利用該劃線20作為參考。
接下來，高密度區(qū)RH被分成多個分開的高密度區(qū)RH′。在這時，在X方向上每個分開的高密度區(qū)RH′的寬度設(shè)定為小于劃線的寬度WS(WH＜WS)。也就是說，高密度區(qū)RH被分成多個分開的高密度區(qū)RH′，使得寬度WH變得小于一個條狀區(qū)STP的寬度WS。
然后，在相應(yīng)數(shù)目的條狀區(qū)STP中，分別分散布置多個分開的高密度區(qū)RH′。例如，對于多個條狀區(qū)STP，至少每隔一個條狀區(qū)STP布置多個分開的高密度區(qū)RH′。結(jié)果，如圖9所示，多個分開的高密度區(qū)RH′布置成條狀圖案。分開的高密度區(qū)RH′可以布置在剩余區(qū)REM中。此外，在某個條狀區(qū)RTP中的分開的高密度區(qū)RH′可以進一步在Y方向上分開。
圖10是圖9中所示的布圖區(qū)LAY的一部分的放大圖。在X方向上每個條狀區(qū)STP的寬度設(shè)定為劃線20的寬度WS。此外，如上所述，在X方向上每個分開的高密度區(qū)RH′的寬度WH設(shè)定為小于寬度WS。此外，每隔一個條狀區(qū)STP布置分開的高密度區(qū)RH′。因此，兩個相鄰的分開的高密度區(qū)RH′之間的間隔WL，也就是，夾在兩個分開的高密度區(qū)RH′之間的低密度區(qū)RL的寬度WL大于寬度WS。也就是說，滿足下面的關(guān)系。
WH＜WS …(4)WL＞W(wǎng)S …(5)
以這種方式，在相鄰的分開的高密度區(qū)RH′之間確保了具有足夠?qū)挾鹊牡兔芏葏^(qū)RL。因此能夠進一步減少層間絕緣膜的碟形。換句話說，由于在半導(dǎo)體芯片10中提高了高密度區(qū)RH和低密度區(qū)RL的布置的平衡，所以減少了層間絕緣膜的碟形。
如果在X方向上高密度區(qū)RH的長度LX滿足上述的關(guān)系(3)，則實現(xiàn)上述關(guān)系(5)的這種劃分是可能的。例如，讓我們考慮當(dāng)條狀區(qū)STP的數(shù)目為偶數(shù)2m(m為自然數(shù))時的情況。如果滿足上述關(guān)系(3)，則很明顯能夠?qū)⒍鄠€分開的高密度區(qū)RH′分布到m個條狀區(qū)STP。當(dāng)其中設(shè)置分開的高密度區(qū)RH′的m個條狀區(qū)STP和其中未設(shè)置分開的高密度區(qū)RH′的m個條狀區(qū)STP交替出現(xiàn)時，可以獲得條狀圖案。也就是說，每隔一個條狀區(qū)STP布置分開的高密度區(qū)RH′并滿足上述關(guān)系(5)。而且，在當(dāng)條狀區(qū)STP的數(shù)目為奇數(shù)(2m+1)時的情況下，能夠?qū)⒎珠_的高密度區(qū)RH′放置在包括兩端的達到m+1個條狀區(qū)STP中?？梢詫⑷缤笆銮闆r的相同論述應(yīng)用到本情況。如果滿足上述關(guān)系(3)，則很明顯滿足關(guān)系(5)。
圖11是概述根據(jù)本實施例的互連的布圖方法的流程圖。根據(jù)本實施例，在圖6所示的步驟S16和步驟S17之間修改互連布圖。
步驟S20在步驟S16中獲得的高密度區(qū)RH滿足上述關(guān)系(3)時的情況下，不修改高密度區(qū)RH的形狀。另一方面，在步驟S16中獲得的高密度區(qū)RH不滿足上述關(guān)系(3)時的情況下，可以如此修改高密度區(qū)RH的布置和形狀以滿足關(guān)系(3)。原因是高密度區(qū)RH的占有率OCC小于50％(見圖8)。
步驟S21將布圖區(qū)LAY分成多個條狀區(qū)STP(見圖9)。例如，以相同的間隔從左邊緣朝著X方向分開布圖區(qū)LAY。如上所述，每個條狀區(qū)STP的寬度優(yōu)選等于劃線20的寬度WS。
步驟S22將高密度區(qū)RH分成多個分開的高密度區(qū)RH′(見圖9)。各分開的高密度區(qū)RH′的寬度WH可以彼此相等或不同，只要它們滿足上述關(guān)系(4)。
步驟S23多個分開的高密度區(qū)RH′分別分散地放置在相應(yīng)數(shù)量的條狀區(qū)STP中。更具體地，至少每隔一個條狀區(qū)STP布置多個分開的高密度區(qū)RH′。結(jié)果，如圖9所示，以條狀圖案放置多個分開的高密度區(qū)RH′。由于提高了半導(dǎo)體芯片10中高密度區(qū)RH和低密度區(qū)RL的放置平衡，所以可以進一步減少層間絕緣膜的碟形。
3.半導(dǎo)體器件設(shè)計系統(tǒng)可以通過CAD(計算機輔助設(shè)計)系統(tǒng)實現(xiàn)根據(jù)前述實施例設(shè)計半導(dǎo)體器件的方法。可以由本領(lǐng)域技術(shù)人員適當(dāng)?shù)貥?gòu)造CAD系統(tǒng)。圖12是示出LSI設(shè)計系統(tǒng)(CAD系統(tǒng))100的一個實例的方塊圖。LSI設(shè)計系統(tǒng)100具有存儲裝置110、處理裝置120、布圖程序130、輸入裝置140和顯示裝置150。
存儲裝置110由RAM或HDD舉例說明。配置存儲裝置110來存儲網(wǎng)表111和布圖數(shù)據(jù)112。網(wǎng)表111描述了設(shè)計目標(biāo)電路中的元件之間的連接關(guān)系。布圖數(shù)據(jù)112表示作為布圖處理的結(jié)果而獲得的電路布圖。
布圖程序130是由處理裝置120執(zhí)行的計算機程序。優(yōu)選，在計算機可讀記錄介質(zhì)上記錄布圖程序130。
輸入裝置140由鍵盤和鼠標(biāo)舉例說明。設(shè)計者可以通過參考顯示在顯示裝置150上的信息利用輸入裝置140輸入各種命令和數(shù)據(jù)。
可以通過處理裝置120和布圖程序130的合作獲得根據(jù)實施例的互連布圖。根據(jù)布圖程序130，處理裝置120從存儲裝置110讀取網(wǎng)表111并基于網(wǎng)表111實施互連的布圖方法。結(jié)果，產(chǎn)生了布圖數(shù)據(jù)112。
之后，基于布圖數(shù)據(jù)112制備中間掩模(reticle mask)。通過利用中間掩模光刻，形成了金屬互連(參考圖2A和圖2B)。根據(jù)本發(fā)明的實施例，沒有形成虛設(shè)互連。因此，沒有增加互連電容。而且，可以以高精度檢測干蝕刻的結(jié)束點，其可以防止出現(xiàn)過蝕刻或殘留。之后，形成了層間絕緣膜(參考圖1A和圖1B)。根據(jù)本發(fā)明的實施例，可以抑制層間絕緣膜的碟形，因為高密度區(qū)RH的占有率OCC被設(shè)計為小于50％(參考圖5)。
很明顯，本發(fā)明不限于上述實施例并且可在不脫離本發(fā)明的范圍和精神的前提下進行修改和改變。
權(quán)利要求
1.一種設(shè)計半導(dǎo)體器件的方法，包括(A)由單元區(qū)將半導(dǎo)體芯片的布圖區(qū)分成矩陣；和(B)確定互連布圖，使得高密度區(qū)對所述布圖區(qū)的占有率小于50％，所述高密度區(qū)是互連密度高于預(yù)定參考值的一組所述單元區(qū)。
2.根據(jù)權(quán)利要求1的設(shè)計半導(dǎo)體器件的方法，其中所述單元區(qū)是正方形，其一邊長度小于劃線的寬度。
3.根據(jù)權(quán)利要求1的設(shè)計半導(dǎo)體器件的方法，其中所述(B)步驟包括(b1)確定臨時互連布圖；(b2)計算所述單元區(qū)中的所述臨時互連布圖的互連密度；(b3)通過提取所述計算的互連密度高于所述預(yù)定參考值的所述單元區(qū)，來確定所述高密度區(qū)；(b4)計算所述確定的高密度區(qū)對所述布圖區(qū)的占有率；(b5)如果所述計算的占有率等于或大于50％，則再次執(zhí)行所述(b1)至(b4)步驟；和(b6)如果所述計算的占有率小于50％，則確定所述臨時互連布圖作為所述互連布圖。
4.根據(jù)權(quán)利要求1的設(shè)計半導(dǎo)體器件的方法，進一步包括(C)將所述高密度區(qū)分成多個分開的高密度區(qū)，并通過將所述多個分開的高密度區(qū)分布到所述布圖區(qū)來修改所述互連布圖。
5.根據(jù)權(quán)利要求4的設(shè)計半導(dǎo)體器件的方法，其中在所述(C)步驟中，以條狀圖案放置所述多個分開的高密度區(qū)。
6.根據(jù)權(quán)利要求5的設(shè)計半導(dǎo)體器件的方法，其中所述多個分開的高密度區(qū)的兩個相鄰的分開的高密度區(qū)之間的間隔大于劃線的寬度。
7.根據(jù)權(quán)利要求4的設(shè)計半導(dǎo)體器件的方法，其中所述(C)步驟包括(c1)將所述布圖區(qū)分成多個條狀區(qū)，其中所述多個條狀區(qū)的每一個的縱向方向是第一方向，并且所述多個條狀區(qū)在與所述第一方向正交的第二方向上排列；(c2)將所述高密度區(qū)分成所述多個分開的高密度區(qū)，使得在所述第二方向上的所述多個分開的高密度區(qū)的每一個的寬度小于在所述第二方向上的所述每個條狀區(qū)的寬度；和(c3)在所述多個條狀區(qū)當(dāng)中的各條狀區(qū)中放置所述多個分開的高密度區(qū)。
8.根據(jù)權(quán)利要求7的設(shè)計半導(dǎo)體器件的方法，其中在所述(c3)步驟中，關(guān)于所述多個條狀區(qū)，至少每隔一個條狀區(qū)放置所述多個分開的高密度區(qū)。
9.根據(jù)權(quán)利要求7的設(shè)計半導(dǎo)體器件的方法，其中在所述(c1)步驟中，通過從邊緣朝著所述第二方向等間隔的線分開所述布圖區(qū)。
10.根據(jù)權(quán)利要求9的設(shè)計半導(dǎo)體器件的方法，其中在所述第二方向上的所述每個條狀區(qū)的所述寬度等于劃線的寬度。
全文摘要
一種設(shè)計半導(dǎo)體器件的方法，包括通過單元區(qū)(UNIT)將半導(dǎo)體芯片(10)的布圖區(qū)(LAY)分成矩陣；以及確定互連布圖，使得高密度區(qū)(RH)對布圖區(qū)(LAY)的占有率(OCC)小于50％。這里，高密度區(qū)(RH)是一組單元區(qū)(UNIT)，在每個單元區(qū)中互連密度(DW)高于預(yù)定的參考值。
文檔編號H01L27/02GK101079078SQ200710104259
公開日2007年11月28日 申請日期2007年5月23日 優(yōu)先權(quán)日2006年5月23日
發(fā)明者上田隆司, 長屋優(yōu)子 申請人:恩益禧電子股份有限公司