專利名稱：用于半導(dǎo)體器件的靜電放電保護(hù)方法及器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于半導(dǎo)體器件的靜電放電保護(hù)方法及器件。特 別地，本發(fā)明涉及一種用于半導(dǎo)體器件的靜電放電保護(hù)方法及器件， 該器件具有靜電放電保護(hù)元件，用作由于被施加在半導(dǎo)體器件外部引 腳的靜電而產(chǎn)生的浪涌電流的放電路徑。
背景技術(shù)：
如果靜電被施加在半導(dǎo)體器件的引腳上，則由于該靜電的原因， 異常電流(下文中被稱為"浪涌電流")就會(huì)流經(jīng)該電路。如果產(chǎn)生 了浪涌電流，就會(huì)產(chǎn)生如下問題例如，引腳電壓增加，并且內(nèi)部電 路被擊穿。由于該靜電放電而導(dǎo)致的擊穿在下文中被稱為"靜電擊穿"。
因此， 一般的半導(dǎo)體器件都包括靜電放電保護(hù)器件，用于確保浪 涌電流放電路徑并防止終引腳電壓增加。日本未審專利申請(qǐng)公開 No.5-267588公開了靜電放電保護(hù)器件的一個(gè)例子。
圖24為上述相關(guān)技術(shù)中靜電放電保護(hù)器件100的電路圖。如圖 24中所示，相關(guān)技術(shù)的靜電放電保護(hù)器件100包括NPN晶體管101， PNP晶體管102， 二極管103-105，輸入/輸出引腳(1/0引腳)，電源 引腳(VDD引腳)，以及接地引腳(GND引腳)。該I/0引腳為半導(dǎo) 體器件的輸入/輸出引腳。該I/0引腳與內(nèi)部電路相連。該NPN晶體管 101具有與VDD引腳相連的集電極，與I/O引腳相連的發(fā)射極，以及 與GND相連的基極。該P(yáng)NP晶體管102具有與GND引腳相連的集電 極，與I/0引腳相連的發(fā)射極，以及與VDD引腳相連的基極。
該二極管103的陽極與GND引腳相連，陰極與VDD引腳相連。
該二極管104的陽極與I/O引腳相連，陰極與VDD引腳相連。該二極 管105的陽極與GND引腳相連，陰極與I/O引腳相連。
下面描述該靜電放電保護(hù)器件100如何保護(hù)該內(nèi)部電路不被擊 穿。靜電電荷根據(jù)VDD引腳或GND引腳的電位電平(基準(zhǔn)電位)被 施加在I/0引腳上。進(jìn)一步，作為被施加的靜電電荷，存在正電荷與負(fù) 電荷。首先，如果根據(jù)VDD引腳的電位電平(施加了 VDD+)加上 了正靜電電荷，則二極管104被反向偏置，或者二極管105被擊穿， 并且二極管103被反向偏置。結(jié)果，浪涌電流流入VDD引腳。另一方 面，如果根據(jù)VDD引腳的電位電平(施加了 VDD—)加上了負(fù)靜電 電荷，則二極管104或二極管103被擊穿，以及二極管105被正向偏 置。作為選擇，由于充電電流在浪涌電流的上升沿流向二極管103的 寄生電容，該NPN晶體管101被導(dǎo)通。結(jié)果，負(fù)浪涌電流流入VDD 引腳。
接下來，如果根據(jù)GND引腳的電位電平(施加了 GND+)加上 了正靜電電荷，則二極管105或二極管103被擊穿，并且二極管104 被反向偏置。作為選擇，由于充電電流在浪涌電流的上升沿流向二極 管103的寄生電容，該P(yáng)NP晶體管102被導(dǎo)通。結(jié)果，浪涌電流流入 GND引展P。另一方面，如果根據(jù)GND引腳的電位電平(施加了GND 一)加上了負(fù)靜電電荷，則二極管105被正向偏置，或者二極管103 被正向偏置，并且二極管104被擊穿，結(jié)果負(fù)浪涌電流流入GND引腳。
該靜電放電保護(hù)器件100通過將浪涌電流通過上述路徑放電而保 護(hù)該內(nèi)部電路不被擊穿。進(jìn)一步，該靜電放電保護(hù)器件100具有溝槽 絕緣區(qū)域(溝槽氧化膜)，其中該區(qū)域位于在該元件的引腳中形成的 與I/0引腳相連的引腳的周圍。如果該浪涌電流流動(dòng)的話，該溝槽氧化 物膜使如下區(qū)域的邊緣產(chǎn)生的電場(chǎng)分散，在所述區(qū)域中形成了與1/0引 腳相連的引腳。結(jié)果，該靜電放電保護(hù)電路的部件的擊穿電壓增加， 以在加上了浪涌電流時(shí)保護(hù)這些部件不被擊穿。
但是，在相關(guān)技術(shù)的靜電放電保護(hù)器件100中，浪涌電流通過該 擊穿路徑被放電。發(fā)生二極管被擊穿的擊穿電壓是非常高的。因此， 如果該內(nèi)部電路受到穿過該擊穿二極管的放電路徑的保護(hù)，則該引腳 電壓就會(huì)高于內(nèi)部電路的擊穿電壓，并且該內(nèi)部電路無法被充分保護(hù)。
進(jìn)一步，流過被擊穿二極管的電流量小于流過正向偏置的二極管 的電流量。因此，在對(duì)大量的浪涌電流進(jìn)行放電時(shí)，該二極管區(qū)域增 加。進(jìn)一步，在相關(guān)技術(shù)的靜電放電保護(hù)器件100中，使用溝槽氧化 膜來增加二極管的擊穿電壓，因此需要有用于形成該溝槽氧化膜的附 加區(qū)域。也就是說，溝槽氧化膜的形成導(dǎo)致了該靜電放電保護(hù)器件100 的面積的增加。并且，如果該浪涌電流穿過該被擊穿的二極管被放電 時(shí)，則該二極管就被損壞或者擊穿。該靜電放電保護(hù)器件需要對(duì)該浪 涌電流進(jìn)行放電，以保護(hù)該內(nèi)部電流和保護(hù)該電路部件不被擊穿。如 果該電路部件被擊穿，就會(huì)出現(xiàn)下面的故障。也就是說，例如，引腳
電位被固定為VDD引腳的電位或者漏泄電流增加。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面的靜電擊穿保護(hù)方法保護(hù)半導(dǎo)體器件不受 到施加在第一引腳和第二引腳之間的浪涌電流的損壞，該半導(dǎo)體器件
包括二極管，用于施加從第一引腳到第二引腳的正向偏置電流；以 及雙極晶體管，用于在導(dǎo)通狀態(tài)下施加從第二引腳到第一引腳的電流， 在該第一引腳與第二引腳之間的電位差達(dá)到該二極管被擊穿的電平之 前實(shí)現(xiàn)該雙極晶體管的集電極引腳與發(fā)射極引腳之間的流通性。
根據(jù)本發(fā)明的靜電擊穿保護(hù)方法，該雙極晶體管在該二極管被擊 穿之前開始操作，并且對(duì)該浪涌電流進(jìn)行放電。因此，通過該雙極晶 體管操作就能夠?qū)擞侩娏鬟M(jìn)行放電。該浪涌電流不會(huì)擊穿該二極管。
如果大量的浪涌電流通過被擊穿的二極管被放電時(shí)，則就有可能出現(xiàn) 如下情況二極管被加熱，從而導(dǎo)致該二極管被擊穿。相反，在通過 該雙極晶體管操作來對(duì)浪涌電流進(jìn)行放電時(shí)，該晶體管的導(dǎo)通電阻低 于被擊穿二極管的導(dǎo)通電阻，因此即使施加了大量的浪涌電流，由該 雙極晶體管生成的熱量也是很小的。也就是說，根據(jù)本發(fā)明的靜電擊 穿保護(hù)方法，能夠保護(hù)半導(dǎo)體器件的內(nèi)部電路不受更大浪涌電流的損 壞。
進(jìn)一步，該雙極晶體管的導(dǎo)通電阻很小，因此如果給與了該雙極 晶體管與二極管類似的保護(hù)能力，則能夠在比該二極管更小的布局區(qū) 域中提供該雙極晶體管。
根據(jù)本發(fā)明的另一個(gè)方面， 一種靜電放電保護(hù)器件，用于保護(hù)半 導(dǎo)體器件不受到施加在第一電源引腳或第二電源引腳與輸入/輸出引腳
之間的浪涌電流的損壞，包括第一雙極晶體管，其具有與第一電源 引腳相連的集電極引腳，與輸入/輸出引腳相連的發(fā)射引腳，以及與第 二電源引腳相連的基極引腳；以及第二雙極晶體管，其具有與第二電 源引腳相連的集電極引腳，與輸入/輸出引腳相連的發(fā)射引腳，以及與 第一電源引腳相連的基極引腳，該第一和第二雙極晶體管之一確保如 下情況下集電極引腳與發(fā)射引腳之間的流通性第一或第二電源引腳 與輸入/輸出引腳之間的電位差低于另一個(gè)雙極晶體管的發(fā)射引腳與基 極引腳之間PN結(jié)的擊穿電壓。
根據(jù)本發(fā)明的靜電擊穿保護(hù)器件，該第一和第二雙極晶體管之一 在另一個(gè)雙極晶體管的PN結(jié)部分被擊穿之前開始操作。因此，能夠通 過該雙極晶體管操作來對(duì)浪涌電流進(jìn)行放電。該浪涌電流無法擊穿該 PN結(jié)部分。如果大量的浪涌電流通過已經(jīng)被擊穿的PN結(jié)部分被放電， 就有可能出現(xiàn)如下情況該P(yáng)N結(jié)被加熱，并被擊穿。相反，在通過該 雙極晶體管操作來對(duì)浪涌電流進(jìn)行放電時(shí)，該晶體管的導(dǎo)通電阻低于
被擊穿PN結(jié)的導(dǎo)通電阻，因此即使施加了大量的浪涌電流，在該P(yáng)N
結(jié)產(chǎn)生的熱量也是很小的。也就是說，根據(jù)本發(fā)明的靜電擊穿保護(hù)器 件，能夠保護(hù)半導(dǎo)體器件的內(nèi)部電路不受更大浪涌電流的損壞。
根據(jù)本發(fā)明的另一個(gè)方面， 一種靜電放電保護(hù)器件，用于保護(hù)半 導(dǎo)體器件不受到施加在第一電源引腳或第二電源引腳與輸入/輸出引腳
之間的浪涌電流的損壞，包括第一雙極晶體管，其具有與第一電源 引腳相連的集電極引腳，與輸入/輸出引腳相連的發(fā)射極引腳，以及與 第二電源引腳相連的基極引腳；以及第二雙極晶體管，其具有與第二 電源引腳相連的集電極引腳，與輸入/輸出引腳相連的發(fā)射引腳，以及 與第一電源引腳相連的基極引腳，至少該第一和第二雙極晶體管之一， 其包括在形成發(fā)射引腳的發(fā)射引腳區(qū)域下面并與其相鄰而形成的埋置 區(qū)域，具有與發(fā)射極區(qū)域相同的導(dǎo)電類型并且雜質(zhì)濃度低于發(fā)射極區(qū)
域的雜質(zhì)濃度。
根據(jù)本發(fā)明的靜電放電保護(hù)器件，在與第一和第二雙極晶體管的 發(fā)射極區(qū)域下面并與其相鄰而形成埋置區(qū)域，具有與發(fā)射極區(qū)域相同 的導(dǎo)電類型并且雜質(zhì)濃度低于發(fā)射極區(qū)域的雜質(zhì)濃度。由于該埋置區(qū) 域，因此能夠控制該發(fā)射極引腳與基極引腳之間的電場(chǎng)。因此，能夠 增加發(fā)射極引腳與基極引腳之間PN結(jié)的擊穿電壓。通過這種方式，如 果PN結(jié)的擊穿電壓增加并且超過了該雙極晶體管的起動(dòng)電壓，則能夠 通過該雙極晶體管對(duì)被施加的浪涌電流進(jìn)行放電。
根據(jù)本發(fā)明的用于半導(dǎo)體器件的充電放電保護(hù)方法和器件，可以 通過保護(hù)電路中的高可靠性的元件來保護(hù)內(nèi)部電路不受到更大浪涌電 流的損壞，并且防止布局面積增加。


本發(fā)明的上述和其他目標(biāo)，優(yōu)點(diǎn)和特征將會(huì)通過下面參照附圖對(duì)
某些優(yōu)選實(shí)施例的說明而變得更加清晰，其中
圖1為根據(jù)本發(fā)明第一實(shí)施例的靜電放電保護(hù)器件的電路圖； 圖2示出了第一實(shí)施例的靜電放電保護(hù)器件中在GND +情況下施
加靜電電荷時(shí)的元件的電流-電壓特性；
圖3示出了第一實(shí)施例的靜電放電保護(hù)器件中在GND —情況下施
加靜電電荷時(shí)的元件的電流-電壓特性；
圖4示出了第一實(shí)施例的靜電放電保護(hù)器件中在VDD +情況下施
加靜電電荷時(shí)的元件的電流-電壓特性；
圖5示出了第一實(shí)施例的靜電放電保護(hù)器件中在VDD —情況下施
加靜電電荷時(shí)的元件的電流-電壓特性；
圖6為第一實(shí)施例的靜電放電保護(hù)器件的剖面圖7示出了第一實(shí)施例的靜電放電保護(hù)器件的布局；
圖8示出了圖7的靜電放電保護(hù)器件的布局，其上形成了第一金
屬線；
圖9示出了圖7的靜電放電保護(hù)器件的布局，其上形成了第一和 第二金屬線；
圖IO為第一實(shí)施例的靜電放電保護(hù)器件的剖面圖，其己完成至第 一步驟；
圖u為第一實(shí)施例的靜電放電保護(hù)器件的剖面圖，其已完成至第
二步驟；
圖12為第一實(shí)施例的靜電放電保護(hù)器件的剖面圖，其已完成至第 二步驟；
圖13為第一實(shí)施例的靜電放電保護(hù)器件的剖面圖，其已完成至第 四步驟；
圖14為第一實(shí)施例的靜電放電保護(hù)器件的剖面圖，其已完成至第 五步驟；
圖15為第一實(shí)施例的靜電放電保護(hù)器件的剖面圖，其已完成至第 六步驟；
圖16為根據(jù)第一實(shí)施例的第一修改例子的靜電放電保護(hù)器件的 剖面圖17為根據(jù)第一實(shí)施例的第二修改例子的靜電放電保護(hù)器件的 剖面圖18為根據(jù)第一實(shí)施例的第二修改例子的靜電放電保護(hù)器件的 另一個(gè)例子的剖面圖19為根據(jù)第一實(shí)施例的第三修改例子的靜電放電保護(hù)器件的 剖面圖20為根據(jù)第一實(shí)施例的第三修改例子的靜電放電保護(hù)器件的
另—個(gè)例子的剖面圖21為根據(jù)第二實(shí)施例的靜電放電保護(hù)器件的剖面圖； 圖22為根據(jù)第二實(shí)施例的第一修改例子的靜電放電保護(hù)器件的 剖面圖23為根據(jù)第二實(shí)施例的第二修改例子的靜電放電保護(hù)器件的 剖面圖；以及
圖24為相關(guān)技術(shù)的靜電放電保護(hù)器件的電路圖。
具體實(shí)施例方式
現(xiàn)在將參照說明性實(shí)施例來描述本發(fā)明。本領(lǐng)域內(nèi)的技術(shù)人員可 以認(rèn)識(shí)到的是，通過使用本發(fā)明的教授可以實(shí)現(xiàn)許多變化實(shí)施例，并 且本發(fā)明并不僅限于用于說明目的的實(shí)施例。
第一實(shí)施例
下面，將參照附圖來描述本發(fā)明的實(shí)施例。圖1為根據(jù)本發(fā)明第 一實(shí)施例的靜電放電保護(hù)器件1的電路圖。如圖1所示，第一實(shí)施例 的靜電放電保護(hù)器件1包括第一雙極晶體管(例如，NPN晶體管2) 以及第二雙極晶體管(例如，PNP晶體管3)。進(jìn)一步，該靜電放電保 護(hù)器件1包括第一電源引腳(例如，電源引腳；下文中被稱為"VDD 引腳")，輸入/輸出引腳(下文中被稱為"I/0弓l勝卩")，以及第二電 源引腳(例如，接地引腳；下文中被稱為"GND引腳")。該I/0引 腳與半導(dǎo)體器件的內(nèi)部電路相連。該內(nèi)部電路包括例如NMOS晶體管 和PMOS晶體管。
該NPN晶體管2具有與VDD引腳相連的集電極引腳，與輸入/ 輸出引腳相連的發(fā)射極引腳，以及與GND引腳相連的基極引腳。進(jìn)一 步，該P(yáng)NP晶體管3具有與GND引腳相連的集電極引腳，與I/O引腳
相連的發(fā)射極引腳，以及與VDD引腳相連的基極引腳。順便提及，連
接在NPN晶體管2的基極引腳與GND引腳之間的電阻器RPW為其中 形成有NPN晶體管2的區(qū)域中的P阱區(qū)域的寄生電阻。進(jìn)一步，連接 在PNP晶體管3的基極引腳與VDD引腳之間的電阻器RNW為其中形 成有PNP晶體管3的區(qū)域中的N阱區(qū)域中的寄生電阻。
接下來描述第一實(shí)施例的靜電放電保護(hù)器件1的操作。首先，描 述該半導(dǎo)體器件的正常操作。在這種情況下，例如，接地電壓被施加 在GND引腳上，并且約3.3V的電源電壓被施加在VDD引腳上。進(jìn)一
步，數(shù)據(jù)信號(hào)被輸入至該i/o引腳或者從中輸出。該I/0引腳的信號(hào)電
壓具有位于該接地電壓電平與電源電壓電平之間的振幅。這里，如果 I/O引腳的電壓為接地電壓電平，則該P(yáng)NP晶體管3的發(fā)射極引腳就是 接地電壓電平，并且基極引腳為電源電壓電平，因此該P(yáng)NP晶體管不 工作。進(jìn)一步，該NPN晶體管2的發(fā)射極引腳為接地電壓電平，并且 基極引腳為接地電壓電平，因此該NPN晶體管2不工作。
另一方面，如果I/O引腳為電源電壓，PNP晶體管3的發(fā)射極引 腳為電源電壓電平，并且基極引腳為電源電壓電平，則該P(yáng)NP晶體管 3不工作。進(jìn)一步，該NPN晶體管2的發(fā)射極引腳為電源電壓電平， 并且基極引腳為接地電壓電平，因此該NPN晶體管2不工作。也就是 說，在該半導(dǎo)體正常工作的情況下，該靜電放電保護(hù)器件1不工作， 因此對(duì)于該半導(dǎo)體器件的正常工作沒有影響。
接下來，描述在給半導(dǎo)體器件施加上靜電荷時(shí)，該靜電放電保護(hù) 器件1的操作。根據(jù)第一引腳(例如，VDD引腳或GND引腳)的電 位電平，將靜電荷施加在第二引腳上，作為正或負(fù)電荷。例如，如果 正靜電荷被施加在GND引腳上，則I/O引腳的電壓高于GND引腳的 電壓(下文中，這種情況被稱為"GND +情況")。如果負(fù)靜電荷被 施加在GND引腳上，則I/O引腳的電壓低于GND引腳的電壓(下文 中，這種情況被稱為"GND —情況")。如果正靜電荷被施加在VDD
引腳上，則I/0引腳的電壓高于VDD引腳的電壓(下文中，這種情況 被稱為"VDD +情況")。如果負(fù)靜電荷被施加在VDD引腳上，則I/O 引腳的電壓低于VDD引腳的電壓(下文中，這種情況被稱為"VDD — 情況")。
該實(shí)施例的靜電放電保護(hù)器件1通過晶體管的快回操作或者由晶 體管的發(fā)射極引腳與基極引腳之間的PN結(jié)限定的二極管(下文中簡(jiǎn)稱 為二極管)的正向偏置來對(duì)由于被施加了靜電荷而產(chǎn)生的浪涌電流進(jìn) 行放電。二極管的正向偏置意味著在如下情況下將電流從陽極提供給 陰極二極管的N型半導(dǎo)體區(qū)域(陰極)的電壓高于P型半導(dǎo)體區(qū)域 (陽極)的電壓。
進(jìn)一步，接著將描述該快回操作。如果晶體管的發(fā)射極引腳與集 電極引腳之間的電位差隨著基極引腳的導(dǎo)通而增加，則在該發(fā)射極引 腳與基極引腳之間生成少數(shù)載流子。結(jié)果，確保了該晶體管的集電極 引腳與發(fā)射極引腳之間的流通性。也就是說，發(fā)射極引腳與集電極引 腳之間的電位差為該晶體管的起動(dòng)電壓，其僅僅能夠生成足夠驅(qū)動(dòng)該 發(fā)射極引腳與基極引腳之間的晶體管的少量載流子。該起動(dòng)電壓在下 文中被稱為"快回電壓"。進(jìn)一步，根據(jù)該快回電壓被激活的區(qū)域中 的晶體管操作就是快回操作。
如果該晶體管開始該快回操作，則該發(fā)射極引腳與集電極引腳之 間的電位差被降低至在集電極引腳與發(fā)射極引腳之間生成的擊穿電壓 BVceo。之后，集電極一發(fā)射極電壓根據(jù)在集電極引腳與發(fā)射極引腳之 間流動(dòng)的電流以及處于導(dǎo)通狀態(tài)的晶體管的電阻(導(dǎo)通電阻)而增加。 接著，集電極一發(fā)射極電流增加，并且如果該晶體管溫度增至晶體管 擊穿溫度，則該晶體管被擊穿。
另一方面，在陰極電壓高于陽極電壓的反向偏置狀態(tài)下，如果反 向偏置電壓增加，則在二極管中也會(huì)出現(xiàn)擊穿，并且電流從陰極流向
陽極(下文中該操作被稱為"擊穿操作")。在這種情況下，如果不 小于擊穿電流的電流流經(jīng)該二極管，則該二極管中就會(huì)包含很高的電 阻。大量電流流經(jīng)該高電阻，其結(jié)果就是該二極管被加熱并被擊穿。
快回操作期間該晶體管的導(dǎo)通電阻低于擊穿操作期間該二極管的 電阻值。進(jìn)一步，在基本上相同的溫度下該晶體管和二極管被擊穿。 因此，該晶體管的擊穿電流大于二極管的擊穿電流。
這里，根據(jù)將靜電荷施加至I/O引腳的情況詳細(xì)地描述該靜電放
電保護(hù)器件1的操作。首先，描述在GND +情況下施加靜電荷的情況。 在該情況下，由于PNP晶體管3導(dǎo)通，則浪涌電流經(jīng)PNP晶體管3從 1/0引腳流入GND引腳。在該實(shí)施例中，該P(yáng)NP晶體管3的快回電壓 被設(shè)置為低于該NPN晶體管2的發(fā)射極引腳與基極引腳之間形成的二 極管的擊穿電壓(下文中，被稱為"擊穿電壓")。圖2示出了在GND 十情況下內(nèi)部電路的NPN晶體管2， PNP晶體管3，以及NMOS晶體 管的電流一電壓特性。順便提及，在圖2中，縱軸表示施加給I/0引腳 的電流的絕對(duì)值，并且橫軸表示I/O引腳的引腳電壓的絕對(duì)值。進(jìn)一步， 曲線A表示PNP晶體管3的電流一電壓特性，曲線B表示NPN晶體 管2的電流一 電壓特性，并且曲線C表示NMOS晶體管的電流一 電壓 特性。
如圖2中所示，PNP晶體管3的快回電壓低于NMOS晶體管的擊 穿電壓以及NPN晶體管2的二極管的擊穿電壓。由于該特性，可以通 過PNP晶體管3的快回操作對(duì)靜電荷被施加在I/O引腳上時(shí)產(chǎn)生的浪 涌電流進(jìn)行放電，以防止I/0引腳與GND引腳之間的電位差增加。進(jìn) 一步，防止I/0引腳與GND引腳之間的電位差增加，使得該NPN晶體 管2的二極管不會(huì)被擊穿，并且?guī)缀鯖]有電流流經(jīng)該二極管。
下面給出對(duì)于在GND —情況下施加靜電荷的例子的描述。由于 NPN晶體管2的二極管中的正向偏置電流，這種情況下的浪涌電流從
GND引腳經(jīng)NPN晶體管2流入I/O引腳。圖3示出了在GND —情況 下內(nèi)部電路的NPN晶體管2， PNP晶體管3，以及NMOS晶體管的電 流一電壓特性。順便提及，在圖3中，縱軸表示施加給I/0引腳的電流 的絕對(duì)值，并且橫軸表示I/0引腳的引腳電壓的絕對(duì)值。進(jìn)一步，曲線 A表示PNP晶體管3的龜流一電壓特性，曲線B表示NPN晶體管2 的電流一電壓特性，并且曲線C表示NMOS晶體管的電流一電壓特性。
如圖3中所示，NPN晶體管2的電流一電壓特性顯示了根據(jù)二極 管的正向偏置的很陡的斜度。進(jìn)一步，PNP晶體管3的快回電壓高于 NMOS晶體管的擊穿電壓。由于該特性，可通過NPN晶體管2的二極 管的正向偏置對(duì)靜電荷被施加在I/O引腳上時(shí)產(chǎn)生的浪涌電流進(jìn)行放 電，以防止I/0引腳與GND引腳之間的電位差增加。由于可以防止I/0 引腳與GND引腳之間的電位差增加，因此不會(huì)出現(xiàn)該P(yáng)NP晶體管3 的快回操作，并且?guī)缀鯖]有電流流經(jīng)該P(yáng)NP晶體管3。
下面給出對(duì)于在VDD +情況下施加靜電荷的例子的描述。根據(jù) PNP晶體管3的二極管的正向偏置電流，這種情況下的浪涌電流從I/O 引腳經(jīng)NPN晶體管3流入VDD引腳。圖4示出了在VDD +情況下內(nèi) 部電路的NPN晶體管2， PNP晶體管3，以及PMOS晶體管的電流一 電壓特性。順便提及，在圖4中，縱軸表示施加給I/0引腳的電流的絕 對(duì)值，并且橫軸表示I/O引腳的引腳電壓的絕對(duì)值。進(jìn)一步，曲線A 表示PNP晶體管3的二極管的電流一電壓特性，曲線B表示NPN晶 體管2的電流一電壓特性，并且曲線D表示PMOS晶體管的電流一電 壓特性。
如圖4中所示，PNP晶體管2的電流一電壓特性顯示了根據(jù)二極 管的正向偏置的很陡的斜度。進(jìn)一步，NPN晶體管2的快回電壓高于 NMOS晶體管的擊穿電壓。由于該特性，通過PNP晶體管3的二極管 的正向偏置可以對(duì)靜電荷被施加在I/O引腳上時(shí)產(chǎn)生的浪涌電流進(jìn)行 放電，以防止I/0引腳與VDD引腳之間的電位差增加。進(jìn)一步，由于
可以防止I/O引腳與GND引腳之間的電位差增加，因此不會(huì)出現(xiàn)該 NPN晶體管2的快回操作，并且?guī)缀鯖]有電流流經(jīng)該NPN晶體管2。
下面給出對(duì)于在VDD —情況下施加靜電荷的例子的描述。因?yàn)樵?NPN晶體管2被導(dǎo)通，因此這種情況下的浪涌電流從VDD引腳經(jīng)NPN 晶體管2流入I/0引腳。在該實(shí)施例中，NPN晶體管2的快回電壓被 設(shè)置為低于該P(yáng)NP晶體管的二極管的擊穿電壓。圖5示出了在VDD — 情況下內(nèi)部電路的NPN晶體管2， PNP晶體管3，以及NMOS晶體管 的電流一電壓特性。順便提及，在圖5中，縱軸表示施加給I/0引腳的 電流的絕對(duì)值，并且橫軸表示I/0引腳的引腳電壓的絕對(duì)值。進(jìn)一步， 曲線A表示PNP晶體管3的二極管的電流一電壓特性，曲線B表示 NPN晶體管2的電流一電壓特性，并且曲線D表示PMOS晶體管的電 流一電壓特性。
如圖5中所示，NPN晶體管2的快回電壓低于NMOS晶體管的擊 穿電壓以及PNP晶體管2的二極管的擊穿電壓。由于該特性，可以通 過NPN晶體管2的快回操作對(duì)在VDD —情況下靜電荷被施加在I/O引 腳上時(shí)產(chǎn)生的浪涌電流進(jìn)行放電，以防止I/O引腳與VDD引腳之間的 電位差增加。進(jìn)一步，由于可以防止I/0引腳與GND引腳之間的電位 差增加，因此該P(yáng)NP晶體管3的二極管不會(huì)被擊穿，并且?guī)缀鯖]有電 流流經(jīng)該二極管。
從上面的描述中可以理解的是，在該實(shí)施例的靜電放電保護(hù)器件 1中，晶體管的快回電壓被設(shè)置為低于在晶體管的發(fā)射極引腳與基極引 腳之間的PN結(jié)形成的二極管的擊穿電壓。因此，該實(shí)施例的靜電放電 保護(hù)器件1能夠通過正向偏置二極管以及快回操作下的晶體管對(duì)浪涌 電流進(jìn)行放電，而不會(huì)擊穿二極管。進(jìn)一步，不通過被擊穿的二極管 來對(duì)浪涌電流進(jìn)行放電。這樣，即使該晶體管的尺寸比相關(guān)技術(shù)中的 小，也能夠獲得足夠的浪涌電流放電路徑。
進(jìn)一步，與二極管被擊穿的期間相比，在晶體管的快回操作期間 能夠抑制元件的溫度上升。這樣，與通過被擊穿的二極管來對(duì)浪涌電 流進(jìn)行放電的情況相比，該實(shí)施例的靜電放電保護(hù)器件1能夠?qū)Υ罅?的浪涌電流進(jìn)行放電。
現(xiàn)在對(duì)晶體管的結(jié)構(gòu)進(jìn)行描述，其中晶體管的快回電壓被設(shè)置為 低于該晶體管的發(fā)射極引腳與基極引腳之間限定的二極管的擊穿電 壓。圖6示出了該實(shí)施例的靜電放電保護(hù)器件1的剖面結(jié)構(gòu)。
如圖6中所示，在襯底區(qū)域5上形成了用于形成NPN晶體管2的 P阱區(qū)域20以及用于形成PNP晶體管3的N阱區(qū)域10。該P(yáng)阱區(qū)域 20由P型半導(dǎo)體構(gòu)成，并且N阱區(qū)域10由N型半導(dǎo)體構(gòu)成。
在P阱區(qū)域20上有選擇地形成基極區(qū)域21，集電極區(qū)域22，以 及發(fā)射極區(qū)域23。該基極區(qū)域21由P型半導(dǎo)體構(gòu)成，并且其雜質(zhì)濃度 高于P阱區(qū)域20的雜質(zhì)濃度。該集電極區(qū)域22由N型半導(dǎo)體構(gòu)成， 并且其雜質(zhì)濃度高于N阱區(qū)域10的雜質(zhì)濃度。該發(fā)射極區(qū)域23由N 型半導(dǎo)體構(gòu)成，并且其雜質(zhì)濃度高于N阱區(qū)域10的雜質(zhì)濃度。進(jìn)一步， 該發(fā)射極區(qū)域23之下并與其相鄰的區(qū)域由N型半導(dǎo)體構(gòu)成，并且埋置 區(qū)域(例如，LDDP區(qū)域24)的雜質(zhì)濃度低于在該區(qū)域中形成的發(fā)射 極區(qū)域23的雜質(zhì)濃度。
在N阱區(qū)域10上有選擇地形成基極區(qū)域11，集電極區(qū)域12，以 及發(fā)射極區(qū)域13。該基極區(qū)域11由N型半導(dǎo)體構(gòu)成，并且其雜質(zhì)濃 度高于N阱區(qū)域10的雜質(zhì)濃度。該集電極區(qū)域12由P型半導(dǎo)體構(gòu)成， 并且其雜質(zhì)濃度高于P阱區(qū)域20的雜質(zhì)濃度。該發(fā)射極區(qū)域13由P 型半導(dǎo)體構(gòu)成，并且其雜質(zhì)濃度高于P阱區(qū)域20的雜質(zhì)濃度。進(jìn)一步， 在發(fā)射極區(qū)域13之下并與其相鄰的區(qū)域中形成埋置區(qū)域(例如，LDDB 區(qū)域14)，其由P型半導(dǎo)體構(gòu)成，并且其雜質(zhì)濃度低于發(fā)射極區(qū)域23 的雜質(zhì)濃度。順便提及，除了基極區(qū)域，集電極區(qū)域，以及發(fā)射極區(qū)
域以外，在N阱區(qū)域10和P阱區(qū)域20之上的部分中形成絕緣區(qū)域。
從上面的描述中可以理解的是，在該實(shí)施例的靜電放電保護(hù)器件 1中，在發(fā)射極區(qū)域的下面形成區(qū)域的雜質(zhì)濃度低于該發(fā)射極區(qū)域
(LDDB區(qū)域14和LDDP區(qū)域24)的雜質(zhì)濃度，這就使得能夠根據(jù)施 加給該發(fā)射極引腳的電壓來控制在發(fā)射極區(qū)域和阱區(qū)域之間產(chǎn)生的電 場(chǎng)強(qiáng)度。結(jié)果，在發(fā)射極引腳與基極引腳之間的PN結(jié)處形成的二極管 的擊穿電壓被設(shè)置為高于該晶體管的快回電壓?？梢酝ㄟ^改變?cè)揕DDB 區(qū)域14和LDDP區(qū)域24的雜質(zhì)濃度來調(diào)整二極管的擊穿電壓。
接下來描述該靜電放電保護(hù)器件1的制造方法。圖7示出了從上 方看到的靜電放電保護(hù)器件1的布局。如圖7所示，該靜電放電保護(hù) 器件1包括N阱區(qū)域10和P阱區(qū)域20。在該N阱區(qū)域10中形成有該 PNP晶體管3的基極區(qū)域11，集電極區(qū)域12，以及發(fā)射極區(qū)域13。在 該P(yáng)阱區(qū)域20中形成有該NPN晶體管2的基極區(qū)域21，集電極區(qū)域 22,以及發(fā)射極區(qū)域23。進(jìn)一步，在每個(gè)基極區(qū)域，集電極區(qū)域以及 發(fā)射極區(qū)域中形成有接觸孔4，用于與上面的金屬線相連。
圖8示出了一個(gè)布局，其中第一金屬線被加給圖7的布局，并且 圖9也示出了一個(gè)布局，其中第二金屬線被加給圖8的布局。如圖S 和9所示，該靜電放電保護(hù)器件1的引腳通過兩條金屬線連接在一塊。 例如，NPN晶體管2的基極區(qū)域21通過第一金屬線31與PNP晶體管 3的集電極區(qū)域12相連。雖然沒有示出，但是該金屬線31與GND引 腳相連。該NPN晶體管2的發(fā)射極區(qū)域23通過第一金屬線32與PNP 晶體管3的發(fā)射極區(qū)域23相連。雖然沒有示出，但是該金屬線32與 I/O引腳相連。該NPN晶體管2的集電極區(qū)域22通過第二金屬線33 與PNP晶體管3的基極區(qū)域11相連。雖然沒有示出，但是該金屬線 33與VDD引腳相連。
接下來參照?qǐng)D9中的X—X，截面圖來詳細(xì)地描述該靜電放電保護(hù)
器件1的制造方法。圖io為已經(jīng)完成至第一步驟的靜電放電保護(hù)器件
1的截面圖。在該第一步驟中，有選擇地在襯底區(qū)域上的P型半導(dǎo)體層 中形成溝槽，并且將絕緣體例如氧化膜填入該溝槽中，從而形成絕緣 區(qū)域6。
圖11為已經(jīng)完成至第二步驟的靜電放電保護(hù)器件1的截面圖。如
圖ll所示，在第二步驟中形成了N阱區(qū)域10和P阱區(qū)域20。通過圖 案化來確定該N阱區(qū)域10和P阱區(qū)域20的形狀；該圖案化步驟有選
擇地給保護(hù)層印上掩模。根據(jù)該圖案化，雜質(zhì)被注入到預(yù)定區(qū)域中，
從而形成N阱區(qū)域10和P阱區(qū)域20。在形成N阱區(qū)域10的情況下， 例如，注入磷離子。進(jìn)一步，在形成P阱區(qū)域20的情況下，例如，注 入硼離子。
圖12為已經(jīng)完成至第三步驟的靜電放電保護(hù)器件1的截面圖。如 圖12所示，在第三步驟中，形成低濃度區(qū)域(LDDB區(qū)域14和LDDP 區(qū)域24)，用于增加二極管的擊穿電壓。在LDDB區(qū)域14中，形成 PNP晶體管3的發(fā)射極區(qū)域13。在比發(fā)射極區(qū)域13更深的部分中形成 LDDB區(qū)域14?？梢酝ㄟ^注入例如硼離子來得到該LDDB區(qū)域14。在 該LDDP區(qū)域24中，形成PNP晶體管2的發(fā)射極區(qū)域23。在比發(fā)射 極區(qū)域23更深的部分中形成LDDP區(qū)域24。可以通過注入例如磷離子 來得到該LDDP區(qū)域24。這里，LDDB區(qū)域14以及LDDP區(qū)域24的 雜質(zhì)濃度基本上與N阱區(qū)域10以及P阱區(qū)域20的相同。
圖13為已經(jīng)完成至第四步驟的靜電放電保護(hù)器件1的截面圖。如 圖13所示，在第四步驟中形成基極區(qū)域，集電極區(qū)域，以及發(fā)射極區(qū) 域。通過注入硼離子來獲得NPN晶體管2的基極區(qū)域21以及PNP晶 體管3的集電極區(qū)域12和發(fā)射極區(qū)域13。被摻雜的雜質(zhì)濃度高于P阱 區(qū)域20的雜質(zhì)濃度。另一方面，通過注入砷離子來獲得NPN晶體管2 的集電極區(qū)域22和發(fā)射極區(qū)域23以及PNP晶體管3的基極區(qū)域11。 被摻雜的雜質(zhì)濃度高于N阱區(qū)域IO的雜質(zhì)濃度。通過第一至第四步驟
形成的區(qū)域在下文中被稱為"元件區(qū)域"。
圖14為已經(jīng)完成至第五步驟的靜電放電保護(hù)器件1的截面圖。如
圖14中所示，在第五步驟中形成中間層膜7，觸點(diǎn)4，以及第一金屬 線30和31。形成該中間層膜7，用于覆蓋該元件區(qū)域表面。該觸點(diǎn)4 穿過該中間層膜7，以暴露出該基極區(qū)域，集電極區(qū)域，和發(fā)射極區(qū)域。 通過將金屬材料填充到中間層膜7中形成的溝槽中來得到觸點(diǎn)4。根據(jù) 靜電放電保護(hù)器件1中元件的連接形式來鋪設(shè)該第一金屬線31和32， 并且形成在該中間層膜7的表面上。進(jìn)一步，該第一金屬線30部分地 連接在第二金屬線和觸點(diǎn)4之間。
圖15為已經(jīng)完成至第六步驟的靜電放電保護(hù)器件1的截面圖。如 圖15中所示，在第六步驟中，形成中間層膜8，通孔9，以及第二金 屬線33。形成該中間層膜8就是為了使得該第一金屬線與第二金屬線 相互絕緣。該通孔9連接在第一金屬線與第二金屬線之間。通過將金 屬材料填入穿過該中間層膜8的孔來獲得該通孔9，以暴露出該第一金 屬線表面。在該絕緣膜8上形成第二金屬線33。
通過第一至第六步驟，能夠制造出該實(shí)施例的靜電放電保護(hù)器件 1。進(jìn)一步，上述的步驟可以為MOS晶體管制造過程中的步驟。在這 種情況下，可以通過該實(shí)施例的靜電放電保護(hù)器件1來保護(hù)內(nèi)部電路 不被擊穿，即使在由MOS晶體管構(gòu)成的電路中，其中該MOS晶體管 的擊穿電壓很低。順便提及，包括上述步驟的制造過程為制造方法的 一個(gè)例子，并且該實(shí)施例的靜電放電保護(hù)器件1的制造方法不僅限于 此。
接下來描述通過另一個(gè)靜電放電保護(hù)方法制造的該實(shí)施例的靜電 放電保護(hù)器件1的截面結(jié)構(gòu)。首先，說明第一修改實(shí)例。圖16為第一
修改實(shí)例的靜電放電保護(hù)器件1的截面圖。如圖16所示，該第一修改 實(shí)例的靜電放電保護(hù)器件1包括P阱區(qū)域14a和N阱區(qū)域24a，代替
LDDB區(qū)域14和LDDP區(qū)域24。在這種情況下，在發(fā)射極區(qū)域和基極 區(qū)域之間形成一個(gè)區(qū)域，該區(qū)域的雜質(zhì)濃度低于發(fā)射極區(qū)域的雜質(zhì)濃 度。這樣，基極引腳與發(fā)射極引腳之間形成的二極管的擊穿電壓就能 夠增加。順便提及，在該第一修改實(shí)例中，為了將發(fā)射極區(qū)域13下面 的P阱區(qū)域14a與襯底區(qū)域5絕緣開，在形成有PNP晶體管3的區(qū)域 的下面形成深N阱區(qū)域15。
接下來描述第二修改實(shí)例。第二修改實(shí)例的靜電放電保護(hù)器件1 用在如下的情況下，即PNP晶體管3的發(fā)射極區(qū)域13與N阱區(qū)域10 之間的擊穿電壓很高。圖17為這種情況下該靜電放電保護(hù)器件1的截 面圖。如圖17所示，第二修改實(shí)例的靜電放電保護(hù)器件1僅僅包括 LDDP區(qū)域24，作為低濃度區(qū)域，與發(fā)射極區(qū)域相鄰。在該第二修改 實(shí)例中，可以用N阱區(qū)域24a來代替LDDP區(qū)域24。圖18為靜電放 電保護(hù)器件l的截面圖，其中包括N阱區(qū)域24a，代替LDDP區(qū)域24。
現(xiàn)在描述第三修改實(shí)例。該第三修改實(shí)例的靜電放電保護(hù)器件1 用在如下的情況下，即NPN晶體管2的發(fā)射極區(qū)域23與P阱區(qū)域20 之間的擊穿電壓很高。圖19為這種情況下該靜電放電保護(hù)器件1的截 面圖。如圖19所示，第三修改實(shí)例的靜電放電保護(hù)器件1僅僅包括 LDDB區(qū)域14，作為低濃度區(qū)域，與發(fā)射極區(qū)域相鄰。在該第三修改 實(shí)例中，也可以用P阱區(qū)域14a來代替LDDB區(qū)域14。圖20為靜電放 電保護(hù)器件l的截面圖，其中包括P阱區(qū)域14a，代替LDDB區(qū)域14。 順便提及，如圖20中所示，可以在形成NPN晶體管2的區(qū)域以及形 成PNP晶體管3的區(qū)域下面形成深阱區(qū)域15。
第二實(shí)施例
根據(jù)本發(fā)明的第二實(shí)施例的靜電放電保護(hù)器件la與第一實(shí)施例的 靜電放電保護(hù)器件1的不同之處在于在阱區(qū)域中形成的寄生電阻(電 阻器RNW和電阻器RPW)的阻值實(shí)質(zhì)上增加了。如果該寄生電阻的 阻值增加了，則在該發(fā)射極引腳與基極引腳之間的二極管被擊穿之后， I/O引腳和VDD引腳或GND引腳之間的電位差可以根據(jù)許多浪涌電流 而增加。通過增加該電位差，即使該二極管的擊穿操作先于該晶體管 的快回操作，該晶體管也可以在該二極管被擊穿之前開始該快回操作。
例如，如果由于制造步驟的變化而使得該二極管的擊穿電壓發(fā)生 很大的波動(dòng)，則可以有效地基本上增加電阻器RNW和電阻器RPW的 電阻值。
圖21為靜電放電保護(hù)器件la的例子的截面圖，其中電阻器RNW 和電阻器RPW的電阻值被設(shè)置為基本較大。如圖21所示，在該例子 的靜電放電保護(hù)器件la中，發(fā)射極區(qū)域與基極區(qū)域之間的距離大于第 一實(shí)施例的靜電放電保護(hù)器件1中的距離。這樣，在發(fā)射極區(qū)域與基 極區(qū)域之間形成的N阱區(qū)域10的長(zhǎng)度增加，因此電阻器RNW和電阻 器RPW的電阻值也會(huì)增加。
進(jìn)一步，圖22為第二實(shí)施例的第一修改實(shí)例的截面圖。在該第二 實(shí)施例的第一修改實(shí)例的靜電放電保護(hù)器件la中，發(fā)射極區(qū)域與基極 區(qū)域之間的距離與第一實(shí)施例的相同。在第二實(shí)施例的第一修改實(shí)例 中，在集電極區(qū)域和基極區(qū)域之間的區(qū)域中形成具有低雜質(zhì)濃度的阱 區(qū)域。該具有低雜質(zhì)濃度的阱區(qū)域由半導(dǎo)體構(gòu)成，其中該半導(dǎo)體具有 與它周圍的阱區(qū)域相同的導(dǎo)電類型。具有低雜質(zhì)濃度的阱區(qū)域的電阻 值大于該周圍阱區(qū)域的電阻值。這樣，可以通過形成具有低雜質(zhì)濃度 的阱區(qū)域來增加電阻器RNW和電阻器RPW的電阻值。
圖23為第二實(shí)施例的第二修改實(shí)例的截面圖。除了電阻器被插入 在基極區(qū)域與同該基極區(qū)域相連的引腳之間以外，該第二實(shí)施例的第 二修改實(shí)例的靜電放電保護(hù)器件la具有與第一實(shí)施例的靜電放電保護(hù) 器件1相同的結(jié)構(gòu)。該電阻器由例如多晶硅構(gòu)成。進(jìn)一步，形成該電 阻器，且與NPN晶體管2以及PNP晶體管3無關(guān)。按照這種與晶體管 無關(guān)的方式形成電阻器使得能夠在完成制造半導(dǎo)體器件之后對(duì)線進(jìn)行
加工，并且改變?cè)撾娮杵鱎NW和電阻器RPW的電阻值。
很清楚的是，本發(fā)明并不限于上述實(shí)施例，并且可以在不脫離本 發(fā)明的范圍和精神的情況下進(jìn)行修改和改變。
權(quán)利要求
1.一種靜電擊穿保護(hù)方法，用于保護(hù)半導(dǎo)體器件不受施加在第一引腳和第二引腳之間的浪涌電流的損壞，該半導(dǎo)體器件包括二極管，用于施加從第一引腳到第二引腳的正向偏置電流；以及雙極晶體管，用于在導(dǎo)通狀態(tài)下施加從第二引腳到第一引腳的方向的電流，在該第一引腳與第二引腳之間的電位差達(dá)到該二極管被擊穿的電平之前，在該雙極晶體管的集電極引腳與發(fā)射極引腳之間獲得流通性。
2. 根據(jù)權(quán)利要求1的靜電擊穿保護(hù)方法，其中確保該雙極晶體管 的集電極引腳與發(fā)射極引腳之間的流通性時(shí)的起動(dòng)電壓低于二極管的 擊穿電壓。
3. 根據(jù)權(quán)利要求1的靜電擊穿保護(hù)方法，其中確保該雙極晶體管 的集電極引腳與發(fā)射極引腳之間的流通性時(shí)的起動(dòng)電壓低于該半導(dǎo)體 器件的內(nèi)部電路中晶體管的擊穿電壓。
4. 一種靜電放電保護(hù)器件，用于保護(hù)半導(dǎo)體器件不受到施加在第 一電源引腳或第二電源引腳與輸入/輸出引腳之間的浪涌電流的損壞， 包括第一雙極晶體管，具有與第一電源引腳相連的集電極引腳，與輸入/輸出引腳相連的發(fā)射引腳，以及與第二電源引腳相連的基極引腳； 以及第二雙極晶體管，具有與第二電源引腳相連的集電極引腳，與輸 入/輸出引腳相連的發(fā)射極引腳，以及與第一電源引腳相連的基極引腳，在如下情況下，該第一和第二雙極晶體管之一確保集電極引腳與 發(fā)射引腳之間的流通性，所述情況是，第一或第二電源引腳與輸入/輸 出引腳之間的電位差低于另一雙極晶體管的發(fā)射引腳與基極引腳之間 PN結(jié)的擊穿電壓。
5. 根據(jù)權(quán)利要求4的靜電放電保護(hù)器件，其中確保該第一或第二 雙極晶體管的集電極引腳與發(fā)射極引腳之間的流通性時(shí)的起動(dòng)電壓低于PN結(jié)的擊穿電壓。
6. 根據(jù)權(quán)利要求4的靜電放電保護(hù)器件，其中該第一和第二雙極 晶體管具有位于基極引腳和與該基極引腳相連的第一電源引腳或第二電源引腳之間的阻性元件。
7. 根據(jù)權(quán)利要求4的靜電放電保護(hù)器件，其中該第一雙極晶體管 為NPN型雙極晶體管，該第二雙極晶體管為PNP型雙極晶體管。
8. —種靜電放電保護(hù)器件，用于保護(hù)半導(dǎo)體器件不受到施加在第 一電源引腳或第二電源引腳與輸入/輸出引腳之間的浪涌電流的損壞， 包括第一雙極晶體管，具有與第一電源引腳相連的集電極引腳，與輸 入/輸出引腳相連的發(fā)射極引腳，以及與第二電源引腳相連的基極引腳； 以及第二雙極晶體管，其具有與第二電源引腳相連的集電極引腳，與 輸入/輸出引腳相連的發(fā)射極引腳，以及與第一電源引腳相連的基極引 腳，至少該第一和第二雙極晶體管之一包括埋置區(qū)域，該埋置區(qū)域形 成在其中形成有發(fā)射極引腳的發(fā)射極區(qū)域下面并與發(fā)射極區(qū)域相鄰， 具有與發(fā)射極區(qū)域相同的導(dǎo)電類型，且雜質(zhì)濃度低于發(fā)射極區(qū)域的雜 質(zhì)濃度。
9. 根據(jù)權(quán)利要求8的靜電放電保護(hù)器件，其中該第一和二雙極晶 體管包括位于基極引腳和與該基極引腳相連的第一電源引腳或第二電 源引腳之間的阻性元件。
10. 根據(jù)權(quán)利要求9的靜電放電保護(hù)器件，其中該阻性元件的阻 值基于其中形成有該第一和第二雙極晶體管的阱區(qū)域的雜質(zhì)濃度。
11. 根據(jù)權(quán)利要求8的靜電放電保護(hù)器件，其中該第一雙極晶體 管為NPN型雙極晶體管，該第二雙極晶體管為PNP型雙極晶體管。
全文摘要
根據(jù)本發(fā)明的實(shí)施例，一種靜電擊穿保護(hù)方法保護(hù)半導(dǎo)體器件不受到第一引腳與第二引腳之間施加的浪涌電流的損害，該半導(dǎo)體器件包括二極管，用于施加從第一引腳到第二引腳的正向偏置電流；以及雙極晶體管，用于在導(dǎo)通狀態(tài)下施加從第二引腳到第一引腳方向的電流，在第一引腳與第二引腳之間的電位差達(dá)到擊穿該二極管的電平之前獲得該雙極晶體管的集電極引腳與發(fā)射極引腳之間的流通性。
文檔編號(hào)H01L27/06GK101097915SQ20071010903
公開日2008年1月2日 申請(qǐng)日期2007年6月12日 優(yōu)先權(quán)日2006年6月12日
發(fā)明者永井隆行 申請(qǐng)人:恩益禧電子股份有限公司