專利名稱：靜電放電保護(hù)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及靜電放電保護(hù)器件。具體來說，本發(fā)明涉及一種靜電 放電保護(hù)器件，用于通過靜電放電保護(hù)元件對(duì)由于施加到半導(dǎo)體器件 外部端子的靜電荷而流動(dòng)的電流進(jìn)行放電。
現(xiàn)有技術(shù)
如果靜電荷被施加到半導(dǎo)體器件的端子，則由于該靜電荷而導(dǎo)致 的異常電流(以下稱為"浪涌電流")流過電路。如果產(chǎn)生了浪涌電流， 則存在內(nèi)部電路被擊穿的危險(xiǎn)。由靜電電荷產(chǎn)生的擊穿以下稱為"靜電 擊穿"。
為了防止靜電擊穿，通常的半導(dǎo)體器件包括靜電放電保護(hù)器件(或
裝置)。日本未審專利申請(qǐng)公開No.2003-203985公開了一種靜電放電 保護(hù)裝置的例子。
圖25示出了日本未審專利申請(qǐng)公開No.2003-203985中公開的靜 電放電保護(hù)裝置IOO的電路圖。如圖25所示，現(xiàn)有技術(shù)的靜電放電保 護(hù)裝置IOO包括PNP晶體管101、NPN晶體管102、連接二極管的NMOS 晶體管104、輸入/輸出端子(I/O端子)，電源端子(VDD端子)， 以及接地端子(GND端子)。1/0端子是半導(dǎo)體器件的輸入/輸出端子。 端子與內(nèi)部電路相連接。PNP晶體管101具有通過電阻器Rpw與GND 端子相連的集電極，與I/O端子相連的發(fā)射極、以及通過電阻器Rnw 與VDD端子相連的基極。NPN晶體管102具有與PNP晶體管101的 基極相連的集電極，與GND端子相連的發(fā)射極、以及與PNP晶體管 的集電極相連的基極。
NMOS晶體管104具有與GND端子相連的源極，與VDD端子相 連的漏極，以及與源極相連的柵極。即，在現(xiàn)有技術(shù)的靜電放電保護(hù) 裝置中，PNP晶體管101和NPN晶體管102構(gòu)成了閘流管。
對(duì)靜電放電保護(hù)裝置100如何保護(hù)內(nèi)部電路使其免于被擊穿進(jìn)行 說明。靜電電荷被施加到I/0端子。假設(shè)VDD端子的電位電平被用作 基準(zhǔn)，如果施加了正靜電電荷(施加了 VDD+)，則PNP晶體管101 的寄生二極管正向偏置，隨后浪涌電流流入該VDD端子。
如果基于GND端子的電位電平(施加了 GND+)施加了正靜電電 荷，則連接二極管的NMOS晶體管發(fā)生了擊穿，且閘流管導(dǎo)通。結(jié)果， 浪涌電流流入GND端子。
靜電放電保護(hù)裝置100保護(hù)內(nèi)部電路，使其免于由于上述路徑的 浪涌電流的釋放而被擊穿。
然而，在現(xiàn)有技術(shù)的靜電放電保護(hù)裝置100中，如果施加了負(fù)靜 電電荷，則很難保護(hù)電路。此外，如果在晶體管的PN結(jié)處的擊穿路徑 被用作浪涌電流的路徑時(shí)，則存在不能流動(dòng)足夠的電流以及半導(dǎo)體器 件被擊穿的擔(dān)憂。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一方面，包括第一電源端子、第二電源端子以及 輸入/輸出端子的用于半導(dǎo)體器件的靜電放電保護(hù)電路，包括使浪涌 電流從輸入/輸出端子流到第二電源端子的閘流管；以及雙極性晶體管， 其使浪涌電流從第一電源端子流到輸入/輸出端子。
根據(jù)本發(fā)明第二方面的靜電放電保護(hù)電路，包括第一雙極性晶 體管，其包括與第一電源端子相連的一個(gè)端子，與輸入/輸出端子相連 的另一端子，和與第二電源端子相連的控制端子；以及閘流管，其包
括與輸入/輸出端子相連的一個(gè)端子，與第二電源端子相連的另一端子， 以及與第一電源端子相連的控制端子。
根據(jù)本發(fā)明，如果施加了靜電電荷，則可以對(duì)較大的浪涌電流進(jìn) 行放電。


參考附圖，根據(jù)以下某些優(yōu)選實(shí)施例的說明，本發(fā)明的上述及其 他目的、特征以及優(yōu)點(diǎn)將變得更加明顯，其中
圖l示出了根據(jù)本發(fā)明第一實(shí)施例的靜電放電保護(hù)電路的電路圖2示出了當(dāng)在第一實(shí)施例的靜電放電保護(hù)電路中的GND+狀態(tài)
下施加靜電電荷時(shí)的元件的電流-電壓特性曲線圖3示出了當(dāng)在第一實(shí)施例的靜電放電保護(hù)電路中的GND-狀態(tài)
下施加靜電電荷時(shí)的元件的電流-電壓特性曲線圖4示出了當(dāng)在第一實(shí)施例的靜電放電保護(hù)電路中的VDD+狀態(tài)
下施加靜電電荷時(shí)的元件的電流-電壓特性曲線圖5示出了當(dāng)在第一實(shí)施例的靜電放電保護(hù)電路中的VDD-狀態(tài)
下施加靜電電荷時(shí)的元件的電流-電壓特性曲線圖6示出了第一實(shí)施例的靜電放電保護(hù)電路的剖面圖； 圖7示出了第一實(shí)施例的靜電放電保護(hù)電路的布局； 圖8示出了其上形成有金屬線的圖7的靜電放電保護(hù)電路的布局； 圖9示出了其上形成有金屬線的圖8的靜電放電保護(hù)電路的布局； 圖IO示出了第一實(shí)施例的靜電放電保護(hù)電路的剖面圖，其已經(jīng)完
成直到第一步驟；
圖ll示出了第一實(shí)施例的靜電放電保護(hù)電路的剖面圖，其已經(jīng)完
成直到第二步驟；
圖12示出了第一實(shí)施例的靜電放電保護(hù)電路的剖面圖，其已經(jīng)完
成直到第三步驟；
圖13示出了第一實(shí)施例的靜電放電保護(hù)電路的剖面圖，其已經(jīng)完
成直到第四步驟； 圖14示出了第一實(shí)施例的靜電放電保護(hù)電路的剖面圖，其已經(jīng)完 成直到第五步驟；
圖15示出了第一實(shí)施例的靜電放電保護(hù)電路的剖面圖，其已經(jīng)完 成直到第六步驟；
圖16示出了根據(jù)第一實(shí)施例的變型例的靜電放電保護(hù)電路的剖面
圖17示出了根據(jù)第一實(shí)施例的變型例的靜電放電保護(hù)電路的剖面
圖18示出了根據(jù)第一實(shí)施例的變型例的靜電放電保護(hù)電路的另一 例子的剖面圖19示出了根據(jù)第一實(shí)施例的變型例的靜電放電保護(hù)電路的剖面
圖20示出了根據(jù)第一實(shí)施例的變型例的靜電放電保護(hù)電路的另一 例子的剖面圖21示出了根據(jù)本發(fā)明第二實(shí)施例的靜電放電保護(hù)電路的剖面
圖22示出了根據(jù)第二實(shí)施例的變型例的靜電放電保護(hù)電路的剖面
圖23示出了根據(jù)第二實(shí)施例的變型例的靜電放電保護(hù)電路的剖面
圖24示出了根據(jù)第二實(shí)施例的變型例的靜電放電保護(hù)電路的剖面 圖；以及
圖25示出了現(xiàn)有技術(shù)的靜電放電保護(hù)電路的電路圖。
具體實(shí)施例方式
現(xiàn)在將參考說明性的實(shí)施例在此描述本發(fā)明。本領(lǐng)域技術(shù)人員將 認(rèn)識(shí)到使用本發(fā)明的教導(dǎo)可以完成多種可選實(shí)施例，而且本發(fā)明不局 限于為了說明的目的而示出的實(shí)施例。
第一實(shí)施例
以下，參考附圖描述本發(fā)明的實(shí)施例。圖1示出了根據(jù)本發(fā)明第 一實(shí)施例的靜電放電保護(hù)裝置的電路圖。如圖1所示，第一實(shí)施例的
靜電放電保護(hù)裝置1包括PNP晶體管(第二雙極性晶體管)2， NPN 晶體管(第三雙極性晶體管)3， NPN晶體管(第一雙極性晶體管)4， 以及二極管(觸發(fā)元件)5。進(jìn)一步，靜電放電保護(hù)裝置1包括第一電 源端子(以下稱為"VDD端子")，輸入/輸出端子(以下稱為"I/0端子 ")，以及第二電源端子(以下稱為"GND端子")。1/0端子與半導(dǎo)體 器件的內(nèi)部電路相連接。例如，內(nèi)部電路包括NMOS晶體管以及PMOS 晶體管。
PNP晶體管2具有通過電阻器RPW1與GND端子相連的集電極， 與I/O端子相連的發(fā)射極、以及通過電阻器RNW和RNBL與VDD端 子相連的基極。NPN晶體管3具有與PNP晶體管2的基極相連的集電 極，與GND端子相連的發(fā)射極、以及與PNP晶體管2的集電極相連 的基極。
在本實(shí)施例中，NPN晶體管3和PNP晶體管2構(gòu)成閘流管。二極 管5具有與GND端子相連的陽極以及與PNP晶體管2的基極和VDD 端子相連的陰極。二極管5觸發(fā)由PNP晶體管2以及NPN晶體管3構(gòu) 成的閘流管的導(dǎo)通。
NPN晶體管4具有與VDD端子相連的集電極，與I/O端子相連的 發(fā)射極、通過電阻器RPW2與GND端子相連的基極。
接下來描述第一實(shí)施例的靜電放電保護(hù)裝置1的操作。首先，描 述半導(dǎo)體器件的正常操作。在這種情況下，地電壓被施加到GND端子， 且將例如約3.3V施加到VDD端子。進(jìn)一步，向I/O端子輸入數(shù)據(jù)信號(hào) /或從1/0端子輸出數(shù)據(jù)信號(hào)。在正常操作下，數(shù)據(jù)信號(hào)的電壓(幅值) 處于地電壓電平以及電源電壓電平之間。這里，如果i/o端子的電壓處 于地電壓電平，則PNP晶體管2的發(fā)射極端子處于地電壓電平，以及
基極端子位于電源電壓電平，因此沒有操作PNP晶體管2。進(jìn)一步，
NPN晶體管3的發(fā)射極端子處于地電壓電平，以及基極端子處于地電 壓電平，因此NPN晶體管3沒有操作。觸發(fā)二極管未施加有等于或者 高于擊穿電壓的電壓，以及閘流管并未導(dǎo)通。
進(jìn)一步，NPN晶體管4的發(fā)射極端子處于地電壓電平，以及基極 端子處于地電壓電平，因此NPN晶體管3沒有操作。
另一方面，I/O端子處于電源電壓電平，PNP晶體管2的發(fā)射極端 子處于電源電壓電平，以及基極端子處于電源電壓電平，因此PNP晶 體管2沒有操作。進(jìn)一步，NPN晶體管3的發(fā)射極端子處于地電壓電 平，因此基極端子處于地電壓，因此NPN晶體管3沒有操作。觸發(fā)二 極管未施加有等于或者高于擊穿電壓的電壓，因此閘流管并未導(dǎo)通。
NPN晶體管4的發(fā)射極端子處于電源電壓電平，以及基極端子處 于地電壓電平，因此NPN晶體管4沒有操作。
艮口，在半導(dǎo)體器件的正常操作下，靜電放電保護(hù)裝置1沒有操作， 因此對(duì)半導(dǎo)體器件的普通操作的沒有影響。
接下來，給出了向半導(dǎo)體器件施加靜電電荷時(shí)的靜電放電保護(hù)裝 置1的操作?；贕ND端子或者VDD端子的電位電平，靜電電荷被 施加到I/O端子作為正或者負(fù)電荷。例如，如果正靜電電荷被施加到 GND端子，則I/O端子的電壓高于GND端子的電壓(以下該狀態(tài)被稱 為"GND+狀態(tài)")。如果負(fù)靜電電荷被施加到GND端子，則I/0端子 的電壓低于GND端子的電壓(以下該狀態(tài)被稱為"GND-狀態(tài)")。如果 正靜電電荷被施加到VDD端子，則I/O端子的電壓高于VDD端子的 電壓(以下該狀態(tài)被稱為"VDD+狀態(tài)")。如果負(fù)靜電電荷被施加到 VDD端子，則I/O端子的電壓低于GND端子的電壓(以下該狀態(tài)被稱 為"VDD-狀態(tài)")。
在該實(shí)施例的靜電放電保護(hù)裝置1中，如果在GND+狀態(tài)下I/O 端子被施加有靜電電荷，則閘流管導(dǎo)通以釋放浪涌電流。如果在GND-狀態(tài)下該端子被施加有靜電電荷，則根據(jù)形成在NPN晶體管4中的寄 生二極管中的正向偏置電流而釋放浪涌電流。進(jìn)一步，在靜電放電保 護(hù)裝置1中，在VDD+狀態(tài)下I/0端子被施加有靜電電荷，則根據(jù)閘流 管中的PNP晶體管2的寄生二極管中的正向偏置電流而釋放浪涌電流。 如果在VDD-狀態(tài)下該端子被施加有靜電電荷，則基于NPN晶體管4 的快速恢復(fù)操作而釋放浪涌電流。
首先，描述閘流管的導(dǎo)通操作。如果預(yù)定電壓或者更高的電壓被 施加到二極管5，則二極管5被擊穿。結(jié)果，基極電流流過PNP晶體 管2， PNP晶體管2導(dǎo)通。在PNP晶體管2導(dǎo)通之后，也向NPN晶體 管3提供基極電流，且NPN晶體管3導(dǎo)通。通過這些步驟，1/0端子 與GND端子電連接，且該操作是閘流管的導(dǎo)通操作。
另一方面，如果反向偏壓增加，則即使在陰極電壓高于陽極電壓 的反向偏置的狀態(tài)下，在形成在NPN晶體管4中的寄生二極管中也出 現(xiàn)了擊穿，以及有時(shí)，電流從陰極流到陽極。然而，由閘流管的導(dǎo)通 操作產(chǎn)生的導(dǎo)通電阻遠(yuǎn)低于NPN晶體管4的擊穿操作時(shí)的二極管的電 阻。因此，由于閘流管導(dǎo)通，因此可以流動(dòng)較大的浪涌電流。
進(jìn)一步，接下來描述晶體管的快速恢復(fù)操作。就晶體管而言，如 果發(fā)射極端子以及集電極端子之間的電位差在基極端子開路(高阻抗) 的狀態(tài)中增加，則在發(fā)射極端子以及基極端子之間產(chǎn)生了少數(shù)載流子。 結(jié)果，確保了晶體管的集電極端子以及發(fā)射極端子之間的流通性 (continuity)。即，發(fā)射極端子以及集電極端子之間的電位差是快速 恢復(fù)電壓，其僅僅能夠產(chǎn)生足以驅(qū)動(dòng)發(fā)射極端子以及基極端子之間的 晶體管的少數(shù)載流子。進(jìn)一步，根據(jù)快速恢復(fù)電壓被激活的區(qū)域中的 晶體管操作是快速恢復(fù)操作。
快速恢復(fù)操作期間的晶體管的導(dǎo)通電阻低于擊穿操作期間的二極 管電阻。由此，在快速恢復(fù)操作期間，與擊穿二極管中的電流相比， 更大的浪涌電流可以流過晶體管。
這里，根據(jù)向I/O端子施加靜電電荷的情況，詳細(xì)描述靜電放電 保護(hù)裝置1的操作。首先，對(duì)GND+狀態(tài)下施加靜電電荷的情形進(jìn)行說
明。如果在GND+狀態(tài)下施加了靜電電荷，則二極管5的擊穿發(fā)生得早 于NPN晶體管4的PN結(jié)處的擊穿，且閘流管導(dǎo)通。結(jié)果，浪涌電流 從I/0端子流到GND端子。在本實(shí)施例中，二極管5的擊穿電壓被設(shè) 置為低于形成在NPN晶體管4的發(fā)射極端子以及基極端子之間的二極 管的擊穿電壓。
圖2示出了 GND+狀態(tài)下的內(nèi)部電路的閘流管，NPN晶體管4， 以及NMOS晶體管的電流-電壓特性。順便提及，在圖2的曲線圖中， 縱軸表示施加到I/O端子的電流的絕對(duì)值，以及橫軸表示I/O端子的端 電壓的絕對(duì)值。此外，曲線A表示閘流管的電流-電壓特性，曲線B表 示NPN晶體管4的電流-電壓特性，以及曲線C表示NMOS晶體管的 電流-電壓特性。
如圖2所示，二極管5被擊穿時(shí)的電壓，即，閘流管導(dǎo)通時(shí)的電 壓低于NMOS晶體管的擊穿電壓以及NPN晶體管4的二極管的擊穿電
壓。由于該特性，當(dāng)靜電電荷被施加到i/o端子時(shí)產(chǎn)生的浪涌電流被閘
流管所釋放，從而防止了 1/0端子以及GND端子之間的電位差的增加。 此外，防止了 I/O端子以及GND端子之間的電位差增加，因此NPN 晶體管4的寄生二極管沒有擊穿，且?guī)缀鯖]有電流流過寄生二極管。
對(duì)GND-狀態(tài)下施加靜電電荷的例子給出了說明。由于NPN晶體 管4的寄生二極管中的正向偏置電流，該狀態(tài)中的浪涌電流通過NPN 晶體管4從GND端子流入I/O端子。圖3示出了 GND-狀態(tài)下的內(nèi)部
電路的閘流管，NPN晶體管4，以及NMOS晶體管的電流-電壓特性。 順便提及，在圖3的曲線圖中，縱軸表示施加到I/0端子的電流的絕對(duì) 值，以及橫軸衷示I/0端子的端電壓的絕對(duì)值。此外，曲線A表示PNP 晶體管2的電流-電壓特性，曲線B表示NPN晶體管4的電流-電壓特 性，以及曲線C表示NM O S晶體管的電流-電壓特性。
如圖3所示，根據(jù)該二極管的正向偏置，NPN晶體管4的電流-電壓特性顯示出急劇地梯度。由于該特性，當(dāng)靜電電荷被施加到I/0端 子時(shí)產(chǎn)生的浪涌電流由于NPN晶體管4的二極管的正向偏置而被釋 放，從而防止了 1/0端子以及GND端子之間的電位差的增加。由此， 在GND-狀態(tài)下幾乎沒有電流流過閘流管。
對(duì)VDD+狀態(tài)下施加靜電電荷的例子給出了說明。根據(jù)閘流管中 的PNP晶體管2的二極管的正向偏置，該狀態(tài)中的浪涌電流通過PNP 晶體管2從I/O端子流到VDD端子。圖4示出了 VDD+狀態(tài)下的內(nèi)部 電路的NPN晶體管4， PNP晶體管2以及PMOS晶體管的電流-電壓特 性。順便提及，在圖4的曲線圖中，縱軸表示施加到I/0端子的電流的 絕對(duì)值，以及橫軸表示I/O端子的端電壓的絕對(duì)值。此外，曲線A表 示PNP晶體管2的電流-電壓特性，曲線B表示NPN晶體管4的電流-電壓特性，以及曲線D表示PMOS晶體管的電流-電壓特性。
如圖4所示，根據(jù)該二極管的正向偏置，PNP晶體管2的電流-電 壓特性顯示出急劇地梯度。此外，NPN晶體管4的快速恢復(fù)電壓高于 NMOS晶體管的擊穿電壓。根據(jù)該特性，當(dāng)靜電電荷被施加到I/0端子 時(shí)產(chǎn)生的浪涌電流根據(jù)PNP晶體管2的正向偏置而被釋放，從而防止 了 1/0端子以及VDD端子之間的電位差的增加。此外，防止了I/0端 子以及VDD端子之間的電位差的增加，因此幾乎沒有電流流過NPN 晶體管4。
對(duì)VDD-狀態(tài)下施加靜電電荷的例子給出了說明。在該狀態(tài)中，由
于NPN晶體管4導(dǎo)通，因此浪涌電流通過NPN晶體管4從VDD端子 流到I/O端子。在本實(shí)施例中，NPN晶體管4的快速恢復(fù)電壓被設(shè)置 為低于PNP晶體管2的寄生二極管的擊穿電壓。圖5示出了 VDD-狀 態(tài)下的內(nèi)部電路的閘流管，NPN晶體管4，以及NMOS晶體管的電流-電壓特性。順便提及，在圖5的曲線圖中，縱軸表示施加到I/0端子的 電流的絕對(duì)值，以及橫軸表示I/0端子的瑞電壓的絕對(duì)值。此外，曲線 A表示PNP晶體管2的電流-電壓特性，曲線B表示NPN晶體管4的 電流-電壓特性，以及曲線D表示PMOS晶體管的電流-電壓特性。
如圖5所示，NPN晶體管4的快速恢復(fù)電壓低于PNP晶體管2的 寄生二極管的擊穿電壓以及NMOS晶體管的擊穿電壓。由于該特性， 通過NPN晶體管4的快速恢復(fù)操作，釋放了在VDD-狀態(tài)下當(dāng)靜電電 荷被施加到I/O端子時(shí)產(chǎn)生的浪涌電流，從而防止了 I/O端子以及VDD 端子之間的電位差的增加。此外，防止了 1/0端子以及VDD端子之間 的電位差增加，因此PNP晶體管2的寄生二極管被擊穿，以及幾乎沒 有電流流入寄生二極管。
根據(jù)上述說明，可以理解，在該實(shí)施例的靜電放電保護(hù)裝置1中， 閘流管的導(dǎo)通電壓被設(shè)置為低于形成在NPN晶體管4的發(fā)射極端子以 及基極端子之間的寄生二極管的擊穿電壓。此外，NPN晶體管4的快 速恢復(fù)電壓被設(shè)置為低于PNP晶體管2的寄生二極管的擊穿電壓。因 此，在不涉及PNP晶體管2以及NPN晶體管4的寄生二極管的擊穿的 情況下，該實(shí)施例的靜電放電保護(hù)裝置1可以對(duì)浪涌電流進(jìn)行釋放。
快速恢復(fù)操作下的晶體管的導(dǎo)通電阻以及導(dǎo)通狀態(tài)的閘流管的導(dǎo) 通電阻低于被擊穿的寄生二極管的導(dǎo)通電阻。由此，如圖1所示地配 置了靜電放電保護(hù)裝置，以由此允許大量的浪涌電流從其中流過。
現(xiàn)在給出該實(shí)施例的晶體管的結(jié)構(gòu)的說明。圖6示出了部分該實(shí) 施例的靜電放電保護(hù)裝置1。
如圖6所示，在襯底區(qū)域上形成了用于形成NPN晶體管3的P阱 區(qū)域IO，用于形成PNP晶體管2的N阱區(qū)域20，以及用于形成NPN 晶體管4的P阱區(qū)域30。
選擇性地在P阱區(qū)域30中形成如圖1所示的NPN晶體管4的基 極區(qū)31，發(fā)射極區(qū)32，以及集電極區(qū)33?；鶚O區(qū)31由P型半導(dǎo)體制 成，具有高于P阱區(qū)域30的雜質(zhì)濃度。發(fā)射極區(qū)32由N型半導(dǎo)體形 成，具有高于N阱區(qū)域30的雜質(zhì)濃度。此外，安置在發(fā)射極區(qū)32之 下且接近于發(fā)射極區(qū)32的區(qū)域由N型半導(dǎo)體形成，以及在該區(qū)域中形 成LDDP區(qū)域34，其具有低于發(fā)射極區(qū)32的雜質(zhì)濃度。集電極區(qū)33 由N型半導(dǎo)體制成，具有高于N阱區(qū)域30的雜質(zhì)濃度。
在N阱區(qū)域20中形成如圖1所示的PNP晶體管2的發(fā)射極區(qū)21 以及基極區(qū)22?；鶚O區(qū)22由N型半導(dǎo)體形成，具有高于N阱區(qū)域20 的雜質(zhì)濃度。發(fā)射極區(qū)21由P型半導(dǎo)體制成，具有高于P阱區(qū)域的雜 質(zhì)濃度。此外，在發(fā)射極區(qū)21以下以及接近于該發(fā)射極區(qū)21的區(qū)域 中形成LDDB區(qū)域23，該LDDB區(qū)域23由P型半導(dǎo)體制成，其具有 低于發(fā)射極區(qū)21的雜質(zhì)濃度。順便提及，其中形成有NPN晶體管3 的P阱區(qū)域10用作PNP晶體管2的集電極。
在P阱區(qū)域10上形成如圖1所示的二極管5的陽極區(qū)12以及陰 極區(qū)11以及NPN晶體管3的發(fā)射極區(qū)13。發(fā)射極區(qū)13由N型半導(dǎo)體 形成，具有高于N阱區(qū)域的雜質(zhì)濃度。順便提及，其中形成有NPN晶 體管3的P阱區(qū)域10用作NPN晶體管3的基極，以及其中形成有PNP 晶體管的N阱區(qū)域20用作NPN晶體管3的集電極。
二極管5的陽極區(qū)由P型半導(dǎo)體制成，具有高于P阱區(qū)域10的雜 質(zhì)濃度。二極管5的陰極區(qū)由N型半導(dǎo)體制成，具有高于N阱區(qū)域20 的雜質(zhì)濃度。 順便提及，在N阱區(qū)域10和30上除了基極區(qū)，集電極區(qū)，發(fā)射
極區(qū)，陽極區(qū)以及陰極區(qū)之外的部分中形成絕緣區(qū)域6。
根據(jù)以上說明，可以理解，在該實(shí)施例的靜電放電保護(hù)裝置1中，
在發(fā)射極區(qū)21以及32之下形成了雜質(zhì)濃度低于發(fā)射極區(qū)(LDDB區(qū)域 23以及LDDP區(qū)域34)的區(qū)域，使得基于施加到發(fā)射極端子的電壓， 可以控制在發(fā)射極區(qū)和阱區(qū)域之間產(chǎn)生的電場(chǎng)強(qiáng)度。結(jié)果，發(fā)射極端 子以及基極端子之間形成的二極管的擊穿電壓被設(shè)置為高于NPN晶體 管的快速恢復(fù)電壓或者二極管5的擊穿電壓?？梢酝ㄟ^改變LDDB區(qū) 域23和LDDP區(qū)域34的雜質(zhì)濃度來調(diào)節(jié)晶體管的寄生二極管的擊穿 電壓。
參考圖7至9和圖IO至15，接著描述靜電放電保護(hù)裝置1的制造 方法。圖7至9示出了該實(shí)施例的靜電放電保護(hù)裝置的頂視圖，圖10 至15示出了沿著圖7至9的線X-X'的剖面圖。
圖IO示出了已經(jīng)完成直到第一步驟的靜電放電保護(hù)裝置I的剖面 圖。在第一步驟中，在襯底區(qū)域上的P型半導(dǎo)體層中選擇性地形成溝 槽，且在溝槽中填充例如氧化膜的絕緣體，以由此形成絕緣區(qū)域6。
圖11示出了已經(jīng)完成直到第二步驟的靜電放電保護(hù)裝置1的剖面 圖。如圖ll所示，在第二步驟中，形成了P阱區(qū)域10和30以及N阱 區(qū)域20。P阱區(qū)域10以及30和N阱區(qū)域20的形狀通過圖案化而確定； 圖案化步驟利用掩模選擇性地涂覆了抗蝕性?；谠搱D案化，將雜質(zhì) 注入到預(yù)定區(qū)域中以由此形成P阱區(qū)域10和30和N阱區(qū)域20。在形 成P阱區(qū)域的情況下，例如，注入了硼離子。在形成N阱區(qū)域的情況 下，例如，注入了磷離子。
圖12示出了已經(jīng)完成直到第三步驟的靜電放電保護(hù)裝置l的剖面
圖。如圖12所示，在第三步驟中，形成了用于增加二極管的擊穿電壓
的低濃度區(qū)域(LDDB區(qū)域23和LDDP區(qū)域34)。在LDDB區(qū)域23 中，形成了 PNP晶體管2的發(fā)射極區(qū)21。在比發(fā)射極區(qū)21更深的部 分中形成了 LDDB區(qū)域23。通過例如注入了硼離子獲得了 LDDB區(qū)域 23。在LDDP區(qū)域34中，形成了 PNP晶體管4的發(fā)射極區(qū)31 。在比 發(fā)射極區(qū)31更深的部分中形成了 LDDP區(qū)域34。通過例如注入了磷離 子而獲得了 LDDP區(qū)域34。這里，LDDB區(qū)域23和LDDP區(qū)域34的 雜質(zhì)濃度大體上等于N阱區(qū)域和P阱區(qū)域的雜質(zhì)濃度。
圖13示出了已經(jīng)完成直到第四步驟的靜電放電保護(hù)裝置1的剖面 圖。如圖13所示，在第四步驟中，形成了基極區(qū)，集電極區(qū)，發(fā)射極 區(qū)，陽極區(qū)和陰極區(qū)。通過注入硼離子獲得了NPN晶體管4的基極區(qū) 31， PNP晶體管2的發(fā)射極區(qū)21，和二極管5的陽極區(qū)12。摻雜雜質(zhì) 的濃度高于P阱區(qū)域的雜質(zhì)濃度。另一方面，通過注入砷離子獲得了 NPN晶體管4的集電極區(qū)33和發(fā)射極區(qū)32， NPN晶體管3的發(fā)射極 區(qū)13，和PNP晶體管2的基極區(qū)22。所摻雜雜質(zhì)的濃度高于N阱區(qū) 域的雜質(zhì)濃度。圖7的頂視圖示出了完成直到該步驟的裝置和下一步 形成的觸點(diǎn)。
圖14示出了已經(jīng)完成直到第五步驟的靜電放電保護(hù)裝置l的剖面 圖。如圖14所示，在第五步驟中，形成了層間膜41，觸點(diǎn)42，和第 一金屬線43。形成層間膜41以覆蓋元件區(qū)表面。觸點(diǎn)42穿過層間膜 41從而暴露基極區(qū)，集電極區(qū)和發(fā)射極區(qū)。通過將金屬材料填充到形 成在層間膜41中的溝槽中而獲得了觸點(diǎn)42。根據(jù)靜電放電保護(hù)裝置1 中的元件的連接形式放置第一金屬線43，且其形成在層間膜41的表面 上。圖8的頂視圖示出了已經(jīng)完成直到形成了金屬線的裝置。順便提 及，圖8示出了在下一步中與裝置一起形成的通孔。
圖15示出了已經(jīng)完成直到第六步驟的靜電放電保護(hù)裝置1的剖面 圖。如圖15所示，在第六步驟中，形成了層間膜44，通孔45，和第
二金屬線46。層間膜44被形成為使第二金屬線與第一金屬線絕緣。通 孔45連接在第一-金屬線和第二金屬線之間。通過將金屬材料填充到穿 過層間膜4 4的孔中從而獲得了通孔4 5 ，從而暴露第 一 金屬線的表面。 第二金屬線46形成在層間膜8上。圖9的頂視圖示出了完成的裝置。
通過第一至第六步驟，可以制造該實(shí)施例的靜電放電保護(hù)裝置1。 此外，上述步驟可以是MOS晶體管的制造工藝中的步驟。在這種情況 下，即使在由擊穿電壓較低的MOS晶體管構(gòu)成的電路中，也可以通過 該實(shí)施例的靜電放電保護(hù)裝置1來保護(hù)內(nèi)部電路使其免于擊穿。順便 提及，包括以上步驟的制造工藝是制造方法的例子，且該實(shí)施例的靜 電放電保護(hù)裝置1的制造方法不限于此。
變型例
以下，接著描述該實(shí)施例裝置1的靜電放電保護(hù)裝置1的變型例。 其結(jié)構(gòu)與圖6的結(jié)構(gòu)不同。首先，說明第一變型例。圖16示出了第一 變型例的靜電放電保護(hù)裝置1的剖面圖。如圖16所示，第一變型例的 靜電放電保護(hù)裝置包括P阱區(qū)域23a以及N阱區(qū)域34a，以代替LDDB 區(qū)域23以及LDDP區(qū)域34。同時(shí)在這種情況下，在發(fā)射極區(qū)以及基極 區(qū)之間形成了其雜質(zhì)濃度低于發(fā)射極區(qū)的區(qū)域。由此，可以增加基極 端子以及發(fā)射極端子之間形成的二極管的擊穿電壓。順便提及，在第 一變型例中，深N阱區(qū)域24形成在其中形成有PNP晶體管3的區(qū)域 之下，用于使發(fā)射極區(qū)21之下的P阱區(qū)域23a與襯底區(qū)域5絕緣。如 圖16所示，沒有在代替LDDP區(qū)域34而形成的N阱區(qū)域34a之下形 成深N阱區(qū)域24，因此I/O端子以及VDD端子不會(huì)短路。
接著描述第二變型例。第二變型例的靜電放電保護(hù)裝置1計(jì)劃用 在PNP晶體管2的發(fā)射極區(qū)21以及N阱區(qū)域20之間的擊穿電壓較高 的情況下。圖17示出了在這種情況下的靜電放電保護(hù)裝置1的剖面圖。 如圖17所示，第二變型例的靜電放電保護(hù)裝置1僅僅包括LDDP區(qū)域 34作為接近于NPN晶體管4的發(fā)射極區(qū)的低濃度區(qū)域。同時(shí)在第二變
型例中，LDDP區(qū)域可以被P阱區(qū)域34a所替代。圖18示出了靜電放 電保護(hù)裝置1的剖面圖，該靜電放電保護(hù)裝置1包括代替LDDP區(qū)域 34的P阱區(qū)域34a。
接著描述第三變型例。第三變型例的靜電放電保護(hù)裝置1計(jì)劃用 在NPN晶體管4的發(fā)射極區(qū)32以及P阱區(qū)域30之間的擊穿電壓較高 的情況下。圖19示出了在這種情況下的靜電放電保護(hù)裝置1的剖面圖。 如圖19所示，第三變型例的靜電放電保護(hù)裝置1僅僅包括LDDB區(qū)域 23作為接近于PNP晶體管2的發(fā)射極區(qū)21的低濃度區(qū)域。同時(shí)在第 三變型例中，LDDB區(qū)域23可以被P阱區(qū)域23a所替代。圖20示出了 靜電放電保護(hù)裝置1的剖面圖，該靜電放電保護(hù)裝置1包括代替LDDB 區(qū)域23的P阱區(qū)域23a。順便提及，如圖20所示，深N阱區(qū)域24可 以形成在其中形成有NPN晶體管2的區(qū)域之下，以及深N阱區(qū)域24 可以形成在其中形成有PNP晶體管3的區(qū)域之下。
第二實(shí)施例
根據(jù)本發(fā)明第二實(shí)施例的靜電放電保護(hù)裝置la與第一實(shí)施例的靜 電放電保護(hù)裝置1的不同之處在于，大體上增加了阱區(qū)域中形成的寄 生電阻(電阻器RNW以及電阻器RPW)的電阻值。如果寄生電阻的 電阻值增加了，則在發(fā)射極端子以及基極端子之間的二極管擊穿之后， I/O端子和VDD端子或者GND端子之間的電位差可以根據(jù)浪涌電流量 而增加。通過增加該電位差，即使晶體管的寄生二極管的擊穿操作在 晶體管的快速恢復(fù)操作和閘流管的導(dǎo)通操作之前，晶體管也在二極管 被擊穿之前開始快速恢復(fù)操作。
例如，如果由于制造步驟的變化而導(dǎo)致二極管的擊穿電壓大幅波 動(dòng)，則其大體上有效地增加了電阻器RNW和電阻器RPW的電阻值。
圖21示出了靜電放電保護(hù)裝置la的例子的剖面圖，其中電阻器 RPW和電阻器RNW的電阻值大體上被設(shè)置得較大。如圖21所示，在
該例子的靜電放電保護(hù)裝置la中，發(fā)射極區(qū)和基極區(qū)之間的距離大于 第一實(shí)施例的靜電放電保護(hù)裝置1的發(fā)射極區(qū)和基極區(qū)之間的距離。
由此，形成在發(fā)射極區(qū)和基極區(qū)之間的N阱區(qū)域20的長(zhǎng)度增加了，因 此電阻器RNW和電阻器RPW的電阻值增加了。此外，如果PNP晶體 管2中的寄生二極管的電阻值增加了，則連接到PNP晶體管的基極的 VDD端子可以連接到半導(dǎo)體襯底上其他N阱區(qū)域中的N型雜質(zhì)擴(kuò)散 層，以及通過深N阱層連接到基極，用于將P阱區(qū)域從P型襯底分離。 圖22示出了如此構(gòu)造的裝置的剖面圖。
此外，圖23示出了第二實(shí)施例的第一變型例的剖面圖。在第二實(shí) 施例的第一變型例的靜電放電保護(hù)裝置la中，發(fā)射極區(qū)以及基極區(qū)的 距離與第一實(shí)施例相同。在第二實(shí)施例的第一變型例中，在集電極區(qū) 域以及基極區(qū)之間的區(qū)域中形成了具有低雜質(zhì)濃度的阱區(qū)域。該具有 低雜質(zhì)濃度的阱區(qū)域由具有如下所述的導(dǎo)電類型的半導(dǎo)體形成，所述 導(dǎo)電類型與它的圍繞阱區(qū)域的導(dǎo)電類型相同。具有低雜質(zhì)濃度的阱區(qū) 域的電阻值大于圍繞阱區(qū)域的電阻值。如此，通過形成具有低雜質(zhì)濃 度的阱區(qū)域增加了電阻器RNW以及電阻器RPW的電阻值。
此外，圖24示出了第二實(shí)施例的第二變型例的剖面圖。除了插入 在基極區(qū)以及與基極區(qū)相連的端子之間的電阻器之外，第二實(shí)施例的 第一變型例的靜電放電保護(hù)裝置la具有與第一實(shí)施例的靜電放電保護(hù) 裝置l相同的結(jié)構(gòu)。該電阻器例如由多晶硅制成。此外，與NPN晶體 管3以及PNP晶體管2無關(guān)地形成了電阻器。與晶體管無關(guān)的方式形 成的電阻器，使得可以在完成制造半導(dǎo)體器件之后加工線路，以及改 變電阻器RNW以及電阻器RPW的電阻值。
如以上詳細(xì)地闡述的，根據(jù)上述實(shí)施例的靜電放電保護(hù)電路以及 方法，無論正或負(fù)靜電電荷被施加到電源端子側(cè)或者GND端子側(cè)，都 可以可靠地保護(hù)內(nèi)部電路。此外，通過閘流管的導(dǎo)通操作或者晶體管 的快速恢復(fù)操作而對(duì)浪涌電流進(jìn)行釋放，因此與通過晶體管的被擊穿
的寄生二極管對(duì)浪涌電流進(jìn)行釋放的情形相比，可以流動(dòng)更大量的電 流。結(jié)果，可以保護(hù)半導(dǎo)體器件使其免于被擊穿。
順便提及，上述實(shí)施例以及變型例可以組合使用。
很明顯本發(fā)明不限于上述實(shí)施例，而是可以在不背離本發(fā)明的保 護(hù)范圍和精神的情況下進(jìn)行變化和改變。
權(quán)利要求
1.一種包括第一電源端子、第二電源端子以及輸入/輸出端子的半導(dǎo)體器件的靜電放電保護(hù)電路，包括閘流管，使浪涌電流從輸入/輸出端子流到第二電源端子；以及雙極性晶體管，其使浪涌電流從第一電源端子流到輸入/輸出端子。
2. 根據(jù)權(quán)利要求1的靜電放電保護(hù)電路，其中所述閘流管導(dǎo)通時(shí) 的電壓低于形成在所述雙極性晶體管中的寄生二極管的擊穿電壓。
3. 根據(jù)權(quán)利要求1的靜電放電保護(hù)電路，其中在確保了雙極性晶 體管的集電極和發(fā)射極之間的流通性時(shí)的電壓低于在所述閘流管中形 成的寄生二極管的擊穿電壓。
4. 根據(jù)權(quán)利要求2的靜電放電保護(hù)電路，其中在確保了雙極性晶 體管的集電極和發(fā)射極之間的流通性時(shí)的電壓低于形成在雙極性晶體 管中的寄生二極管的擊穿電壓。
5. —種靜電放電保護(hù)電路，包括第一雙極性晶體管，其包括與第一電源端子相連的一個(gè)端子，與 輸入/輸出端子相連的另一個(gè)端子，以及與第二電源端子相連的控制端 子；以及閘流管，其包括與輸入/輸出端子相連的一個(gè)端子，與第二電源端 子相連的另一個(gè)端子，以及與第一電源端子相連的控制端子。
6. 根據(jù)權(quán)利要求5的靜電放電保護(hù)電路，其中該閘流管包括 第二雙極性晶體管，其包括與輸入/輸出端子相連的一個(gè)端子，與第二電源端子相連的另一個(gè)端子，以及與觸發(fā)元件和第一電源端子相 連的控制端子；以及 第三雙極性晶體管，其包括與第二電源端子相連的一個(gè)端子，與 第一雙極性晶體管的控制端子相連的另一個(gè)端子，以及與第二電源端 子相連的控制端子。
7. 根據(jù)權(quán)利要求5的靜電放電保護(hù)電路，其中在所述閘流管導(dǎo)通 時(shí)的電壓低于形成在所述第一雙極性晶體管中的寄生二極管的擊穿電 壓。
8. 根據(jù)權(quán)利要求6的靜電放電保護(hù)電路，其中在所述閘流管導(dǎo)通時(shí)的電壓低于形成在所述第一雙極性晶體管中的寄生二極管的擊穿電 壓。
9. 根據(jù)權(quán)利要求5的靜電放電保護(hù)電路，其中在確保了第一雙極性晶體管的集電極和發(fā)射極之間的流通性時(shí)的電壓低于形成在所述閘 流管中的寄生二極管的擊穿電壓。
10. 根據(jù)權(quán)利要求6的靜電放電保護(hù)電路，其中在確保了第一雙 極性晶體管的集電極和發(fā)射極之間的流通性時(shí)的電壓低于形成在所述 閘流管中的寄生二極管的擊穿電壓。
11. 根據(jù)權(quán)利要求5的靜電放電保護(hù)電路，其中第一雙極性晶體 管形成在第一導(dǎo)電類型阱中，以及第一雙極性晶體管的與輸入/輸出端 子相連接的另一個(gè)端子的區(qū)域包括第二導(dǎo)電類型的第一擴(kuò)散區(qū)，以及 第二導(dǎo)電類型的第二擴(kuò)散區(qū)，該第二擴(kuò)散區(qū)具有與第一擴(kuò)散區(qū)的雜質(zhì) 濃度不同的雜質(zhì)濃度。
12. 根據(jù)權(quán)利要求6的靜電放電保護(hù)電路，其中第一雙極性晶體 管形成在第一導(dǎo)電類型阱中，以及第一雙極性晶體管的與輸入/輸出端 子相連接的另一個(gè)端子的區(qū)域包括第二導(dǎo)電類型的第一擴(kuò)散區(qū)，以及 第二導(dǎo)電類型的第二擴(kuò)散區(qū)，該第二擴(kuò)散區(qū)具有與第一擴(kuò)散區(qū)的雜質(zhì) 濃度不同的雜質(zhì)濃度。
13. 根據(jù)權(quán)利要求5的靜電放電保護(hù)電路，其中第二雙極性晶體 管形成在第二導(dǎo)電類型阱中，以及第二雙極性晶體管的與輸入/輸出端 子相連接的另一個(gè)端子的區(qū)域包括第一導(dǎo)電類型的第三擴(kuò)散區(qū)，以及 第一導(dǎo)電類型的第四擴(kuò)散區(qū)，該第四擴(kuò)散區(qū)具有與第三擴(kuò)散區(qū)的雜質(zhì) 濃度不同的雜質(zhì)濃度。
14. 根據(jù)權(quán)利要求6的靜電放電保護(hù)電路，其中第二雙極性晶體管形成在第二導(dǎo)電類型阱中，以及第二雙極性晶體管的與輸入/輸出端 子相連接的另一個(gè)端子的區(qū)域包括第一導(dǎo)電類型的第三擴(kuò)散區(qū)，以及 第一導(dǎo)電類型的第四擴(kuò)散區(qū)，該第四擴(kuò)散區(qū)具有與第三擴(kuò)散區(qū)的雜質(zhì) 濃度不同的雜質(zhì)濃度。
15. —種靜電放電保護(hù)電路，包括PN結(jié)部分，其從第一端子向第二端子施加正向偏置電流；以及 閘流管，其連接在第一端子以及第二端子之間，且在低于PN結(jié) 部分的擊穿電壓的電壓時(shí)導(dǎo)通。
全文摘要
根據(jù)本發(fā)明的實(shí)施例，涉及一種包括第一電源端子、第二電源端子以及輸入/輸出端子的用于半導(dǎo)體器件的靜電放電保護(hù)電路，包括使浪涌電流從輸入/輸出端子流到第二電源端子的閘流管；以及雙極性晶體管，其使浪涌電流從第一電源端子流到輸入/輸出端子。
文檔編號(hào)H01L27/06GK101097916SQ20071010903
公開日2008年1月2日 申請(qǐng)日期2007年6月12日 優(yōu)先權(quán)日2006年6月12日
發(fā)明者永井隆行 申請(qǐng)人:恩益禧電子股份有限公司