專利名稱：多相位布線結(jié)構(gòu)與方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種布線結(jié)構(gòu)與方法，特別涉及一種多相位布線結(jié)構(gòu)與方法。
背景技術(shù)：
傳統(tǒng)技術(shù)上，多相位信號的布線常因為信號線過長，造成延遲。晶片工 藝雖尚未進入深亞微米等級，但已經(jīng)需要特別注意布線的安排，以避免造成 嚴重的電阻電容效應。特別是在布線的安排上，更須特別謹慎注意過長的走 線，是否會造成過大的系統(tǒng)延遲。
傳統(tǒng)的走線安排上，主要是在不違反晶片廠的設(shè)計準則(design mles)下 進行布局。然實際上，在電路布局中，走線彼此之間會存在耦合電容(coupling capacitance),使得實際電路的非理想效應會比一般預估的嚴重。特別是針對 比較敏感的模擬電路，若將模擬電路的走線安排在數(shù)字電路附近，所造成的 干擾會更加嚴重。
再者除了耦合電容所造成的影響之外，還包含多相位間延遲時間(delay time)的影響。請參照圖1A為已知技術(shù)中，多相位信號線的布局示意圖。雖 然各信號線為等長，然由于從各信號線所看入的負載(例如耦合電容)并 不完全相同，所以各信號線上的信號，由輸入端到輸出端的延遲時間(tdo、 t山...)也不會全部相同(tdo#td! #…)。而各個相位之間的延遲時間沒有完全相 同，將影響到電路的特性、效能等表現(xiàn)。因此，已知技術(shù)中提出另一種多相 位信號線的布局方式，請參照圖1B。其中，圖1B在走線的安排上，在每個 信號線之間布局接地線或接地電位。如此，可讓各個相位的信號由輸入端到 輸出端的延遲時間相等。以圖1B的布局方式卻有其他缺點。例如如此的 布局方式，需浪費較大的布局面積。
因此，如何解決在布局方式中，耦合電容所產(chǎn)生的影響，為一亟待解決 的問題。
發(fā)明內(nèi)容
有鑒于此本發(fā)明提出一種用來傳輸多相位信號的布局結(jié)構(gòu)，能有效解決 多相位信號之間的延遲時間所產(chǎn)生的影響。利用幾何對稱機制或電性對稱機 制，讓各相位之間的耦合電容能彼此互相匹配。
本發(fā)明提出一種用來傳輸多相位信號的布局結(jié)構(gòu)，包含第一布局層； 第二布局層，與第一布局層實質(zhì)上互相平行；多條走線，每條走線各傳輸一
信號，而多個信號各具有相位差；其中，設(shè)置于第一布局層與第二布局層的 同一層而相鄰的二條走線之間具有水平耦合電容，設(shè)置于第一布局層與第二 布局層的不同層而相鄰的二條該走線之間具有垂直耦合電容，而多條走線由 水平耦合電容與垂直耦合電容所決定的總耦合電容實質(zhì)上相同。
本發(fā)明還提出另一種布線方法，包括下列步驟提供第一布局層與第二 布局層，第一布局層與第二布局層實質(zhì)上互相平行；形成多條信號線，其中， 設(shè)置于第一布局層與第二布局層的同一層而相鄰的二條信號線間具有水平 耦合電容值，設(shè)置于第一布局層與第二布局層的不同層而相鄰的二條信號線 之間具有垂直耦合電容值，而多條信號線由水平耦合電容與垂直耦合電容所 決定的總耦合電容實質(zhì)上相同。
有關(guān)本發(fā)明的優(yōu)選實施例及其功效，茲配合圖式說明如后。
圖1A為已知技術(shù)的第一種多相位高頻電路布局示意圖。
圖1B為已知技術(shù)的第二種多相位高頻電路布局示意圖。
圖2A為原理解說圖(一)。
圖2B為原理解說圖(二)。
圖2C為本發(fā)明第一實施例的示意圖(一)。
圖2D為本發(fā)明第一實施例的示意圖(二)。
圖2E為本發(fā)明第一實施例的俯^L圖。
圖3A為本發(fā)明第二實施例的第一示意圖。
圖3B為本發(fā)明第二實施例的第二示意圖。
圖4A為本發(fā)明第三實施例的示意圖。
圖4B為本發(fā)明第三實施例的俯^L圖。
圖5為本發(fā)明第四實施例的示意圖。附圖標記說明
O0 C>3:相位
Ch:水平耦合電容
Ch2:第二水平耦合電容
Cvl:第一垂直耦合電容
a、 b、 c:走線
Vx:電壓信號
12:第二布局層
22:第二位置點
26:第四位置點
31:第一走線的第一區(qū)段
33:第一走線的第三區(qū)段
40:第二走線
42:第二走線的第二區(qū)段
44:第二走線的第四區(qū)段
51:第三走線的第一區(qū)段
53:第三走線的第三區(qū)段
60:第四走線
62:第四走線的第二區(qū)段
64:第四走線的第四區(qū)段
tdo td3:延遲時間
Chl:第一水平耦合電容
Cv:垂直耦合電容
Cv2:第二垂直耦合電容
Cf、 C:耦合電容
10:第一布局層
20:第一位置點
24:第三位置點
30:第一走線
32:第一走線的第二區(qū)段
34:第一走線的第四區(qū)段
41:第二走線的第一區(qū)段
43:第二走線的第三區(qū)段
50:第三走線
52:第三走線的第二區(qū)段
54:第三走線的第四區(qū)段
61:第四走線的第一區(qū)段
63:第四走線的第三區(qū)段
具體實施例方式
在解釋本發(fā)明前，請先參照圖2A為原理解說圖(一)。圖2A中走線a用 以傳輸Vx電壓信號，而走線b用以傳輸-Vx電壓信號，也就是說走線a與 走線b所傳輸?shù)男盘柶湎辔幌嗖?80度。利用如下公式的推導，可將圖2A 中左邊的電路等效為右邊的電路。
C = L(1); i = L.(2);i = CfxL.(3); V 、 〃 dt、 " dt、 7
將(2)式代入(3)式^ = Cfx^L.(4);
dt dt
單位時間內(nèi)電壓的變化量為Vx-(-Vx)=2Vx,所以(4)式為q = Cfx2V...(5)，將(5)式代入(1)式C = 2Cf。
接著請參照圖2B的原理解說圖(二)。圖中所示，走線a傳輸正弦信號相 位角為sin(w。t-90。)，走線b傳輸?shù)恼倚盘栂辔唤菫閟inw。t,走線c傳輸?shù)?正弦信號相位角為sin(w。t + 90。)。其中，走線a與走線c所傳輸?shù)男盘柶湎?位相差180度。所以，利用上述圖2A所推導的結(jié)果，當走線a、走線b之 間的耦合電容與走線b、走線c之間的耦合電容兩者互相匹配時，圖2B中 左邊的電路可以等效為右邊的電路。因此，當走線之間彼此電容互相匹配時， 電容所產(chǎn)生的負面影響即可視為消失不見。
請參照圖2C，該圖所示為本發(fā)明第一實施例的示意圖(一)。第一實施例 中多相位信號的布局結(jié)構(gòu)包含第一布局層10、第二布局層12、第一走線 30、第二走線40、第三走線50及第四走線60。該第一走線30、第二走線 40、第三走線50及第四走線60是用來分別傳輸四條多相位信號，該四條多 相位信號的相位分別為0度、90度、180度、及270度。為方便說明該先參 照圖2C的前半部分，即是圖2D。
在圖2D中，第一布局層IO與第二布局層12互相平行，且其中第一布 局層10具有第一位置點20與第四位置點26,而第二布局層12具有第二位 置點22與第三位置點24。
走線之間具有耦合電容，例如，設(shè)置于第一布局層IO與第二布局層12 的同一層而相鄰的二條走線之間具有水平耦合電容Ch,如圖2D中所示，第 一走線30與第四走線60之間具有水平耦合電容Ch,以及第二走線40與第 三走線50之間也同樣具有水平耦合電容Ch。另一方面，設(shè)置于第一布局層 與第二布局層的不同層而相鄰的二條走線之間具有垂直耦合電容Cv,如圖 2D中所示，第一走線30與第二走線40之間具有垂直耦合電容Cv,以及第 四走線60與第三走線50之間也同樣具有垂直耦合電容Cv。由圖2D可知， 各走線相鄰的二走線所傳輸?shù)男盘柕南辔徊?80度，例如，第一走線30相 鄰的二走線為第二走線40以及第四走線60,且該第二走線40與第四走線 60傳輸?shù)男盘柕南辔环謩e為90度以及270度(-90度)；第二走線40相鄰 的二走線為第一走線30以及第三走線50,且該第一走線30與第三走線50 傳輸?shù)男盘柕南辔环謩e為0度以及180度；同理，第三走線50相鄰的二走 線為第二走線40以及第四走線60,以及第四走線60相鄰的二走線為第一走 線30以及第三走線50。由圖2B的原理解說圖，可得此布線結(jié)構(gòu)可消除耦合電容的影響。此布線結(jié)構(gòu)是通過幾何對稱機制以達到消除耦合電容的影響。
請再參照圖2C。特別是參照圖2C的前半部以及后半部，可發(fā)現(xiàn)圖2C 的后半部的布線是圖2C的前半部順時針旋轉(zhuǎn)90度。請參照圖2C,由圖2C 示可知，第一走線30包含第一區(qū)段31與第二區(qū)段32，第二走線40包含第 一區(qū)段41與第二區(qū)段42，第三走線50包含第一區(qū)段51與第二區(qū)段52,第 四走線60包含第一區(qū)段61與第二區(qū)段62。也就是說，將各走線的第一區(qū)段 順時針旋轉(zhuǎn)90度，即可得到各走線的第二區(qū)段所設(shè)置的位置。在此，不限 于順時針旋轉(zhuǎn)90度，逆時針旋轉(zhuǎn)90度也可達到相同功效。此外，由圖中可 看出，第一走線30 第四走線60的其一的第一區(qū)段，與多條走線的另一的第 一區(qū)段實質(zhì)上是上下重疊(overlay )。例如，第一走線的第一區(qū)段31與第二 走線的第一區(qū)段41上下重疊；第四走線的第一區(qū)段61與第三走線的第一區(qū) 段51也為上下重疊。
在此必須先說明，各走線中的第一區(qū)段與第二區(qū)段之間是彼此互相連接 的。圖2C中，為了方便說明，才將各走線的第一區(qū)段與第二區(qū)段以分開方 式來表示。此外每條走線的第一區(qū)段的長度可以等于第二區(qū)段的長度。
請參照圖2E為圖2C的俯視圖，由該俯視圖可以更清楚看出各走線在第 一布局層與第二布局層的配置方式。圖中以粗線代表位于第一布局層的走 線，以細線代表位于第二布局層的走線。由圖所示，可以清楚看出各走線的 第一區(qū)段與第二區(qū)段皆為互相連接。
請續(xù)參照圖2C,第四走線的第一區(qū)段61與第一走線的第一區(qū)段31間 具有水平耦合電容Ch,而第四走線的第二區(qū)段62與第一走線的第二區(qū)段32 間具有垂直耦合電容Cv,所以，第一走線與第四走線間的耦合電容為水平 耦合電容Ch與垂直耦合電容Cv并聯(lián)。同理可知，各走線與相鄰走線間的 總耦合電容可實質(zhì)上相同(即，水平耦合電容Ch與垂直耦合電容Cv并聯(lián))， 而達到電性對稱。如此，可使得第一走線30、第二走線40、第三走線50及 第四走線60中，由水平耦合電容Ch與垂直耦合電容Cv所決定的電氣特性 實質(zhì)上相同。
由上述推導可知，每條走線之間的總耦合電容皆為水平耦合電容Ch并 聯(lián)垂直耦合電容Cv。所以，各走線間的總耦合電容值皆實質(zhì)上為Ch+Cv。 請參照圖3A，該圖所示為本發(fā)明第二實施例的第一示意圖。在此實施例中，同樣每條走線皆包含二個區(qū)段。與圖2D的差異在于，第二實施例中， 第二走線40的第一區(qū)段41與第二區(qū)段42所配置的位置點皆一致，均位于 第二位置點22。同樣的，第四走線60的第一區(qū)段61與第二區(qū)段62所配置 的位置點皆一致，均位于第四位置點26。走線中只有第一走線30與第三走 線50的第一區(qū)段與第二區(qū)段設(shè)置的位置點有所不同。由圖中可見，此布線 設(shè)計仍同樣使得每條走線之間的總耦合電容皆為水平耦合電容Ch加上垂直 耦合電容Cv,達到各走線之間的總耦合電容互相匹配。
同理，可讓第一走線30的第一區(qū)段31與第二區(qū)段32，以及第三走線 50的第 一 區(qū)段51與第二區(qū)段52分別配置的位置點皆 一致，分別位于第 一位 置點20及第三位置點24。相對的，第二走線40與第四走線60的第一區(qū)段 分別設(shè)置于第二位置點22及第四位置點26，在第二區(qū)段時兩者互換設(shè)置的 位置點，使得第二走線40與第四走線60的第二區(qū)段分別設(shè)置于第四位置點 26與第二位置點22，如圖3B所示。
優(yōu)選實施例，請參照圖4A為本發(fā)明第三實施例的示意圖。第三實施例 中，第一走線30包含第一區(qū)段31 第四區(qū)段34;第二走線40包含第一區(qū)段 41 第四區(qū)段44;第三走線50包含第一區(qū)段51 第四區(qū)段54;第四走線60 包含第一區(qū)段61 第四區(qū)段64。第一走線30~第四走線60的第一區(qū)段分別 設(shè)置于第一位置點20 第四位置點26。接下來，將各走線的第二區(qū)段旋轉(zhuǎn)卯 度；再將各走線的第三區(qū)段以同一方向再旋轉(zhuǎn)90度；最后將各走線的第四 區(qū)段以同一方向再旋轉(zhuǎn)90度。經(jīng)由上述的配置，可讓各走線間的總耦合電 容皆為第一水平耦合電容Chl并聯(lián)第二水平耦合電容Ch2并聯(lián)第一垂直 耦合電容Cvl并聯(lián)第二垂直耦合電容Cv2。所以，各走線間的總耦合電容互 相匹配，均為Ch 1 +Ch2+Cv 1 +Cv2 。
請參照圖4B,為對應圖4A的俯視圖。由該俯視圖可清楚看出各走線的 第一區(qū)段 第四區(qū)段于第一布局層與第二布局層的配置方式，同時也可清楚 看出各走線的第 一 區(qū)段 第四區(qū)段皆為互相連接。此外各走線的第 一 區(qū)段的 長度 第四區(qū)段的長度可以相同。
上述所介紹的第 一實施例 第三實施例，其走線布局的方式可稱的為幾 何對稱。所謂的幾何對稱就是指不論從哪一條走線看入的幾何形狀，皆為對 稱而一致的。通過幾何對稱可讓各相位之間的總耦合電容能彼此互相匹配。 如此，可達到消除電容影響與延遲時間影響的目的。請參照圖5為本發(fā)明第四實施例的示意圖。第四實施例與上述實施例的 差異處在于，本實施例通過調(diào)整走線之間的距離，使各走線間的總耦合電容 互相匹配。
第四實施例同樣以四條走線為例作說明，但并不以四條走線為限。第一 走線30設(shè)置于第一布局層10,用以傳輸?shù)谝恍盘?。第二走線40設(shè)置于第二 布局層12,用以傳輸?shù)诙盘?0,而第二信號與第一信號的相位差為90度。 第三走線50設(shè)置于第二布局層12,用以傳輸?shù)谌盘枺谌盘柵c第二 信號的相位差為90度。第四走線60設(shè)置于第一布局層10,用以傳輸?shù)谒男?號，而第四信號與第三信號的相位差為90度。其中，各走線所傳輸?shù)男盘?可以為水平同步信號。
設(shè)置于第一布局層IO的與第二布局層12相鄰的二條走線(如圖中所示， 第一走線30與第四走線60,以及第二走線40與第三走線50)之間具有水平 耦合電容Ch。另一方面，、沒置于第一布局層10與第二布局層12的不同層 而相鄰的二條走線(如圖中所示，第一走線30與第二走線40,以及第四走線 60與第三走線50)之間具有垂直耦合電容Cv。由于走線之間的耦合電容，其 電容值與兩走線間的距離成反比。因此，利用此特性，調(diào)整各走線之間的距 離，使各走線之間的總耦合電容(不論是水平耦合電容Ch或垂直耦合電容 Cv)皆互相匹配，即，水平耦合電容Ch實質(zhì)上等于垂直耦合電容Cv。在此， 該實施例其走線布局的方式可稱的為電性對稱。所謂的電性對稱就是指不論 從哪一條走線看入，其電性特性皆實質(zhì)上一致。通過電性對稱，同樣可讓各 相位之間的總耦合電容能彼此互相匹配。如此，可達到消除電容影響與延遲 時間影響的目的。
雖然本發(fā)明的技術(shù)內(nèi)容已經(jīng)以優(yōu)選實施例披露如上，然其并非用以限定 本發(fā)明，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神所作些許的更動與潤飾，皆 應涵蓋在本發(fā)明的范疇內(nèi)，因此本發(fā)明的保護范圍當視后附的權(quán)利要求所界 定的為準。
10
權(quán)利要求
1.一種布線結(jié)構(gòu)，包含第一布局層；第二布局層，與該第一布局層實質(zhì)上互相平行；及多條走線，每條該走線各傳輸一信號，該多個信號各具有相位差；其中，設(shè)置于該第一布局層與該第二布局層的同一層而相鄰的二條該走線之間具有水平耦合電容，設(shè)置于該第一布局層與該第二布局層的不同層而相鄰的二條該走線之間具有垂直耦合電容，而該多條走線由該水平耦合電容與該垂直耦合電容所決定的總耦合電容實質(zhì)上相同。
2. 如權(quán)利要求1所述的布線結(jié)構(gòu)，其中該總耦合電容為至少一該水平耦 合電容值以及至少 一該垂直耦合電容的并聯(lián)。
3. 如權(quán)利要求1所述的布線結(jié)構(gòu)，其中該多個信號的相位差分別實質(zhì)上 為0度、90度、180度、及270度。
4. 如權(quán)利要求1所述的布線結(jié)構(gòu)，其中每條該走線的相鄰二走線所傳輸 的信號的相位差實質(zhì)上為180度。
5. 如權(quán)利要求1所述的布線結(jié)構(gòu)，其中每條該走線包括有第一區(qū)段以及 第二區(qū)段，每條該走線的該第二區(qū)段的位置為該條走線的該第一區(qū)段的位置 順時針或是逆時針旋轉(zhuǎn)90度。
6. 如權(quán)利要求5所述的布線結(jié)構(gòu)，其中該第一區(qū)段以及該第二區(qū)段實質(zhì) 上等長。
7. 如權(quán)利要求1所述的布線結(jié)構(gòu)，其中每條該走線包括有第一區(qū)段、第 二區(qū)段、第三區(qū)段、以及第四區(qū)段。
8. 如權(quán)利要求7所述的布線結(jié)構(gòu)，其中該第一區(qū)段、該第二區(qū)段、該第 三區(qū)段、以及該第四區(qū)段實質(zhì)上等長。
9. 如權(quán)利要求7所述的布線結(jié)構(gòu)，其中該第一區(qū)段、該第二區(qū)段、該第 三區(qū)段、以及該第四區(qū)段的位置是以順時針或是逆時針旋轉(zhuǎn)。
10. —種布線方法，包括下列步驟提供第一布局層與第二布局層，該第一布局層與該第二布局層實質(zhì)上互 相平行；及形成多條信號線，其中，設(shè)置于該第一布局層與該第二布局層的同一層而相鄰的二條信號線間具有水平耦合電容值，設(shè)置于該第一布局層與該第二 布局層的不同層而相鄰的二條信號線之間具有垂直耦合電容值，而該多條信 號線由該水平耦合電容與該垂直耦合電容所決定的總耦合電容實質(zhì)上相同。
11. 如權(quán)利要求10所述的布線方法，其中該總耦合電容為至少一該水 平耦合電容值以及至少 一該垂直耦合電容的并聯(lián)。
12. 如權(quán)利要求IO所述的布線方法，其中該多個信號的相位差分別實 質(zhì)上為0度、90度、180度、及270度。
13. 如權(quán)利要求10所述的布線方法，其中每條該走線的相鄰二走線所 傳輸?shù)男盘柕南辔徊顚嵸|(zhì)上為180度。
14. 如權(quán)利要求10所述的布線方法，其中每條該走線包括有第一區(qū)段 以及第二區(qū)段，每條該走線的該第二區(qū)段的位置為該條走線的該第一區(qū)段的 位置順時針或是逆時針旋轉(zhuǎn)90度。
15. 如權(quán)利要求14所述的布線方法，其中該多條信號線的其一的該第 一區(qū)段與該多條信號線的另一的該第一區(qū)段實質(zhì)上是上下重疊。
16. 如權(quán)利要求14所述的布線方法，其中該第一區(qū)段以及該第二區(qū)段 實質(zhì)上等長。
17. 如權(quán)利要求10所述的布線方法，其中每條該走線包括有第一區(qū)段、 第二區(qū)段、第三區(qū)段、以及第四區(qū)段。
18. 如權(quán)利要求17所述的布線方法，其中該第一區(qū)段、該第二區(qū)段、 該第三區(qū)段、以及該第四區(qū)段實質(zhì)上等長。
19. 如權(quán)利要求17所述的布線方法，其中該第一區(qū)段、該第二區(qū)段、 該第三區(qū)段、以及該第四區(qū)段的位置是以順時針或是逆時針旋轉(zhuǎn)。
全文摘要
本發(fā)明公開了一種多相位布線結(jié)構(gòu)與方法，該布線結(jié)構(gòu)包含第一布局層；第二布局層與第一布局層互相平行；多個位置點位于第一布局層與第二布局層；多條走線對應設(shè)置于位置點，每條走線各傳輸一信號，而信號之間各相隔相位差，設(shè)置于第一布局層與第二布局層的同一層而相鄰的二條走線之間具有水平耦合電容，設(shè)置于第一布局層與第二布局層的不同層而相鄰的二條走線之間具有垂直耦合電容，每條走線各包含多個區(qū)段，在不同區(qū)段中走線與位置點的配置不同，使多條走線由水平耦合電容與垂直耦合電容所決定的電氣特性實質(zhì)上相同。
文檔編號H01L23/528GK101320724SQ200710110298
公開日2008年12月10日 申請日期2007年6月8日 優(yōu)先權(quán)日2007年6月8日
發(fā)明者李朝政 申請人:瑞昱半導體股份有限公司