專利名稱：制作快閃存儲器的方法
技術領域：
本發(fā)明提供一種制作快閃存儲器的方法，尤指一種制作分離柵極式快閃 存儲器的方法。
背景技術：
非易失性存儲器具有不因電源供應中斷而造成儲存數(shù)據(jù)遺失的特性，因 此被廣泛使用。而依照單位存儲單元儲存的數(shù)據(jù)位元數(shù)，又可區(qū)分為單一位
元儲存(single-bit storage )非易失性存儲器與雙位元儲存(dual-bit storage ) 非易失性存儲器。前者為例如氮化物只讀存儲器(Nitride Read-Only-Memory, NROM )、 金屬-氧化硅-氮化硅-氧化硅-硅型 (Metal-Oxide-Nitride-Oxide-Silicon, MONOS )等存儲器或硅-氧化硅-氮化 珪-氧化珪-硅型(Silicon-Oxide-Nitride-Oxide-Silicon, SONOS)存儲器。后 者為例如分離柵極式SONOS型(split-gate SONOS)存儲器或分離柵極式 MONOS型存儲器。由于分離柵極式SONOS型存儲器與分離柵極式MONOS 型存儲器的單位存儲單元能儲存二位元的信息，因此相較于一般單一位元儲 存非易失性存儲器而言，可儲存更大量的信息，已逐漸成為非易失性存儲器 的主流。
請參考圖1至圖2,圖1至圖2為公知一分離柵極式快閃存儲器10的工 藝示意圖。半導體基底12上設有一氧化層14,其上依序設置有浮置柵極16、 介電層18、控制柵極20以及蓋層22而形成一堆迭結構28，在堆迭結構28 兩側另設有一間隔壁24。傳統(tǒng)上制作分離柵極式快閃存儲器10的字元線時， 是在半導體基底12上形成一包含多晶硅材料的導電層(圖未示)，再對該導 電層直接蝕刻而形成如圖l所示的字元線26。值得注意的是，以此方法所形 成的字元線26具有圓弧狀表面與皆近扇形的剖面形狀，與理想的矩形剖面 形狀相差甚遠。
請參考圖2，在形成字元線26之后，于半導體基底12上全面形成一氮 化層，再進行一蝕刻工藝，而剩下的氮化層則于字元線26的部分表面形成
厚度較薄的字元線間隔壁30。由于字元線26具有圓弧狀表面，使得字元線 間隔壁30只能形成在字元線26接近底部的部分表面，并暴露出大部分的字 元線26。接著，進行一自行對準金屬硅化物工藝，而于暴露的字元線26與 半導體基底12表面形成自行對準金屬硅化層32、 34。之后，進行一離子注 入工藝，以于字元線間隔壁30鄰側自行對準金屬硅化層34下方形成離子摻 雜區(qū)(圖未示)，作為分離柵極式快閃存儲器10的漏極。
由于在公知方法中，形成于字元線26圓弧表面的字元線間隔壁30僅覆 蓋住極少部分的字元線26表面，導致在自行對準金屬硅化物工藝中，形成 于字元線26表面的自行對準金屬硅化層32很可能與形成于半導體基底12 表面的自行對準金屬硅化層34相接，使得分離柵極式快閃存儲器IO發(fā)生短 路現(xiàn)象。再者，由于形成于字元線26圓弧表面的字元線間隔壁30厚度較薄， 因此在進行離子注入工藝時，離子亦可能穿過字元線間隔壁30而于其下方 的半導體基底12中形成離子注入?yún)^(qū)，更甚者，可能會在字元線26下方亦形 成離子注入?yún)^(qū)，造成干擾而大幅影響分離柵極式快閃存儲器IO的操作效能。
因此，業(yè)界仍須不斷改良公知快閃存儲器的制作方法，以研發(fā)出供利用 簡單方法而制作出結構形狀良好的分離柵極式快閃存儲器元件(例如具有矩 形剖面的字元線結構)的技術，以改善存儲器操作效能。
發(fā)明內(nèi)容
本發(fā)明的主要目的，在于提供一種利用氧化工藝來調(diào)整字元線形狀的方 法而制作快閃存儲器，以改善公知快閃存儲器因字元線圓弧狀剖面形狀而影 響存儲器操作效能的問題。
根據(jù)本發(fā)明的申請專利范圍，揭露一種制作一快閃存儲器的方法。首先 提供一半導體基底，包含有一第一氧化層設于其表面、二堆迭結構設于第一 氧化層上、二間隔壁分別設于二堆迭結構的側壁表面以及一源極設于堆迭結 構之間的半導體基底中，各堆迭結構包含一浮置柵極、 一介電層、 一控制柵 極以及一蓋層依序堆迭于第一氧化層上。接著，于半導體基底上全面形成一 導電層，再使導電層表面氧化形成一第二氧化層。然后進行一各向異性蝕刻 工藝，以移除高于堆迭結構的第二氧化層與導電層，而于堆迭結構之間形成 一抹除柵極，并在各堆迭結構相反于抹除柵極的一側分別形成一字元線。
由于本發(fā)明方法的利用氧化工藝而于導電層表面全面形成一氧化層，因此可以減低導電層的整體厚度，以縮小后續(xù)形成的字元線的寬度，進而提高 存儲器的集成度。再者，導電層表面的氧化層在蝕刻工藝中可以當作硬掩模 以減緩部分導電層的蝕刻速度，因而蝕刻后的導電層可以形成具有約略垂直 的側壁的字元線，使得后續(xù)形成的字元線間隔壁可以覆蓋大部分的字元線側
層，改善快閃存儲器的整體品質(zhì)與操作效能。
圖1圖至圖2為公知制作分離柵極式快閃存儲器的方法的工藝示意圖3至圖IO為本發(fā)明制作快閃存儲器的方法的工藝示意圖。
主要元件符號說明
10分離柵極式快閃存儲器
12半導體基底14氧化層
16浮置柵極18介電層
20控制柵極22
24間隔壁26字元線
28堆迭結構30字元線間隔壁
32、34 自行對準金屬硅化層
50快閃存儲器52半導體基底
54第一氧化層56穿遂氧化層
58堆迭結構60浮置柵極
62介電層64控制柵極
6668間隔壁
70HTO層72共用源極
74存儲單元區(qū)76周邊電路區(qū)
78、78， 導電層80犧牲層
82掩模層84第二氧化層
86圖案化掩模層88字元線
90抹除柵極92晶體管柵極
94字元線間隔壁96、98 間隔壁100、 102、 104、 106 自行對準金屬硅化物層
108 漏極 110 源極/漏極
112接觸孔 114 位元線
116 MOS晶體管 118 介電層
具體實施例方式
請參考圖3至圖8，圖3至圖8為本發(fā)明制作一快閃存儲器50的方法的 工藝示意圖，其中快閃存儲器50是為一或非型(NOR)分離柵極式快閃存 儲器。首先，如圖3所示，提供一半導體基底52，例如一P型硅基底。半 導體基底52包含一存儲單元區(qū)74與一周邊電路區(qū)76，其中存儲單元區(qū)74 是用來設置存儲單元矩陣，而周邊電路區(qū)76則用來設置開關元件，例如金 屬氧化半導體(metal-oxide semiconductor, MOS)晶體管，將外界操作訊號 傳輸給存儲單元。半導體基底52上包含一第一氧化層54覆蓋于半導體基底 52表面，而在第一氧化層54上另包含至少一堆迭結構58 (圖中顯示二堆迭 結構58)設于存儲單元區(qū)74之內(nèi)，由下而上依序包含一浮置柵極60、 一介 電層62、 一控制柵極64以及一蓋層66,且堆迭結構58的側壁表面另設有 間隔壁68。浮置柵極60與控制柵極64可包含多晶硅材料；控制柵極64更 可包含硅化鎢材料；介電層62優(yōu)選包含氧化/氮化/氧化(oxide-nitride-oxide， ONO )介電材料，而蓋層66可包含以四乙基氧硅烷(tetraethylorthosilicate, TEOS)作為前驅(qū)物的TEOS硅氧材料與氮化硅材料。再者，位于二浮置柵 極60之間與下方的部分第一氧化層54是作為一穿遂氧化層56，而二浮置柵 極60之間的間隔壁68表面、穿遂氧化層56表面與蓋層66上方另可包含一 高溫氧化(hightemperature oxide, HTO)層70。此外，在堆迭結構58之間 的半導體基底52表面包含一離子摻雜區(qū)，作為二堆迭結構的共用源極72。
接著，如圖4所示，于半導體基底52上全面沉積一多晶硅導電層78與 一犧牲層80，覆蓋于堆迭結構58和第一氧化層54表面，其中犧牲層80可 包含氮化硅材料。多晶硅導電層78具有一厚度H，例如為約2000埃。然后 如圖5所示，于半導體基底52上形成一光致抗蝕劑材料層，并經(jīng)由微影與 顯影工藝，移除部分光致抗蝕劑材料層，暴露出存儲單元區(qū)74,而剩下的光 致抗蝕劑材料層則覆蓋周邊電路區(qū)76，形成掩模層82覆蓋在犧牲層80表面。
請參考圖6,移除存儲單元區(qū)74的犧牲層80，以暴露出其下方的導電
層78。然后移除掩模層82,并進行一氧化工藝，而使憶胞區(qū)74內(nèi)暴露出的 導電層78表面氧化，并形成一第二氧化層84。氧化后的導電層78，具有一 厚度H，，可能為約1600至1800埃，小于其原始厚度H。
然后請參考圖7，于周邊電路區(qū)76的一柵極預定區(qū)上形成一圖案化掩模 層86覆蓋于犧牲層80上。圖案化掩模層86的形成方法例如在半導體基底 52上涂布一光致抗蝕劑層(圖未示)，經(jīng)由光刻工藝定義出柵極預定區(qū)的圖 案，再經(jīng)由顯影工藝移除柵極預定區(qū)以外的光致抗蝕劑層材料。接著，如圖 8所示，對半導體基底12上的導電層78、 78，進行一全面(blanket)各向異 性蝕刻工藝，移除周邊電路區(qū)76中未被圖案化掩模層86覆蓋的導電層78， 并同時移除存儲單元區(qū)74內(nèi)高于堆迭結構58的部分導電層78，。值得注意 的是，在此各向異性蝕刻工藝中，原來覆蓋在導電層78，上方的第二氧化層 84的可當作硬掩模，以減緩導電層78，的蝕刻速度。此外，由于導電層78' 的圓弧狀結構底部約略垂直于半導體基底52的表面，因此該部分的第二氧 化層84具有較大的垂直厚度，使得其下方的導電層78，蝕刻速度更加緩慢， 因此蝕刻后的導電層78，可以具有約略垂直的側壁，以在二堆迭結構58外側 分別形成一字元線88，具有接近矩形的剖面形狀，而堆迭結構58之間所剩 下的導電層78，則形成抹除柵極90。之后，移除圖案化掩模層86，周邊電路 區(qū)76內(nèi)剩下的導電層78則形成一晶體管柵極92。之后，可選擇性移除晶體 管柵極92上方的犧牲層80。
接著，請參考圖9，于半導體基底52上沉積一氮化層(圖未示)，然后 進行一各向異性蝕刻工藝，而分別于字元線88相反于堆迭結構58的側壁表 面與晶體管柵極92側壁表面形成字元線間隔壁94與間隔壁98。此外，在堆 迭結構58側壁表面、字元線88或者抹除柵極90上方亦會形成間隔壁96。 然后，可移除部分氧化層54以暴露出包含漏極預定區(qū)的半導體基底52表面。 之后，進行一自行對準金屬硅化物工藝，而于暴露出的字元線88、抹除柵極 90及晶體管柵極92表面形成自行對準金屬硅化物層106、 104,同時在漏極 預定區(qū)的半導體基底52表面形成自行對準金屬硅化物層100、 102。接著， 進行一離子注入工藝，而于自行對準金屬硅化物層100、 102下方形成存儲 單元區(qū)74的漏極108與MOS晶體管的源極/漏極110，完成周邊電路區(qū)MOS 晶體管116的制作。
有關于存儲單元區(qū)74的位元線制作方法，可繼續(xù)參考圖10:在半導體
基底52上沉積一介電層118，然后可經(jīng)由微影暨蝕刻工藝移除部分介電層 118，定義出位元線圖案，并在漏極108上方形成接觸孔。接著于半導體基 底52上沉積一導電層，填入該接觸孔內(nèi)與自行對準金屬硅化物層100連接， 然后可經(jīng)由研磨工藝而使該導電層具有平坦的表面，以形成位元線114。
相較于公知技術，本發(fā)明方法的在制作多晶硅字元線時，先在多晶硅導 電層表面以氧化工藝形成一氧化層，該氧化層可在后續(xù)的蝕刻工藝中當作硬 掩模而減緩部分多晶硅導電層的蝕刻速率，以形成具有接近垂直側壁的字元 線。因此形成于字元線側壁表面的字元線間隔壁的厚度較厚，能有效控制后 續(xù)離子注入工藝中離子注入字元線間隔壁下方的干擾現(xiàn)象。同時，由于字元 線間隔壁會覆蓋住大部分的字元線側壁表面，因此能有效隔離字元線上表面 與半導體基底表面所形成的自行對準金屬硅化層，避免短路現(xiàn)象，改善快閃 存儲器的良率與品質(zhì)。再者，在多晶硅導電層上以氧化工藝制作氧化層可以 縮小多晶硅導電層的厚度，所以之后形成的字元線的溝道長度較小，能夠縮 短控制柵極至位元線(或位元線接觸元件)的距離，能夠大幅提高元件集成 度與操作效能。
綜上所述，根據(jù)本發(fā)明的工藝方法，可利用簡單的工藝，同時兼顧周邊 電路區(qū)的MOS晶體管與存儲單元區(qū)的存儲單元的工藝需求，且能提供結構 更為良好的存儲單元結構，以改善分離柵極式快閃存儲器的整體結構與良 率。本發(fā)明方法特別可應用于具有自行對準金屬硅化物工藝的低功率存儲器 工藝中，然而，本發(fā)明的工藝方法亦可應用于其他具有不同結構的快閃存儲 器中。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明申請專利范圍所做的均 等變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權利要求
1.一種制作一快閃存儲器的方法，其包含下列步驟a、提供一半導體基底，其包含有一第一氧化層設于該半導體基底表面、二堆迭結構設于該第一氧化層上、二間隔壁分別設于各該堆迭結構的側壁表面以及一源極設于該二堆迭結構之間的該半導體基底中，各該堆迭結構由下而上依序包含一浮置柵極、一介電層、一控制柵極以及一蓋層；b、于該半導體基底上全面形成一導電層；c、使該導電層表面氧化而形成一第二氧化層；以及d、進行一各向異性蝕刻工藝移除高于該二堆迭結構的該導電層與該第二氧化層，以于該二堆迭結構之間形成一抹除柵極，并且于各該堆迭結構相反于該抹除柵極的一側分別形成一字元線。
2. 如權利要求1的方法，其中該半導體基底包含一存儲單元區(qū)以及一 周邊電路區(qū)，且該堆迭結構設于該存儲單元區(qū)，而該第一氧化層與該導電層 同時設于該存儲單元區(qū)與該周邊電路區(qū)內(nèi)。
3. 如權利要求2的方法，其中該方法在進行步驟c之前，另包含下列 步驟e、 于該導電層上形成一犧牲層；f、 于該周邊電路區(qū)形成一掩模層覆蓋于該犧牲層上；以及g、 移除未被該掩模層覆蓋的該犧牲層，以暴露出該存儲單元區(qū)內(nèi)的該 導電層。
4. 如權利要求3的方法，其中該掩模層包含光致抗蝕劑材料。
5. 如權利要求3的方法，其中該犧牲層包含氮化硅材料。
6. 如權利要求2的方法，其中步驟d的該各向異性蝕刻工藝另移除該 周邊電路區(qū)內(nèi)的部分該導電層，以于該周邊電路區(qū)內(nèi)形成一晶體管的 一柵極。
7. 如權利要求6的方法，其中該方法在進行步驟d之前，另包含在該 周邊電路區(qū)內(nèi)形成一 圖案化掩模層覆蓋部分該導電層，以作為步驟d的該各 向異性蝕刻工藝的蝕刻掩模。
8. 如權利要求7的方法，其中該圖案化掩模層包含光致抗蝕劑材料。
9. 如權利要求l的方法，其中該方法在步驟d之后，另包含下列步驟h、 于該基底上形成一氮化層；i、 進行一各向異性蝕刻工藝，分別于所述字元線的一側壁表面形成一字 元線間隔壁；以及j、進行一離子注入工藝，以分別于鄰近所述字元線間隔壁并且相反于所 述字元線的一側的該半導體基底中形成一漏極。
10. 如權利要求9的方法，其另包含在進行步驟j之前，先于該字元線、 該抹除柵極的上表面與預定形成該漏極的該半導體基底上形成一 自行對準 硅化物層。
11. 如權利要求10的方法，其另包含在形成該自行對準硅化物層之前， 先移除預定形成該漏極的該半導體基底上的該第一氧化層。
12. 如權利要求9的方法，其中該方法另包含于該半導體基底上形成一 位元線，電連接于該漏才及。
13. 如權利要求l的方法，其中設于該二堆迭結構下方以及該二堆迭結 構之間的該第 一氧化層是作為 一 穿遂氧化層。
14. 如權利要求l的方法，其中該導電層包含多晶硅材料。
15. 如權利要求l的方法，其中在進行步驟c之后，該導電層的厚度為 約1600至1800埃。
全文摘要
本發(fā)明提供一種制作快閃存儲器的方法。首先提供一半導體基底，其表面包含一氧化層、二堆迭結構、二間隔壁以及一源極。堆迭結構包含一浮置柵極、一介電層、一控制柵極以及一蓋層。接著于半導體基底上形成一導電層，然后使導電層表面氧化而形成一氧化層，再進行一各向異性蝕刻工藝，移除高于所述堆迭結構的導電層與氧化層，以于堆迭結構之間形成一抹除柵極，并且于各該堆迭結構相反于抹除柵極的一側分別形成一字元線。
文檔編號H01L21/8247GK101345216SQ200710128378
公開日2009年1月14日 申請日期2007年7月10日 優(yōu)先權日2007年7月10日
發(fā)明者許正源, 郭輝宏 申請人:力晶半導體股份有限公司