專利名稱：堆疊式芯片封裝結(jié)構(gòu)、芯片封裝結(jié)構(gòu)及其制程的制作方法
技術(shù)領(lǐng)域：
及其制程，且特別是有關(guān)于一種堆疊式(stacked type)芯片封裝結(jié)構(gòu)及其制程。背景技術(shù)：
在高度信息化社會的今天，多媒體應(yīng)用的市場不斷地急速擴張，集成電 路(integrated circuit, IC)封裝技術(shù)也需配合電子裝置的數(shù)字化、網(wǎng)絡(luò)化、區(qū)域 連接化以及使用人性化的趨勢而發(fā)展。為了實現(xiàn)上述的要求，必須強化電子 元件的高速處理化、多功能化、集成化、小型輕量化以及低價化等多方面的 需求，于是集成電路封裝技術(shù)也跟著向微型化、高密度化發(fā)展。除了現(xiàn)有常 見的球柵陣列式封裝(Ball Grid Array, BGA)、芯片比例封裝(Chip-Scale Package, CSP)、倒裝芯片封裝(Flip Chip package, F/C package)之外，近來 更提出堆疊式的芯片封裝技術(shù)，其通過堆疊多個芯片封裝單元，以提高整體 的封裝密度。
圖1為現(xiàn)有的一種堆疊式芯片封裝結(jié)構(gòu)的剖面示意圖。請參照圖l所示， 現(xiàn)有的堆疊式芯片封裝結(jié)構(gòu)100包括第一封裝單元110、第二封裝單元120 及多個焊球(solderball) 130，其中焊球130配置在第一封裝單元110的芯片 114的外圍，用來連接第一封裝單元IIO和第二封裝單元120。然而，由于焊 球130配置在芯片114外圍，會占據(jù)線路基板112的可用面積，從而導(dǎo)致堆 疊式芯片封裝結(jié)構(gòu)100的體積無法進一步縮小。此外，芯片114通過打線技 術(shù)連接到線路基板112，且僅在線路基板112的局部區(qū)域上形成封膠118，以 覆蓋芯片114和導(dǎo)線1"。這樣，將不利于封膠模具的設(shè)計，也就是說封膠 模具必須對應(yīng)于封膠118的尺寸與位置進行設(shè)計，而無法共享于不同尺寸設(shè) 計的封裝單元的制程。
圖2是現(xiàn)有的另一種堆疊式芯片封裝結(jié)構(gòu)的剖面示意圖。請參照圖2， 堆疊式芯片封裝結(jié)構(gòu)200與圖1的堆疊式芯片封裝結(jié)構(gòu)100類似，他們的差
異處在于堆疊式芯片封裝結(jié)構(gòu)200的第一封裝單元210的封膠212是覆蓋 于整個線路基板216上，并暴露出多個配置在線路基板216上且圍繞芯片218 的焊球214。第二封裝單元220固定在第一封裝單元210上方，并透過焊球 230及焊球214電性連接到第一封裝單元210。
圖2的封膠212覆蓋在整個線路基板216上，這種設(shè)計有助于提高封膠 模具的兼容率。然而，由于焊球214及焊球230仍然配置在芯片218的外圍， 同樣占據(jù)了線路基板216的可用面積，限制了堆疊式芯片封裝結(jié)構(gòu)200的尺 寸。
圖3是現(xiàn)有的又一種堆疊式芯片封裝結(jié)構(gòu)的剖面示意圖。請參照圖3， 在堆疊式芯片封裝結(jié)構(gòu)300中，改為在第一封裝單元310上配置一線路基板 312b，并使線路基板312b通過導(dǎo)線316電性連接到第一封裝單元310的線 路基板312a。此外，第二封裝單元320通過多個焊球330連接到線路基板 312b，以使第一封裝單元310與第二封裝單元320通過線路基板312b相互 電性連接。此種設(shè)計可以解決需占用線路基板312a的空間來配置焊球的問 題，但由于需形成特定形狀的封膠318，以包覆導(dǎo)線316，并暴露出線路基 板312b的表面，以供焊球330配置，因此同樣會有封膠膜具無法共享的問 題，而必須對應(yīng)于封裝單元的外型來設(shè)計不同的封膠膜具。
發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種堆疊式芯片封裝結(jié)構(gòu)，用以改善前述現(xiàn) 有芯片封裝結(jié)構(gòu)技術(shù)的缺點。
本發(fā)明的另一目的在于提供一種芯片封裝結(jié)構(gòu)，可應(yīng)用于上述堆疊式芯 片封裝結(jié)構(gòu)，以解決現(xiàn)有芯片封裝結(jié)構(gòu)技術(shù)的問題。
本發(fā)明的又 一 目的在于提供 一 種芯片封裝結(jié)構(gòu)的制程，用以制作上述芯 片封裝結(jié)構(gòu)。
為實現(xiàn)上述或是其它目的，本發(fā)明采用如下技術(shù)方案 一種芯片封裝結(jié) 構(gòu)，包括一承載器(carrier)、 一芯片、 一第一封膠、 一布線元件(circuit distribution device)、多個導(dǎo)電元件以及一第二封膠。承載器具有一承載面及 相對的背面。芯片配置于承載面上，并電性連接到承載器。第一封膠設(shè)置在 承載面上，并覆蓋芯片。布線元件配置于第一封膠上，并電性連接至承載器，
且在第一封膠表面上方提供多個接墊(ballpad)。導(dǎo)電元件分別配置于這些接 墊上。第二封膠覆蓋承載面，并包覆芯片、第一封膠、布線元件與導(dǎo)電元件， 且暴露出導(dǎo)電元件的頂部。
本發(fā)明更提出 一種堆疊式芯片封裝結(jié)構(gòu)，主要是以上述的芯片封裝結(jié)構(gòu) 作為一封裝結(jié)構(gòu)單元，使其與另一封裝結(jié)構(gòu)單元相互堆疊而成。其中，兩封 裝結(jié)構(gòu)單元通過上述的導(dǎo)電元件與布線元件相互電性連接。
在本發(fā)明的一實施例中，上述的承載器或布線元件分別例如為一線路基板。
在本發(fā)明的一實施例中，上述第一封裝結(jié)構(gòu)單元還可包括多個導(dǎo)電凸 塊，且芯片以倒裝芯片方式通過這些導(dǎo)電凸塊電性連接到承載器。
在本發(fā)明的一實施例中，上述第一封裝結(jié)構(gòu)單元還可包括多條第一導(dǎo) 線，其連接于芯片與承載器之間，并被第一封膠所包覆。
在本發(fā)明的一實施例中，上述第一封裝結(jié)構(gòu)單元還可包括多條第二導(dǎo) 線，其連接于布線元件與承載器之間，并被第二封膠所包覆。
在本發(fā)明的一實施例中，上述導(dǎo)電元件例如是多個第一焊球。此外，布 線元件上的接墊例如是呈陣列配置，對應(yīng)地，第二封裝結(jié)構(gòu)單元可為一球柵 陣列式封裝結(jié)構(gòu)單元或是其它具有陣列式接腳的封裝結(jié)構(gòu)元件。
在本發(fā)明的一實施例中，上述第一封裝結(jié)構(gòu)單元還可包括多個第二焊 球，配置于承載器的背面。這些第二焊球通過承載器電性連接至芯片與布線 元件。
本發(fā)明更提出一種芯片封裝結(jié)構(gòu)制程，其包括下列步驟。首先，提供一 承載器，此承載器具有一承載面與相對的背面。接著，配置一芯片于承載面 上，并使芯片電性連接至承載器。然后，形成一第一封膠于承載面上，使其 覆蓋芯片。之后，配置一布線元組件于第一封膠上，以在第一封膠表面上方 提供多個接墊。接著，配置多個導(dǎo)電元件于這些接墊上。然后，電性連接布 線元件至承載器。之后，覆蓋一第二封膠于承載面，以通過第二封膠包覆芯 片、第一封膠、布線元件與這些導(dǎo)電元件，且第二封膠暴露出導(dǎo)電元件的頂 部。
在本發(fā)明之一實施例中，例如是通過倒裝芯片接合制程或是打線接合制
程來電性連接芯片與承載器。在本發(fā)明之一實施例中，上述配置導(dǎo)電元件的步驟例如是配置一第一焊 球于每一接墊上。在本發(fā)明之 一 實施例中，上述的芯片封裝結(jié)構(gòu)制程還包括配置多個第二 焊球于承載器的背面，使第二焊球通過承載器電性連接至芯片與布線元件。在本發(fā)明之一實施例中，上述的芯片封裝結(jié)構(gòu)制程還包括配置一第二封 裝結(jié)構(gòu)單元于第一封裝結(jié)構(gòu)單元上，使第二封裝結(jié)構(gòu)單元通過導(dǎo)電元件電性 連接至布線元件，以形成一堆疊式芯片封裝結(jié)構(gòu)?；谏鲜?，本發(fā)明將布線元件配置于芯片上方，以連接兩封裝結(jié)構(gòu)單元， 因此有助于節(jié)省封裝結(jié)構(gòu)單元的承載器上的可用空間，從而提高堆疊式芯片 封裝結(jié)構(gòu)的集成度。此外，由于封膠覆蓋承載器的整個承載面，且其外型不 受芯片的尺寸及配置的影響，因此本發(fā)明的芯片封裝結(jié)構(gòu)制程所使用的封膠 模具可適用于各種不同的芯片尺寸及配置。為讓本發(fā)明之上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉較 佳實施例，并配合所附圖式，作詳細說明如下。
圖1是現(xiàn)有的一種堆疊式芯片封裝結(jié)構(gòu)的剖面示意圖。圖2是現(xiàn)有的另一種堆疊式芯片封裝結(jié)構(gòu)的剖面示意圖。 圖3是現(xiàn)有的又 一 種堆疊式芯片封裝結(jié)構(gòu)的剖面示意圖。 圖4是本發(fā)明 一實施例的芯片封裝結(jié)構(gòu)的剖面示意圖。 圖5是本發(fā)明 一 實施例的堆疊式芯片封裝結(jié)構(gòu)的剖面示意圖。 圖6A至圖6I繪示上述的芯片封裝結(jié)構(gòu)的制作流程。
具體實施方式圖4為本發(fā)明一實施例的芯片封裝結(jié)構(gòu)的剖面示意圖。請參照圖4，本 實施例的芯片封裝結(jié)構(gòu)400包括一承載器410、 一芯片420、 一第一封膠430、 一布線元件440、多個導(dǎo)電元件450、 一第二封膠460。承載器410具有一承 載面412與相對的背面414。芯片420設(shè)置于承載面412上，并電性連接至 承載器410。第一封膠430設(shè)置在承載面412上，并覆蓋芯片420。布線元 件440設(shè)置于第一封膠430上，并電性連接至承載器410，且布線元件440
在第一封膠430表面上方提供多個接墊442。導(dǎo)電元件450分別設(shè)置于接墊 442上。第二封膠460覆蓋承載面412,并包覆芯片420、第一封膠430、布 線元件440與導(dǎo)電元件450,且暴露出導(dǎo)電元件450的頂部。在本實施例中，布線元件440與承載器410可分別為一線路基板或一印 刷電路板(printed circuit board, PCB)。然而，本發(fā)明并不限制布線元件440與 承載器410的型態(tài)。在其它實施例中，布線元件440亦可為其它可在第一封 膠430表面上方提供多個接墊442的封裝結(jié)構(gòu)元件，而承載器410也可以是 其它適于承載芯片420的封裝結(jié)構(gòu)元件。此外，在本實施例中，導(dǎo)電元件450 例如為焊球。然而，在本發(fā)明的其它實施例中，導(dǎo)電元件450也可以是導(dǎo)電 塊或其它類型的導(dǎo)體。承上述，由于本實施例的芯片封裝結(jié)構(gòu)400利用設(shè)置在芯片420上方的 布線元件440來使與外界電性連接的導(dǎo)電元件450集中于芯片420上方，因 此有助于節(jié)省承載器410上的可用面積，以提高芯片封裝結(jié)構(gòu)400的集成度， 并可使承載器410有足夠的承載面積來承載較大尺寸的芯片420。此外，由 于本實施例的芯片封裝結(jié)構(gòu)400的第二封膠460覆蓋整個承載面412，且其 外型不受芯片420的尺寸及配置的影響，因此用以形成第二封膠460的封膠 模具可適用于各種不同的芯片420尺寸及配置。也就是說，單一封膠模具便 可用以制造多種規(guī)格的芯片封裝結(jié)構(gòu)400，這樣便無須針對多種規(guī)格而訂制 多種對應(yīng)的封膠模具，因而能使芯片封裝結(jié)構(gòu)400的制造成本降低。在本實施例中，芯片420是以打線方式通過多條第一導(dǎo)線470與承載器 410電性連接，其中這些第一導(dǎo)線470被第一封膠430所包覆。然而，在本 發(fā)明的另一實施例中，芯片420也可以倒裝芯片方式通過多個導(dǎo)電凸塊(未圖 示)電性連接至承載器410。此外，在本實施例中，布線元件440可以打線方 式通過多條第二導(dǎo)線480電性連接至承載器410，其中這些第二導(dǎo)線480被 第二封膠460所包覆。在本實施例中，接墊442呈陣列配置于布線元件440的上表面。然而， 在本發(fā)明的其它實施例中，這些接墊442也可以呈其它形式而配置于第一封 膠430表面上方。另外，芯片封裝結(jié)構(gòu)400可更包括多個焊球4卯，配置于 承載器410的背面414。焊球490通過承載器410電性連接至芯片420與布
線元件440,且芯片封裝結(jié)構(gòu)400可透過這些焊球490與其它電子零件(如主 機板)電性連接。本發(fā)明更提出 一種堆疊式芯片封裝結(jié)構(gòu)，主要是以上述的芯片封裝結(jié)構(gòu) 作為一封裝結(jié)構(gòu)單元，使其與另一封裝結(jié)構(gòu)單元相互堆疊而成。圖5為本發(fā) 明一實施例的堆疊式芯片封裝結(jié)構(gòu)的剖面示意圖。請參照圖5，本實施例的 堆疊式芯片封裝結(jié)構(gòu)500包括一第一封裝結(jié)構(gòu)單元510以及一第二封裝結(jié)構(gòu) 單元520。第一封裝結(jié)構(gòu)單元510為上述的芯片封裝結(jié)構(gòu)400。第二封裝結(jié) 構(gòu)單元520配置于第一封裝結(jié)構(gòu)單元510上，并通過導(dǎo)電元件450電性連接 至布線元件440。具體而言，在本實施例中，第二封裝結(jié)構(gòu)單元520為一球 柵陣列式封裝結(jié)構(gòu)單元，其球形接腳(spherical lead)522與呈陣列配置的導(dǎo)電 元件450對應(yīng)連接。此外，由于布線元件440上具有相當足夠的面積以配置 導(dǎo)電元件450，因此可適用于高集成度的封裝結(jié)構(gòu)單元之間的接合。圖6A至圖6I繪示上述的芯片封裝結(jié)構(gòu)的制作流程，主要包括下列步驟。 首先，請參照圖6A所示，提供上述的承載器410。接著，請參照圖6B所示， 將芯片420配置于承載器410的承載面412上，并使芯片420電性連接至承 載器410。本實施例進行一打線接合制程，以使芯片420通過多條第一導(dǎo)線 470電性連接至承載器410。當然，本發(fā)明的其它實施例也可以采用倒裝芯 片接合或其它方式使芯片420電性連接至承載器410。然后，請參照圖6C所示，形成第一封膠430于承載器410的承載面412 上，使其覆蓋芯片420。舉例來說，可以模具來形成第一封膠430。在本實 施例中，所形成的第一封膠430還包覆第一導(dǎo)線470。之后，請參照圖6D所示，將布線元件440配置于第一封膠430上，以 在第一封膠430表面上方提供多個接墊442。接著，請參照圖6E所示，在接 墊442上形成導(dǎo)電元件450。具體而言，本實施例在每一4妄墊442上配置一 焊球。然而，本發(fā)明的其它實施例也可在每一接墊442上形成一導(dǎo)電塊或其 它類型的導(dǎo)體。然后，請參照圖6F所示，電性連接布線元件440至承載器410。本實施 例中，例如是進行一打線接合制程以使布線元件440通過第二導(dǎo)線480電性 連接至承載器410。
之后，請參照圖6G所示，將第二封膠460覆蓋于承載器410的承載面 412上，以使第二封膠460包覆芯片420、第一封膠430、布線元件440與導(dǎo) 電元件450，并使第二封膠460暴露出導(dǎo)電元件450的頂部。舉例來說，本 實施例可以一封膠模具來形成第二封膠460，其中由于第二封膠460覆蓋整 個承載面412,其外型不受芯片420的尺寸及配置的影響，因此封膠模具可 適用于各種不同的芯片420尺寸及配置，而具有較高的制程兼容性。此外， 在本實施例中，所形成的第二封膠460也會包覆第二導(dǎo)線480。至此，完成 芯片封裝結(jié)構(gòu)400或第一封裝結(jié)構(gòu)單元510的制作。本實施例的芯片封裝結(jié)構(gòu)制程可進一步包括圖6H與圖6I所示的步驟， 以形成一堆疊式的芯片封裝結(jié)構(gòu)。承接上述步驟之后，請參照圖6H所示， 將第二封裝結(jié)構(gòu)單元520配置于第一封裝結(jié)構(gòu)單元510上，使第二封裝結(jié)構(gòu) 單元520通過這些導(dǎo)電元件450電性連接至布線元件440。然后，請參照圖 61所示，本實施例還可以選擇配置多個焊球490于承載器410的背面414， 使這些焊球4卯通過承載器410電性連接至芯片420與布線元件440。至此， 大致完成堆疊式芯片封裝結(jié)構(gòu)500的制作。綜上所述，本發(fā)明將布線元件配置于芯片上方，以連接兩封裝結(jié)構(gòu)單元， 因此有助于節(jié)省封裝結(jié)構(gòu)單元的承載器上的可用空間，進而提高堆疊式芯片 封裝結(jié)構(gòu)的集成度，并可使承載器有足夠的承載面積來承載較大尺寸的芯 片。再者，由于布線元件上具有相當足夠的面積以配置大量的導(dǎo)電元件，因 此有助于提高封裝結(jié)構(gòu)單元的接腳數(shù)。此外，由于本發(fā)明的堆疊式芯片封裝 結(jié)構(gòu)采用封膠覆蓋整個承載器表面的設(shè)計，因此封膠的外型不受芯片的尺寸 及配置的影響。也就是說，本發(fā)明芯片封裝結(jié)構(gòu)制程中所使用的封膠模具可 適用于各種不同的芯片封裝結(jié)構(gòu)設(shè)計，具有較高的兼容性，并有助于節(jié)省生 產(chǎn)成本。
權(quán)利要求
1.一種堆疊式芯片封裝結(jié)構(gòu)，包括一第一封裝結(jié)構(gòu)單元和一第二封裝結(jié)構(gòu)單元，所述第一封裝結(jié)構(gòu)單元包括一承載器、一芯片和一第一封膠，其中承載器具有一承載面及相對的背面，芯片配置于該承載面上并電性連接至該承載器，第一封膠配置于該承載面上并覆蓋該芯片，所述第二封裝結(jié)構(gòu)單元配置于該第一封裝結(jié)構(gòu)單元上，其特征在于所述堆疊式芯片封裝結(jié)構(gòu)還包括一布線元件、多個導(dǎo)電元件和一第二封膠，該布線元件配置于該第一封膠上、電性連接至該承載器并在該第一封膠表面上方提供多個接墊，所述多個導(dǎo)電元件分別配置于該些接墊上，所述第二封膠覆蓋該承載面，并包覆該芯片、該第一封膠、該布線元件與該些導(dǎo)電元件，且該第二封膠暴露出該些導(dǎo)電元件的頂部，所述第二封裝結(jié)構(gòu)單元并通過該些導(dǎo)電元件電性連接至該布線元件。
2. 如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu)，其特征在于該承載器和 該布線元件中的至少一個是一線路基板。
3. 如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu)，其特征在于該第一封裝 結(jié)構(gòu)單元還包括多個導(dǎo)電凸塊，且該芯片以倒裝芯片方式通過該些導(dǎo)電凸塊 電性連接至該承載器。
4. 如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu)，其特征在于該第一封裝 結(jié)構(gòu)單元還包括多條導(dǎo)線，這些導(dǎo)線中至少一部分可以連接于該芯片與該承 載器之間和/或該布線元件與該承載器之間，連接于該芯片與該承載器之間的 導(dǎo)線該第一封膠所包覆，連接于該布線元件與該承載器之間的導(dǎo)線被該第二 封膠所包覆。
5. 如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu)，其特征在于該些導(dǎo)電元 件包括多個第一焊球。
6. 如權(quán)利要求l、 2、 3、 4或5所述的堆疊式芯片封裝結(jié)構(gòu)，其特征在 于該些接墊呈陣列配置。
7. 如權(quán)利要求1所述的堆疊式芯片封裝結(jié)構(gòu)，其特征在于該第二封裝 結(jié)構(gòu)單元為 一 球柵陣列式封裝結(jié)構(gòu)單元。
8. 如權(quán)利要求1或7所述的堆疊式芯片封裝結(jié)構(gòu)，其特征在于該第一 封裝結(jié)構(gòu)單元還包括多個第二焊球，該些第二焊球配置于該承載器的背面， 通過該承載器電性連接至該芯片與該布線元件。
9. 一種芯片封裝結(jié)構(gòu)，包括一承載器、 一芯片和一第一封膠，其中所述 承載器具有一承載面和相對的背面，芯片配置于該承載面上并電性連接至該承載器，第一封膠配置于該承載面上并覆蓋該芯片，其特征在于所述芯片 封裝結(jié)構(gòu)還包括 一布線元件、多個導(dǎo)電元件和一第二封膠，其中布線元件 配置于該第一封膠上，該布線元件電性連接至該承載器并在該第一封膠表面 上方提供多個接墊，多個導(dǎo)電元件分別配置于該些接墊上，第二封膠覆蓋該 承載面，并包覆該芯片、該第一封膠、該布線元件與該些導(dǎo)電元件，且該第 二封膠暴露出該些導(dǎo)電元件的頂部。
10. —種芯片封裝結(jié)構(gòu)制程，包括 提供一承載器，該承載器具有一承載面與相對的背面； 配置一芯片于該承載面上，并使該芯片電性連接至該承載器； 形成一第一封膠于該承載面上，使其覆蓋芯片；配置一布線元件于該第 一封膠上，以在該第 一封膠表面上方提供多個接墊；配置多個導(dǎo)電元件于該些接墊上； 電性連接該布線元件至該承載器；覆蓋一第二封膠于該承載面，以通過該第二封膠包覆該芯片、該第一封 膠、該布線元件與該些導(dǎo)電元件，且該第二封膠暴露出該些導(dǎo)電元件的頂部。
11. 如權(quán)利要求IO所述的芯片封裝結(jié)構(gòu)制程，還包括配置一第二封裝結(jié) 構(gòu)單元于該第一封裝結(jié)構(gòu)單元上，使該第二封裝結(jié)構(gòu)單元通過該些導(dǎo)電元件 電性連4妻至該布線元件。
全文摘要
本發(fā)明公開一種堆疊式芯片封裝結(jié)構(gòu)、芯片封裝結(jié)構(gòu)及其制程。堆疊式芯片封裝結(jié)構(gòu)包括第一封裝結(jié)構(gòu)單元及第二封裝結(jié)構(gòu)單元。第一封裝結(jié)構(gòu)單元包括承載器、芯片、第一封膠、布線元件、導(dǎo)電元件及第二封膠。第二封膠包覆承載器表面、芯片、第一封膠、布線元件與導(dǎo)電元件，且露出導(dǎo)電元件頂部。第二封裝結(jié)構(gòu)單元通過導(dǎo)電元件電性連接至布線元件。本發(fā)明用布線元件連接兩封裝結(jié)構(gòu)單元，節(jié)省了承載器的可用空間，提高了集成度。由于封膠覆蓋整個承載面，外型不受芯片尺寸及配置的影響，因此本發(fā)明的制程的封膠模具可用于各種芯片尺寸及配置。
文檔編號H01L23/31GK101118901SQ20071012902
公開日2008年2月6日 申請日期2007年6月29日 優(yōu)先權(quán)日2007年6月29日
發(fā)明者李玉麟, 翁國良 申請人:日月光半導(dǎo)體制造股份有限公司