專利名稱：半導(dǎo)體芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體芯片及其制造方法。
背景技術(shù)：
半導(dǎo)體芯片中可以形成有多個(gè)半導(dǎo)體器件。多個(gè)半導(dǎo)體器件可以通過芯 片上表面上形成的導(dǎo)電焊盤(芯片焊盤)電連接至外部電路。圖l示出包括
導(dǎo)電焊盤200的半導(dǎo)體芯片100，該導(dǎo)電焊盤200通過接合線300連接至外 部電路(例如引線框)。
半導(dǎo)體襯底上可以形成多個(gè)半導(dǎo)體電路器件(例如MOS晶體管)，并 且可以形成多個(gè)金屬布線層以提供對(duì)于這些電路器件的電連接?？梢孕纬啥?個(gè)層間介電層，以將單元電路器件與金屬布線層相互隔離。各單元電路器件 與金屬布線層可以通過穿通層間介電層的多個(gè)接觸塞而相互電連接。
半導(dǎo)體芯片上表面上的芯片焊盤可以電連接至外部電路。芯片焊盤也可 以通過穿通層間介電層的接觸塞而電連接至金屬布線層(例如最上層布線 層)。因此，形成在半導(dǎo)體襯底上的多個(gè)半導(dǎo)體器件可以通過接觸塞、至少 一層金屬布線層和芯片焊盤而連接至外部電路。
圖2a和2b示出芯片焊盤以及芯片焊盤下方的多個(gè)金屬布線層和多個(gè)層 間介電層。圖2a示出多個(gè)接觸塞C3，所述接觸塞C3電連接至其下方的金 屬布線層。圖2b示出半導(dǎo)體芯片的橫截面，該半導(dǎo)體芯片包括形成在半導(dǎo) 體襯底上的半導(dǎo)體器件。如圖2a所示，多個(gè)接觸塞C3可以以菱形和/或方形 的形式直接排列在芯片焊盤200下方。
如圖2b所示，接觸塞C3可以連接至金屬布線層M2。金屬布線層M2 可以通過接觸塞C2連接至第一金屬布線層M1。芯片焊盤200、金屬布線層 M1和金屬布線層M2可以通過層間介電層D1和層間介電層D2而相互隔離。
第一金屬布線層M1可以通過多晶硅一金屬電介質(zhì)(PMD)與半導(dǎo)體器 件隔離。第一金屬布線層Ml可以通過接觸塞Cl連接至晶體管的柵極202
或源/漏擴(kuò)散區(qū)204。
通過將半導(dǎo)體芯片經(jīng)芯片焊盤200電連接至外部器件，可以測(cè)試半導(dǎo)體 芯片的可靠性和性能。外部器件可以在形成容納最終半導(dǎo)體產(chǎn)品的封裝之 前，通過引線接合連接至芯片焊盤200。在測(cè)試期間，可以通過探針將較大 負(fù)載加在芯片焊盤上。氧化物膜可以用作半導(dǎo)體器件與金屬布線層之間的絕 緣層。但是，從材料角度來看氧化物可能比較脆弱，因而可能破裂。
測(cè)試期間芯片焊盤上的過度負(fù)載引起的破裂可能引起層間介電層破裂， 由此可能導(dǎo)致器件失效。破裂可能形成于芯片焊盤下方的上層層間介電層。 但是，破裂可能延伸至上層層間介電層下方的層間介電層。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例可以提高層間介電層的結(jié)構(gòu)強(qiáng)度，由此對(duì)于加在半導(dǎo)體芯 片的芯片焊盤上的較大外部負(fù)載可以具有適應(yīng)性。
本發(fā)明提供一種裝置，包括半導(dǎo)體襯底；至少一層層間介電層，形成 在該半導(dǎo)體襯底上方；以及導(dǎo)電焊盤，形成在所述至少一層層間介電層上方， 其中該導(dǎo)電焊盤具有周邊部和中心部，并且所述至少一層層間介電層在該中 心部下方比在該周邊部下方厚。
根據(jù)本發(fā)明，所述裝置包括位于該導(dǎo)電焊盤與該半導(dǎo)體襯底之間的至少 一層第一布線層，其中所述至少一層第一布線層僅形成在該周邊部下方。
根據(jù)本發(fā)明，在至少一層第一布線層與所述導(dǎo)電焊盤之間形成有所述至 少一層層間介電層。
根據(jù)本發(fā)明，在所述至少一層第一布線層與該半導(dǎo)體襯底之間形成有所 述至少一層層間介電層。
根據(jù)本發(fā)明，所述至少一層第一布線層包括第一層布線層和第二層布線 層；以及所述至少一層層間介電層形成在該第一層布線層與該第二層布線層 之間。
根據(jù)本發(fā)明，所述裝置包括至少一個(gè)第一接觸塞，將該第一層布線層 與該導(dǎo)電焊盤電連接；以及至少一個(gè)第二接觸塞，將該第一層布線層與該第 二層布線層電連接。
根據(jù)本發(fā)明，所述至少一個(gè)第一接觸塞的軸線與所述至少一個(gè)第二接觸
塞的軸線不共線。
根據(jù)本發(fā)明，所述至少一個(gè)第一接觸塞和所述至少一個(gè)第二接觸塞形成 在所述至少一層層間介電層中。
根據(jù)本發(fā)明，所述裝置包括至少一層第二布線層，其中所述至少一層第 二布線層形成在該中心部和該周邊部下方。
根據(jù)本發(fā)明，該中心部的表面積介于該導(dǎo)電焊盤表面積的約25%與約 50%之間。
根據(jù)本發(fā)明，該裝置包括在CMOS圖像傳感器中。
本發(fā)明還提供一種方法，包括在半導(dǎo)體襯底上方形成至少一層層間 介電層；以及在所述至少一層層間介電層上方形成導(dǎo)電焊盤，其中該導(dǎo)電焊 盤具有周邊部和中心部，并且所述至少一層層間介電層在該中心部下方比在 該周邊部下方厚。
根據(jù)本發(fā)明，所述方法包括在該半導(dǎo)體襯底上方形成至少一層第一布
線層，其中所述至少一層第一布線層僅形成在該周邊部下方。
根據(jù)本發(fā)明，在所述至少一層第一布線層與所述導(dǎo)電焊盤之間形成所述
至少一層層間介電層。
根據(jù)本發(fā)明，在所述至少一層第一布線層與該半導(dǎo)體襯底之間形成所述
至少一層層間介電層。
根據(jù)本發(fā)明，所述至少一層第一布線層包括第一層布線層和第二層布
線層；以及在該第一層布線層與該第二層布線層之間形成所述至少一層層 間介電層。
根據(jù)本發(fā)明，所述方法包括形成至少一個(gè)第一接觸塞，將該第一層 布線層與該導(dǎo)電焊盤電連接；以及形成至少一個(gè)第二接觸塞，將該第一層 布線層與該第二層布線層電連接。
根據(jù)本發(fā)明，所述至少一個(gè)第一接觸塞的軸線與所述至少一個(gè)第二接觸 塞的軸線不共線。
根據(jù)本發(fā)明，在所述至少一層層間介電層中形成所述至少一個(gè)第一接觸 塞和所述至少一個(gè)第二接觸塞。
根據(jù)本發(fā)明，所述方法包括形成至少一層第二布線層，其中在該中心 部和該周邊部下方形成所述至少一層第二布線層。
根據(jù)本發(fā)明，該中心部的表面積介于該導(dǎo)電焊盤表面積的約25%與約 50%之間。
根據(jù)本發(fā)明，該導(dǎo)電焊盤包括在CMOS圖像傳感器中。
在實(shí)施例中，半導(dǎo)體芯片可以包括下列的至少其中之一形成在半導(dǎo)體 襯底上的半導(dǎo)體器件；電連接至外部電路的至少一層金屬布線層，其中該至 少一層金屬布線層在中心開口；形成在半導(dǎo)體器件上方的至少一層層間介電 層，其中該至少一層層間介電層填充至少一層金屬布線層的開口部；形成在 至少一層層間介電層上方的導(dǎo)電焊盤，其可以電連接至外部電路。
在實(shí)施例中，在導(dǎo)電焊盤與至少一層金屬布線層之間和/或在兩層或更多 層金屬布線層之間可以形成導(dǎo)電通路。根據(jù)實(shí)施例，導(dǎo)電通路在不同的通路 層之間可以交錯(cuò)布置。
根據(jù)本發(fā)明的實(shí)施例，形成在焊盤中心部下方的層間介電層較厚，由此 相對(duì)于較大負(fù)載可以將結(jié)構(gòu)的整體性最大化，從而防止層間介電層破裂和器 件失效。


圖1示出半導(dǎo)體芯片上方形成的芯片悍盤中引線接合的透視圖。 圖2a示出芯片焊盤結(jié)構(gòu)的俯視圖。 圖2b示出芯片焊盤結(jié)構(gòu)的橫截面圖。
圖3a示出根據(jù)實(shí)施例的芯片焊盤的俯視圖，沿該芯片焊盤的周邊形成 有接觸塞。
圖3b示出根據(jù)實(shí)施例的導(dǎo)電焊盤、導(dǎo)電通路和金屬布線層的橫截面圖。 圖3c示出根據(jù)實(shí)施例的芯片焊盤的下部結(jié)構(gòu)的橫截面圖。
具體實(shí)施例方式
在實(shí)施例中，半導(dǎo)體芯片可以包括導(dǎo)電焊盤，以將半導(dǎo)體器件連接到外 部電路。在半導(dǎo)體襯底上方可以形成至少一個(gè)半導(dǎo)體器件。在至少一個(gè)半導(dǎo) 體器件上可以形成至少一層金屬布線層。多個(gè)金屬布線層可以為半導(dǎo)體芯片 上方的半導(dǎo)體器件提供電連接。至少一層金屬布線層可以具有在其中心開口 的一部分。在半導(dǎo)體器件與導(dǎo)電焊盤之間可以形成至少一層層間介電層。至
少其中 一層層間介電層填充金屬布線層的開口部。
在實(shí)施例中，如果半導(dǎo)體器件是CMOS圖像器件的一部分，則半導(dǎo)體 器件可以包括光電二極管和/或MOS晶體管。在至少一個(gè)半導(dǎo)體器件上方可 以形成多晶硅一金屬電介質(zhì)(PMD)層間介電層?？梢砸来味询B至少一層金 屬布線層和至少一層層間介電層。
如圖3a所示，根據(jù)實(shí)施例，導(dǎo)電芯片焊盤200可以具有中心部220和 周邊部240。如圖3b所示，在芯片焊盤200下方可以有金屬布線層M2。根 據(jù)實(shí)施例，金屬布線層M2可以形成在芯片焊盤200的周邊部240下方，但 在芯片焊盤200的中心部220下方開口。在實(shí)施例中，芯片焊盤200與金屬 布線層M2之間有至少一層層間介電層D12。在實(shí)施例中，至少一層介電層 D12填充金屬布線層M2的開口區(qū)域。在金屬布線層Ml下方可以有半導(dǎo)體 襯底SUB。
根據(jù)實(shí)施例，金屬布線層M1可以形成在金屬布線層M2下方。在實(shí)施 例中，金屬布線層Ml可以不具有開口區(qū)域。根據(jù)實(shí)施例，在金屬布線層 Ml與金屬布線層M2之間可以形成至少一層介電層D12。接觸塞C3可以將 金屬布線層M2與芯片焊盤200電連接。接觸塞C2可以將金屬布線層Ml 與金屬布線層M2電連接。在實(shí)施例中，接觸塞C2和接觸塞C3可以交錯(cuò)布 置。換句話說，在實(shí)施例中，接觸塞C3的中心線U與接觸塞C2的中心線 L2可以不共線。接觸塞C2和接觸塞C3可以形成為穿過至少一層層間介電 層D12 (例如穿過通路孔)。
在實(shí)施例中，芯片焊盤200與金屬布線層M1之間的至少一層層間介電 層D12的較厚部可將結(jié)構(gòu)的整體性最大化，并且可使芯片焊盤能夠承受測(cè)試 期間加在芯片焊盤200上的較大負(fù)載。換句話說，在實(shí)施例中，通過使金屬 布線層M2在中心開口 ，至少一層層間介電層D12在芯片焊盤200的中心部 220下方可以較厚。在實(shí)施例中，接觸塞C2和接觸塞C3的交錯(cuò)布置可將結(jié) 構(gòu)的整體性最大化，并且可使芯片焊盤能夠承受測(cè)試期間加在芯片焊盤200 上的較大負(fù)載。雖然圖3b僅示出一層金屬布線層在中心開口 (例如金屬布 線層M2)，但是根據(jù)實(shí)施例，多層金屬布線層可以在彼此上面形成且具有開 口，以增加至少一層層間介電層的厚度。如圖3c所示，根據(jù)實(shí)施例，下層 金屬布線層(即第二金屬布線層M2)也可在中心開口。雖然圖3b示出接觸
塞C2和接觸塞C3交錯(cuò)布置，但是根據(jù)實(shí)施例，接觸塞C2和接觸塞C3可 以排列成行。
在實(shí)施例中，接觸塞(例如接觸塞C2和接觸塞C3)可以僅形成在芯片 焊盤200的周邊部240下方。接觸塞C3可以分為兩個(gè)區(qū)域(即，在中心部 220下方分離開)，在這兩個(gè)區(qū)域之間具有至少一層層間介電層D12。同樣， 接觸塞C2可以分為兩個(gè)區(qū)域(即，在中心部220下方分離開)，在這兩個(gè) 區(qū)域之間具有至少一層層間介電層D12。金屬布線層M2可以分為兩個(gè)區(qū)域 (即，在中心部220下方分離開)，在這兩個(gè)區(qū)域之間具有至少一層層間介 電層D12。
在引線接合和/或測(cè)試操作期間，負(fù)載可以主要集中在焊盤中心部220 上。如圖3b所示，根據(jù)實(shí)施例，形成在焊盤中心部220下方的層間介電層 D12較厚(由于金屬布線層M2內(nèi)的中心開口)，由此相對(duì)于較大負(fù)載可以 將結(jié)構(gòu)的整體性最大化。在實(shí)施例中，由于至少一層層間介電層D12可以較 厚，所以能夠防止至少一層層間介電層D12破裂，從而防止器件失效。
如圖3c所示，全部多層金屬布線層(例如金屬布線層M1和M2)形成 在焊盤周邊部240下方，而在焊盤中心部220下方開口。因此，根據(jù)實(shí)施例， 至少一層層間介電層D4可以形成為較厚，由此相對(duì)于較大外部負(fù)載可以增 強(qiáng)結(jié)構(gòu)的整體性。
在實(shí)施例中，圖3b所示的至少一層層間介電層D12的結(jié)構(gòu)以及圖3c 所示的至少一層層間介電層D4的結(jié)構(gòu)允許對(duì)于加在導(dǎo)電焊盤200上的外部 負(fù)載進(jìn)行緩沖。在實(shí)施例中，焊盤中心部220的表面積可以介于導(dǎo)電焊盤200 表面積的約25%與約50%之間。在實(shí)施例中，焊盤中心部220的一側(cè)長(zhǎng)度可 以介于導(dǎo)電焊盤200的一側(cè)長(zhǎng)度的約50%與約70%之間。本領(lǐng)域普通技術(shù)人 員了解，可以利用焊盤中心部220相對(duì)于導(dǎo)電焊盤200的其它相關(guān)比例。如 果焊盤中心部220的面積太小，緩沖效果可能不是最佳的。如果焊盤中心部 220的面積太大，在上層層間介電層的化學(xué)機(jī)械拋光工藝中可能出現(xiàn)凹陷現(xiàn) 象(dishing phenomenon)。
在實(shí)施例中，由于負(fù)載基本上集中于導(dǎo)電焊盤200的焊盤中心部220， 所以能夠使至少一層層間介電層(例如D12和/或D4)破裂的可能性最小化。 在實(shí)施例中，為了增強(qiáng)焊盤周邊部240的結(jié)構(gòu)強(qiáng)度，接觸塞(例如C2和C3)
的中心線(例如L2和L3)可以不共線，而可以是交錯(cuò)布置的。例如，根據(jù) 實(shí)施例，圖3b示出接觸塞C3的中心線L3和接觸塞C2的中心線沿著不同 線布置。在實(shí)施例中，層間介電層中由于形成接觸塞而產(chǎn)生的損耗區(qū)域可以 相互交叉，而不相互交疊。
雖然已將實(shí)施例描述如上，但是應(yīng)當(dāng)理解，本領(lǐng)域技術(shù)人員可以設(shè)計(jì)出 多種其它修改和實(shí)施例，它們會(huì)落入本說明書公開的原理的精神和范圍內(nèi)。 在說明書、附圖及隨附權(quán)利要求書的范圍內(nèi)，可以進(jìn)行各種變化和修改。
權(quán)利要求
1、一種裝置，包括半導(dǎo)體襯底；至少一層層間介電層，形成在該半導(dǎo)體襯底上方；以及導(dǎo)電焊盤，形成在所述至少一層層間介電層上方，其中該導(dǎo)電焊盤具有周邊部和中心部，并且所述至少一層層間介電層在該中心部下方比在該周邊部下方厚。
2、 如權(quán)利要求1所述的裝置，包括位于該導(dǎo)電焊盤與該半導(dǎo)體襯底之 間的至少一層第一布線層，其中所述至少一層第一布線層僅形成在該周邊部 下方。
3、 如權(quán)利要求2所述的裝置，其中在所述至少一層第一布線層與所述 導(dǎo)電焊盤之間形成有所述至少一層層間介電層。
4、 如權(quán)利要求3所述的裝置，其中在所述至少一層第一布線層與該半 導(dǎo)體襯底之間形成有所述至少一層層間介電層。
5、 如權(quán)利要求2所述的裝置，其中所述至少一層第一布線層包括第一層布線層和第二層布線層；以及 所述至少一層層間介電層形成在該第一層布線層與該第二層布線層之間。
6、 如權(quán)利要求5所述的裝置，包括至少一個(gè)第一接觸塞，將該第一層布線層與該導(dǎo)電焊盤電連接；以及 至少一個(gè)第二接觸塞，將該第一層布線層與該第二層布線層電連接。
7、 如權(quán)利要求6所述的裝置，其中所述至少一個(gè)第一接觸塞的軸線與 所述至少一個(gè)第二接觸塞的軸線不共線。
8、 如權(quán)利要求6所述的裝置，其中所述至少一個(gè)第一接觸塞和所述至 少一個(gè)第二接觸塞形成在所述至少一層層間介電層中。
9、 如權(quán)利要求2所述的裝置，包括至少一層第二布線層，其中所述至 少一層第二布線層形成在該中心部和該周邊部下方。
10、 如權(quán)利要求l所述的裝置，其中該中心部的表面積介于該導(dǎo)電焊盤 表面積的約25%與約50%之間。
11、 如權(quán)利要求1所述的裝置，其中該裝置包括在CMOS圖像傳感器中。
12、 一種方法，包括在半導(dǎo)體襯底上方形成至少一層層間介電層；以及在所述至少一層層間介電層上方形成導(dǎo)電焊盤，其中該導(dǎo)電焊盤具有周 邊部和中心部，并且所述至少一層層間介電層在該中心部下方比在該周邊部 下方厚。
13、 如權(quán)利要求12所述的方法，包括在該半導(dǎo)體襯底上方形成至少一層第一布線層，其中所述至少一層第一布線層僅形成在該周邊部下方。
14、 如權(quán)利要求13所述的方法，其中在所述至少一層第一布線層與所 述導(dǎo)電焊盤之間形成所述至少一層層間介電層。
15、 如權(quán)利要求14所述的方法，其中在所述至少一層第一布線層與該 半導(dǎo)體襯底之間形成所述至少一層層間介電層。
16、 如權(quán)利要求13所述的方法，其中所述至少一層第一布線層包括第一層布線層和第二層布線層；以及 在該第一層布線層與該第二層布線層之間形成所述至少一層層間介電層。
17、 如權(quán)利要求16所述的方法，包括形成至少一個(gè)第一接觸塞，將該第一層布線層與該導(dǎo)電焊盤電連接；以及 形成至少一個(gè)第二接觸塞，將該第一層布線層與該第二層布線層電連接。
18、 如權(quán)利要求17所述的方法，其中所述至少一個(gè)第一接觸塞的軸線 與所述至少一個(gè)第二接觸塞的軸線不共線。
19、 如權(quán)利要求17所述的方法，其中在所述至少一層層間介電層中形 成所述至少一個(gè)第一接觸塞和所述至少一個(gè)第二接觸塞。
20、 如權(quán)利要求13所述的方法，包括形成至少一層第二布線層，其 中在該中心部和該周邊部下方形成所述至少一層第二布線層。
21、 如權(quán)利要求12所述的方法，其中該中心部的表面積介于該導(dǎo)電焊 盤表面積的約25%與約50%之間。
22、 如權(quán)利要求12所述的方法，其中該導(dǎo)電焊盤包括在CMOS圖像傳 感器中。
全文摘要
本發(fā)明公開一種半導(dǎo)體芯片，其可包括導(dǎo)電焊盤，用以將半導(dǎo)體器件連接到外部電路。至少一個(gè)半導(dǎo)體器件可以形成在半導(dǎo)體襯底上。至少一層金屬布線層可以形成在至少一個(gè)半導(dǎo)體器件上方。多層金屬布線層可以為半導(dǎo)體芯片上的半導(dǎo)體器件提供電連接。至少一層金屬布線層可以具有在其中心開口的一部分。至少一層層間介電層可以形成在半導(dǎo)體器件與導(dǎo)電焊盤之間。至少其中一層層間介電層填充金屬布線層的開口部。由此，相對(duì)于較大負(fù)載可以將結(jié)構(gòu)的整體性最大化，從而防止層間介電層破裂和器件失效。
文檔編號(hào)H01L21/60GK101110402SQ200710137309
公開日2008年1月23日 申請(qǐng)日期2007年7月20日 優(yōu)先權(quán)日2006年7月21日
發(fā)明者金唇翰 申請(qǐng)人:東部高科股份有限公司