專利名稱：雙層多孔性介電層和半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高速、可靠電子信號傳輸?shù)某笮图呻娐返膬?nèi)連線結(jié) 構(gòu)，特別涉及一種雙層多孔性內(nèi)連線結(jié)構(gòu)及其制造方法。
背景技術(shù)：
低介電常數(shù)介電層加上銅雙鑲嵌內(nèi)連線結(jié)構(gòu)為公知的半導(dǎo)體工藝，用于高速和可靠電子信號傳輸?shù)某笮图呻娐?very large scale semiconductor integrated circuits, VLSI)，特別用于集成電路的元件特征尺寸持續(xù)縮小的情 況下。當(dāng)介電材料的介電常數(shù)非常小到明顯降低層間/內(nèi)部介電層 (inter/intra-metal layer)的電容時，會轉(zhuǎn)而減少信號的電阻-電容延遲(RC delay)且有助于提高信號完整度(signal integrity)。多孔性低介電常數(shù)(porous low-k, PLK)介電材料面臨的主要工藝障礙為如何與目前的集成電路工藝完 全相容。這些障礙包括介電常數(shù)和材料硬度難以控制、蝕刻速率難以控制、 控制時間的溝槽蝕刻工藝的蝕刻輪廓(profile)難以控制、溝槽/介層孔底部 粗糙度較差，以及抵抗化學(xué)機械研磨的材料強度較差等。上述公知的多孔性 低介電常數(shù)的介電材料的缺點會導(dǎo)致較差的元件特性和較差的元件可靠度， 舉例來說，因溝槽深度的變異較大而造成的金屬導(dǎo)線的電阻的變異較大、因 介層孔底部較粗糙而造成層間介電層的電容較高、因介層孔底部較粗糙而造 成銅的擴散、因介層孔底部及/或溝槽底部的不連續(xù)的銅/氮化鉭/多孔性低介 電常數(shù)介電材料界面的較差的界面粘著度而造成較差的元件可靠度、因較差 的材料硬度而造成溝槽介電層的化學(xué)機械研磨嚴(yán)重凹陷等。高成本的額外工藝用于減輕上述問題。舉例來說，在雙鑲嵌結(jié)構(gòu)頂面上 沉積個別的化學(xué)機械研磨停止層(separate CMP polish stop layer)，以保護頂 層介電層不受化學(xué)機械研磨或清潔工藝的侵蝕，且可視為化學(xué)機械研磨停止 層。在介層孔和溝槽之間形成犧牲溝槽蝕刻停止層(dedicated trench etch stop layer)，以較好地控制溝槽蝕刻輪廓。這些額外工藝僅能解決部分的問題，且需要額外的工藝資源，因而增加整體的制造成本。因此需要有一種低介電常數(shù)內(nèi)連線結(jié)構(gòu)及其制造方法來解決上述問題。發(fā)明內(nèi)容本發(fā)明提供一種內(nèi)連線結(jié)構(gòu)，以解決現(xiàn)有技術(shù)產(chǎn)生的較差的元件特性和 元件可靠度等問題。本發(fā)明的內(nèi)連線結(jié)構(gòu)包括基板，其具有圖案化雙層多孔 性介電層，上述圖案化雙層多孔性介電層位于上述基板的正上方，其等效介電常數(shù)小于或等于2.2，上述圖案化雙層多孔性介電層包括底層介電層和頂層 介電層。上述底層介電層和上述頂層介電層未被埋藏層分隔，其中上述底層 介電層和上述頂層介電層具有相同的原子成分，且上述底層介電層成為上述 頂層介電層的內(nèi)部蝕刻停止層，上述頂層介電層可成為上述頂層介電層的化 學(xué)機械研磨停止層；金屬導(dǎo)線區(qū)域，形成于上述圖案化雙層多孔性介電層中。本發(fā)明的雙層多孔性內(nèi)連線結(jié)構(gòu)通過微調(diào)等離子體增強型化學(xué)氣相沉積 工藝參數(shù)和后續(xù)的固化工藝參數(shù)，以達到理想的孔洞尺寸、孔洞密度和介電 層薄膜強度，從而提供介電層較佳的化學(xué)和物理強度。較佳的介電層薄膜硬 度會使蝕刻速率易于控制，且改善溝槽/介層孔的底部粗糙度。如此，會導(dǎo)致 較佳的阻障層的界面粘著度以防止銅的擴散、較佳的銅/氮化鉭/介電材料界 面，并且降低層間介電層電容。較佳的介電層薄膜硬度可讓頂層介電層成為 化學(xué)機械研磨停止層。本發(fā)明較佳實施例的雙層多孔性內(nèi)連線結(jié)構(gòu)不需要犧 牲溝槽蝕刻停止層，從而使工藝成本降低。本發(fā)明的雙層多孔性內(nèi)連線結(jié)構(gòu)提供雙層介電層的不同的介電層特性 (介電常數(shù)和材料硬度)，使得底層介電層在頂層介電層的溝槽蝕刻工藝期 間，可成為內(nèi)部蝕刻停止層(inherent etch stop layer)。相較于用于現(xiàn)有技術(shù) 蝕刻形成溝槽的利用時間控制的控制反應(yīng)式離子蝕刻(reactive ion etching, RIE)工藝，本發(fā)明較佳實施例的內(nèi)部蝕刻停止層，在溝槽蝕刻工藝期間， 可以精確且均勻地控制溝槽深度。如此，可以精確且均勻地控制金屬導(dǎo)線的 電阻，且使得金屬導(dǎo)線不會有厚度變異。另外，本發(fā)明較佳實施例的雙層多 孔性內(nèi)連線結(jié)構(gòu)不需要埋藏蝕刻停止層，可降低工藝成本。本發(fā)明的雙層多孔性內(nèi)連線結(jié)構(gòu)，由于雙層介電層結(jié)構(gòu)的頂層介電層的 介電常數(shù)較低，因而提供較低的介電常數(shù)。且同時維持與現(xiàn)有技術(shù)較高介電常數(shù)的單層介電層同樣的薄膜硬度。本發(fā)明提供一種雙層多孔性介電層的制造方法，包括下列步驟在基板 的表面上形成第一介電層，其具有第一成孔劑含量；在該第一介電層上形成 第二介電層，其具有第二成孔劑含量，該第二成孔劑含量大于該第一成孔劑 含量；對該第一介電層和該第二介電層進行第一固化工藝，其中大體上去除該第一介電層的所有的成孔劑，以及去除該第二介電層的部分而非全部的成孔劑；在該第二介電層上形成第三介電層；以及對該第一介電層、該第二介 電層和該第三介電層進行第二固化工藝，其中第二固化工藝期間大體上去除 該第二介電層的所有的成孔劑。上述雙層多孔性介電層的制造方法中，該第一介電層、該第二介電層和 該第三介電層可包括低介電常數(shù)材料。上述雙層多孔性介電層的制造方法中，該低介電常數(shù)材料可為有機介電 材料，包括碳、氧或氫。上述雙層多孔性介電層的制造方法中，該有機介電材料可選自下列族群 有機硅玻璃、多孔性甲基硅酸鹽、含氫硅酸鹽或其組合。上述雙層多孔性介電層的制造方法中，該第一介電層、該第二介電層和 該第三介電層的形成方式可包括化學(xué)氣相沉積工藝。上述雙層多孔性介電層的制造方法中，該第一固化工藝和第二固化工藝 可為紫外線熱固化工藝。上述雙層多孔性介電層的制造方法中，該成孔劑可選自下列族群a-松油烯、P-松油烯、Y-松油烯或其組合。本發(fā)明另提供一種半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法，以解決現(xiàn)有技 術(shù)的問題。本發(fā)明的半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法包括下列步驟(a) 在基板的表面上形成第一介電層；(b) 直接在上述第一介電層上形成第二介電層，其中上述第二介電層含 有的成孔劑多于上述第一介電層含有的成孔劑；(c) 對上述第一介電層和上述第二介電層進行第一固化工藝，其中大體 上去除上述第一介電層的所有的成孔劑，以及去除上述第二介電層的部分而 非全部的成孔劑；(d) 在上述第一介電層和上述第二介電層中形成多個介層孔開口和多個溝槽開口 ；(e) 在上述多個介層孔開口和上述多個溝槽開口中填入至少一種導(dǎo)電金屬；(f) 平坦化上述導(dǎo)電金屬且停止在上述第二介電層上；(g) 在上述第二介電層上形成第三介電層；以及(h) 對上述第一介電層、上述第二介電層和上述第三介電層進行第二固 化工藝，其中在第二固化工藝期間大體上去除上述第二介電層的所有的成孔 劑。上述半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法中，該基板可包括介電層、導(dǎo) 電層、阻障層、粘著促進層、半導(dǎo)體芯片或其組合。上述半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法中，該第一介電層、該第二介 電層和該第三介電層可為低介電常數(shù)材料，包括碳、氧或氫。上述半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法中，該有機介電材料可選自下 列族群有機硅玻璃、多孔性甲基硅酸鹽、含氫硅酸鹽或其組合。上述半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法中，可利用化學(xué)氣相沉積工藝 形成該第一介電層、該第二介電層和該第三介電層。上述半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法中，該第一固化工藝和第二固 化工藝可為紫外線熱固化工藝。上述半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法中，形成該介層孔開口和該溝 槽開口可包括兩道光刻及蝕刻步驟。本發(fā)明半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法在溝槽工藝期間會使頂部介 電層的介電常數(shù)值增加較少，即造成較少的介電常數(shù)損傷(k damage)，使 得頂部介電層提供較低的介電常數(shù)。且同時維持與現(xiàn)有技術(shù)較高介電常數(shù)的 單層介電層同樣的薄膜硬度。本發(fā)明半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法通過微調(diào)等離子體增強型化 學(xué)氣相沉積工藝參數(shù)和后續(xù)的固化工藝參數(shù)，改善了介電層薄膜強度。較佳 的介電層薄膜硬度可讓頂層介電層成為化學(xué)機械研磨停止層。本發(fā)明較佳實 施例的雙層多孔性內(nèi)連線結(jié)構(gòu)不需要犧牲溝槽蝕刻停止層，從而使工藝成本 降低。本發(fā)明雙層多孔性內(nèi)連線結(jié)構(gòu)的制造方法，會使雙層介電層具有不同的介電層特性(介電常數(shù)和材料硬度)，這使得底層介電層在頂層介電層的溝 槽蝕刻工藝期間，可成為內(nèi)部蝕刻停止層。如此，可以精確且均勻地控制金 屬導(dǎo)線的電阻，且金屬導(dǎo)線不會有厚度變異。另外，本發(fā)明較佳實施例的雙 層多孔性內(nèi)連線結(jié)構(gòu)不需要埋藏蝕刻停止層，可降低工藝成本。


圖1-圖6b為本發(fā)明較佳實施例的內(nèi)連線結(jié)構(gòu)的工藝剖面圖。圖7為本發(fā)明較佳實施例的雙層介電層對單層介電層的薄膜硬度比較圖。圖8為本發(fā)明較佳實施例的雙層介電層對單層介電層的界面粘著強度比 較圖。圖9為本發(fā)明較佳實施例的雙層介電層的傅立葉轉(zhuǎn)換紅外線(FTIR)光 譜圖，其顯示雙層介電層的交聯(lián)鍵結(jié)特性。 其中，附圖標(biāo)記說明如下10、 50 雙層低介電常數(shù)介電層結(jié)構(gòu)；10'、 50' 固化雙層低介電常數(shù)介電層結(jié)構(gòu)；20 介層孔開口； 30 溝槽開口； 35 阻障層40 導(dǎo)電金屬；100~基 板；110 第一低介電常數(shù)介電層；120 第二低介電常數(shù)介電層；110'、 210'~ 完全固化底層介電層；120'、 220' 部分固化頂層介電層；120" 完全固化頂層 介電層；210、 220 介電層；201 第一固化工藝；601 第二固化工藝。
具體實施方式
以下利用工藝剖面圖更詳細(xì)地說明本發(fā)明較佳實施例的雙層多孔性介電 層的形成方法。在本發(fā)明各實施例中，相同的符號表示相同或類似的元件。本發(fā)明較佳實施例特別有助于低介電常數(shù)的雙鑲嵌(dual damascene, DD)內(nèi)連線結(jié)構(gòu)。本發(fā)明較佳實施例可包括以下優(yōu)點低介電常數(shù)的層間介 電層具有優(yōu)良的物理和化學(xué)強度、層間介電層的介電常數(shù)較低，因而其電容 值較低、能改善層間介電層的介電常數(shù)和薄膜強度控制、溝槽/介層孔底部粗 糙度較佳、能精確且均勻地控制溝槽深度、溝槽蝕刻工藝期間對介電常數(shù)的 傷害較低、不需要埋藏蝕刻停止層、不需要化學(xué)機械研磨停止層、對其他鑲 嵌內(nèi)連線工藝具有優(yōu)良的工藝相容度，以及可有或沒有蝕刻停止層(etchingstop layer, ESL )。請參考圖1，其顯示本發(fā)明較佳實施例的起始結(jié)構(gòu)的剖面圖。如圖1所 示的結(jié)構(gòu)包括基板100，其可包括介電層、導(dǎo)電層、阻障層、粘著促進層 (adhesion promoting layer)、半導(dǎo)體芯片或其組合。當(dāng)半導(dǎo)體芯片用做基板 時，上述芯片可包括形成于芯片上的各種電路及/或元件。為便于描述本發(fā)明 較佳實施例，基板100包括例如公知銅鑲嵌工藝中的位于金屬化銅層(圖未 顯示)上方的阻障金屬層，阻障金屬例如為氮化鉭(TaN)。當(dāng)上述阻障金 屬層顯示為連續(xù)層時，本領(lǐng)域技術(shù)人員可知其下的層可為例如金屬化結(jié)構(gòu)的 公知圖案化區(qū)域。圖1還顯示直接在基板100上形成第一低介電常數(shù)介電層 110，以及直接在第一低介電常數(shù)介電層110上形成第二低介電常數(shù)介電層 120。在本發(fā)明較佳實施例中，第一低介電常數(shù)介電層IIO和第二低介電常數(shù) 介電層120具有相同的原子成分，且兩者較佳為多孔性介電層。"低介電常 數(shù)" 一詞表示介電材料的介電常數(shù)(k)小于現(xiàn)有技術(shù)二氧化硅(Si02)的介 電材料的介電常數(shù)(k=3.9~4.2)。更佳地，用于本發(fā)明實施例的"低介電常 數(shù)"一詞表示介電材料的介電常數(shù)介于2.1至2.9之間，然而并不包括具有其 他介電常數(shù)的介電材料。組成雙層介電層的每一層的精確介電常數(shù)在后段描 述。上述第一和第二低介電常數(shù)介電層利用原位(in-situ)兩步驟沉積工藝 (雙層介電層)沉積多孔性介電材料形成。第一低介電常數(shù)介電層110和第 二低介電常數(shù)介電層120的材質(zhì)可為不同種類的無機(inorganic)或有機 (organic)低介電常數(shù)介電材料，其利用各種薄膜沉積工藝形成，舉例來說， 利用化學(xué)氣相沉積(chemical vapor deposition, CVD)、等離子體增強型化學(xué) 氣相沉禾只(plasma enhanced chemical vapor deposition, PECVD)、方定轉(zhuǎn)涂布 (spin-oncoating)或類似的工藝形成。在本發(fā)明較佳實施例中，第一低介電 常數(shù)介電層IIO和第二低介電常數(shù)介電層120的低介電常數(shù)材料為具有相同 原子成分的多孔性有機介電材料，其選自下列族群有機硅玻璃(organic silicate glass, OSG)、 多子L性甲基硅酸鹽 (porous methylsilsesquioxane， p-MSQ)、含氫硅酸鹽(hydrogen silsesquioxane，HSQ)或其組合，然而并不 包括其他含有碳(C)、氧(O)或氫(H)的有機介電材料。第一低介電常 數(shù)介電層110 (此處可視為層間介電層)利用等離子體增強型化學(xué)氣相沉積工藝，接著進行成孔處理工藝(pore formation treatment)(或為等離子體增 強型化學(xué)氣相沉積成孔劑工藝(PECVD porogen approach))形成。在本發(fā) 明較佳實施例中，在沉積工藝期間，等離子體增強型化學(xué)氣相沉積成孔劑工 藝將氣態(tài)的成孔前體(pore forming precursor)(又稱成孔劑前體(porogen-precursor))，以及氣態(tài)的形成前體的有機硅玻璃(organic silicon glass, OSG)結(jié)構(gòu)(又稱結(jié)構(gòu)形成物，structure-former)導(dǎo)入等離子體增強型 化學(xué)氣相沉積腔體中。在沉積工藝期間，利用沉積機臺控制成孔劑前體和 OSG結(jié)構(gòu)形成物的流量比例。因此，沉積的介電材料含有成孔劑。在后續(xù)工 藝步驟中，利用熱固化工藝去除成孔劑，以在沉積的介電材料中產(chǎn)生孔洞， 這在后段描述。在本發(fā)明較佳實施例中，成孔劑前體選自下列族群(x-松油 烯(alpha-Terpinene， ATRP) 、 (3-松油烯(beta-Terpinene) 、 y-松油烯(gamma-Terpinene)或類似的材質(zhì)。成孔劑前體和OSG結(jié)構(gòu)形成物的流量 比例，以及熱固化工藝的參數(shù)決定介電材料的介電常數(shù)值和硬度(hardness)。 形成上述第一低介電常數(shù)介電層110之后，直接在第一低介電常數(shù)介電 層IIO上形成第二低介電常數(shù)介電層(又稱為溝槽介電層)120，第二低介電 常數(shù)介電層120較佳利用類似于形成第一低介電常數(shù)介電層110的等離子體 增強型化學(xué)氣相沉積方式形成，但其成孔劑前體對OSG結(jié)構(gòu)形成物的流量比 例較高。在本發(fā)明較佳實施例中，形成第二低介電常數(shù)介電層120的多孔性 有機介電材料與形成第一低介電常數(shù)介電層110的多孔性有機介電材料相 同。如圖1所示，沉積第二低介電常數(shù)介電層120之后，形成雙層低介電常 數(shù)介電層結(jié)構(gòu)10，上述雙層低介電常數(shù)介電層結(jié)構(gòu)10利用原位兩步驟沉積 工藝形成。如圖2所示，形成雙層低介電常數(shù)介電層結(jié)構(gòu)10之后，對雙層低介電常 數(shù)介電層結(jié)構(gòu)10進行第一固化工藝201。此步驟將雙層低介電常數(shù)介電層結(jié) 構(gòu)10中的成孔劑加熱至超過其分解溫度(decomposition temperature)，并且 在雙層低介電常數(shù)介電層結(jié)構(gòu)10中產(chǎn)生孔洞。在本發(fā)明較佳實施例中，第一 固化工藝201為紫外線熱固化工藝(UV thermal curing process)。固化后介 電層中的孔洞尺寸和孔洞體積百分比決定其介電常數(shù)值。熱固化工藝的參數(shù) 決定固化后介電層的硬度。在本發(fā)明較佳實施例中，可選擇第一固化工藝201 的參數(shù)，以使第一低介電常數(shù)介電層110完全固化且完全交聯(lián)(crosslink)，以達到高于第二低介電常數(shù)介電層120的理想的介電常數(shù)，和理想的硬度。但此時第二低介電常數(shù)介電層(溝槽介電層)120，由于其具有較高的成孔劑 含量，僅部分固化且部分交聯(lián)。如圖2所示的固化層標(biāo)示為固化雙層低介電 常數(shù)介電層結(jié)構(gòu)10'，其包括完全固化底層介電層110'和部分固化頂層介電層 120'。在本發(fā)明較佳實施例中，用以形成完全第一低介電常數(shù)介電層110的等 離子體增強型化學(xué)氣相沉積工藝在22(TC至27(TC的溫度范圍下進行，較佳為 25(TC、工藝時間范圍介于10秒至3分鐘之間、稀釋氣體流速介于1000 SCCM 至5000 SCCM之間、射頻等離子體功率介于400 W至1000W之間。成孔劑 前體對總氣體流量比例介于50%至60%之間，且成孔劑前體的氣體流速約為 3000 SCCM，較總氣體的氣體流速高約4000 SCCM。形成第二低介電常數(shù)介 電層120的等離子體增強型化學(xué)氣相沉積工藝在22(TC至27(rC的溫度范圍下 進行，較佳為25(TC、工藝時間范圍介于10秒至3分鐘之間、稀釋氣體流速 介于1000 SCCM至5000 SCCM之間、射頻等離子體功率介于400 W至 IOOOW之間。成孔劑前體對總氣體流量比例介于70%至80%之間，且成孔 劑前體的氣體流速約為3000 SCCM，較總氣體的氣體流速高約4000 SCCM。上述第一固化工藝201的工藝參數(shù)較佳使第一低介電介電層IIO完全固 化且完全交聯(lián)，且使第二低介電介電層120僅部分固化且部分交聯(lián)。理想的 "完全固化"意思是去除100%的成孔劑。實際上，假如進行固化工藝之后， 若該層殘留的成孔劑小于10%，即可視為完全固化。在本發(fā)明較佳實施例中， 第一固化工藝201的紫外線熱固化工藝在以下條件下進行1500W/cn^的紫 外線功率、溫度范圍為37(TC至430°C、工藝時間范圍為5分鐘至15分鐘的， 較佳條件是溫度范圍為39(TC至40(TC、時間范圍為5分鐘至15分鐘。進行 第一固化工藝201之后，會增加頂層介電層120'的硬度，使其可作為化學(xué)機 械研磨停止層(CMP stop layer)。進行第一固化工藝201之后，對如圖2所示的固化雙層低介電常數(shù)介電 層結(jié)構(gòu)10'進行光刻及蝕刻工藝。如圖3所示，形成用于金屬導(dǎo)線的開口。在 本發(fā)明較佳實施例中，禾U用"介層孔優(yōu)先(via-first)"的光刻及蝕刻工藝形 成開口。首先，在固化雙層低介電常數(shù)介電層結(jié)構(gòu)10'上形成光阻層(圖未顯乂示)。接著，進行光刻工藝，對光阻層曝光，以形成介層孔圖案。然后，經(jīng)由顯影工藝在光阻層中形成介層孔圖案。之后，進行各向異性蝕刻工藝以在固化雙層低介電常數(shù)介電層結(jié)構(gòu)10'形成介層孔開口 20。上述各向異性蝕刻 工藝蝕刻部分固化頂層介電層120'、完全固化底層介電層110'，且停止在基 板100上。在本發(fā)明較佳實施例中，在反應(yīng)式離子蝕刻機(RIE reactor)中 進行形成介層孔開口 20的上述各向異性等離子體蝕刻工藝。上述各向異性等 離子體蝕刻工藝的蝕刻氣體為混合物，其包括氣體流速介于IO SCCM至50 SCCM之間的四氟化碳(CF4)、氣體流速介于5SCCM至30SCCM之間的 八氟環(huán)丁烷(C4F8)，以及氣體流速介于300 SCCM至1000 SCCM之間的 運載氣體(carriergas)，其由氬氣(Ar)或氮氣(N2)組成?？烧{(diào)整運載氣 體的氣體流速，以使蝕刻反應(yīng)腔中的壓力維持在20毫托至60毫托之間。功 率介于1000W至2000W之間的射頻等離子體在蝕刻反應(yīng)腔中放電轟擊，并 蝕刻完全固化底層介電層110'，直到到達蝕刻終點。上述各向異性等離子體 蝕刻工藝對基板100的蝕刻選擇比介于1: 20至1: 100之間。上述各向異性 等離子體蝕刻工藝可允許約20%的過蝕刻周期(over etch period)，以確保 完全去除位于介層孔開口 20底部的完全固化底層介電層110'，并暴露出基板 100，以形成介層孔插塞。然后，去除上述光阻層。且在固化雙層低介電常數(shù)介電層結(jié)構(gòu)10'上形成 新光阻層(圖未顯示)。接著，進行光刻工藝，對上述新光阻層曝光，以形 成溝槽圖案。然后，經(jīng)由顯影工藝在上述新光阻層中形成溝槽圖案。之后， 進行各向異性蝕刻工藝，去除一部分部分固化頂層介電層120'，且停止于完 全固化底層介電層110'上。上述蝕刻工藝形成溝槽開口 30。在其他實施例中， 完全固化底層介電層110'作為蝕刻部分固化頂層介電層120'的內(nèi)部蝕刻停止 層，因而不需要埋藏停止層(buried stop layer)。利用上述工藝形成的本發(fā) 明實施例的完全固化底層介電層110'，可以達到較高的介電常數(shù)和材料硬度 等優(yōu)異的介電層特性。在本發(fā)明較佳實施例中，在同一個反應(yīng)式離子蝕刻機 中進行各向異性等離子體蝕刻工藝，以形成溝槽開口30。上述各向異性等離 子體蝕刻工藝的蝕刻氣體為混合物，其包括氣體流速介于100 SCCM至60 OSCCM之間的四氟化碳?xì)怏w，以及氣體流速介于150 SCCM至650 SCCM 之間的運載氣體，上述運載氣體由氬氣或氮氣組成?？烧{(diào)整運載氣體的氣體 流速，以使蝕刻反應(yīng)腔中的壓力維持在100毫托至200毫托之間。以功率介于200W至750 W之間的射頻等離子體在蝕刻反應(yīng)腔中放電轟擊，以蝕刻部 分固化頂層介電層120'，直到到達蝕刻終點。上述各向異性等離子體蝕刻工 藝對完全固化底層介電層110'的蝕刻選擇比介于1: 1.05至l: 1.2之間。上 述各向異性等離子體蝕刻工藝以時間模式(time mode)控制，且可允許約10 %的過蝕刻(over-etch)周期，以確保完全去除位于溝槽開口 30底部的部分 固化頂層介電層120'，并暴露出完全固化底層介電層110'，以便填入金屬。在本發(fā)明其他實施例中，"溝槽優(yōu)先"的光刻和蝕刻工藝可以用來形成 作為金屬導(dǎo)線的開口。同樣地，完全固化底層介電層110'可作為部分固化頂 層介電層120'的蝕刻停止層。然后，用導(dǎo)電金屬40填充介層開口孔20和溝槽開口30，再平坦化其表 面之后，以形成如圖4所示的結(jié)構(gòu)。在本發(fā)明較佳實施例中，在填充導(dǎo)電金 屬40之前，在介層孔開口 20和溝槽開口 30中形成阻障層35。阻障層35可 較好地阻擋導(dǎo)電金屬40擴散進入介電層中。阻障層35的材質(zhì)較佳選自下列 族群氮化鈦(TiN)、氮化鉭、鉭(Ta)、鈦(Ti)、鎢(W)、氮化鎢(TiW)、 鉻(Cr)、鈮(Nb)、鉬(Mo)或其組合。阻障層35較佳可利用包括化學(xué) 氣相沉積、等離子體輔助型化學(xué)氣相沉積(plasma assisted chemical vapor deposition)、濺鍍(sputtering)、電鍍(electroplating)或類似的沉積工藝 形成。在本發(fā)明較佳實施例中，利用反應(yīng)式濺鍍法(reactive sputtering)形 成材質(zhì)為氮化鉭的阻障層35。導(dǎo)電金屬40的材質(zhì)較佳選自下列族群:鋁(Al)、 銅(Cu)、銀(Ag)、鎢(W)或其合金，本領(lǐng)域技術(shù)人員也可利用例如導(dǎo) 電陶瓷(conductive cemamic)的其他導(dǎo)電物作為導(dǎo)電金屬40?？衫冒?化學(xué)氣相沉積、等離子體輔助型化學(xué)氣相沉積、濺鍍、電鍍或類似的沉積工 藝，將導(dǎo)電金屬40填入介層孔開口20和溝槽開口30。在本發(fā)明較佳實施例 中，利用電鍍工藝，在介層孔開口20和溝槽開口30中填入材質(zhì)為銅的導(dǎo)電 金屬40。將導(dǎo)電金屬40填入介層孔開口 20和溝槽開口 30之后，對固化雙層低介 電常數(shù)介電層結(jié)構(gòu)10'進行例如化學(xué)機械研磨(chemical mechanical polishing) 的平坦化工藝，以去除部分固化頂層介電層120'上方的導(dǎo)電金屬40。在本發(fā) 明較佳實施例中，可選擇上述第一固化工藝201的工藝參數(shù)，以使一部分固化 頂層介電層120'經(jīng)過第一固化工藝201之后到達想要的薄膜硬度，直到可作為化學(xué)機械研磨停止層。在其他實施例中，可在頂層介電層120'頂面上沉積 另一化學(xué)機械研磨停止層(圖未顯示)，其材質(zhì)及形成方式與現(xiàn)有技術(shù)類似。之后，如圖5所示，在平坦化的導(dǎo)電金屬40上形成另一層介電層210。 介電層210構(gòu)成較高層的雙層低介電常數(shù)介電層結(jié)構(gòu)的第一介電層，其利用 類似于形成較低層的固化雙層低介電常數(shù)介電層結(jié)構(gòu)10的第一低介電常數(shù) 介電層100的等離子體增強型化學(xué)氣相沉積工藝形成，然而并不包括其他介 電常數(shù)的介電材料或其他沉積條件。形成介電層210之后，直接在介電層210上形成另一層介電層220。介 電層220構(gòu)成較高層的雙層低介電常數(shù)介電層結(jié)構(gòu)的第二介電層，其利用類 似于形成介電層210的等離子體增強型化學(xué)氣相沉積工藝形成，但其成孔劑 前體對OSG結(jié)構(gòu)形成物的流量比例較高。在本發(fā)明較佳實施例中，形成介電 層220的材質(zhì)、成孔劑前體對OSG結(jié)構(gòu)形成物的流量比例，以及其他等離子 體增強型化學(xué)氣相沉積工藝參數(shù)，與較低層的固化雙層低介電常數(shù)介電層結(jié) 構(gòu)10的第二低介電常數(shù)介電層120相同，然而并不包括其他介電常數(shù)的介電 材料或其他沉積條件。如圖5所示，沉積第二介電層220之后，形成較高層 的雙層低介電常數(shù)介電層結(jié)構(gòu)50。形成雙層低介電常數(shù)介電層結(jié)構(gòu)50之后，對整個雙層低介電常數(shù)介電層 結(jié)構(gòu)50進行第二固化工藝601，第二固化工藝601較佳為用于第一固化工藝 201的紫外線熱固化工藝。在本發(fā)明較佳實施例中，可選擇第二固化工藝601 的參數(shù)，以使介電層210完全固化且完全交聯(lián)，以達到高于介電層220的理 想的介電常數(shù)，和達到理想的硬度。但由于介電層220具有較高的成孔劑含 量，僅部分固化且部分交聯(lián)。進行第二固化工藝601之后，形成如圖6a所示 的第二層固化雙層低介電常數(shù)介電層50'，其包括完全固化底層介電層210' 和部分固化頂層介電層220'。在本發(fā)明較佳實施例中，前述的部分固化頂層 介電層120'僅部分固化且部分交聯(lián)，而上述第二固化工藝601可使部分固化 頂層介電層120'完全固化且完全交聯(lián)。如圖6a所示，形成較低層的固化雙層 低介電常數(shù)介電層結(jié)構(gòu)10'的完全固化頂層介電層120"。接著，可重復(fù)形成較低層的雙層低介電常數(shù)內(nèi)連線結(jié)構(gòu)的光刻工藝、介 層孔/溝槽蝕刻工藝、金屬導(dǎo)線填入工藝，以形成如圖6b所示的第二層(較 高層)的雙層低介電常數(shù)內(nèi)連線結(jié)構(gòu)。在本發(fā)明的一較佳實施例中，雙層低介電常數(shù)介電層結(jié)構(gòu)10'由OSG結(jié) 構(gòu)形成物形成，其形成第一低介電常數(shù)介電層110的成孔劑前體對總氣體流 量比例為60%，而形成第二低介電常數(shù)介電層120的成孔劑前體對總氣體流 量比例為80%。第一固化工藝201在紫外線功率約為1500W/cm2、溫度范圍 約為39(TC至400。C，以及工藝時間范圍約為5分鐘至15分鐘的條件下進行。 第二固化工藝601在紫外線功率約為1500W/cm^溫度范圍約為390。C至400 °C，以及工藝時間范圍約為5分鐘至15分鐘的條件下進行。經(jīng)過上述第一固 化工藝201及第二固化工藝601之后，完全固化底層介電層110'的孔洞尺寸 介于10A至20A之間，而孔洞體積百分比介于10%至25%之間。完全固化 頂層介電層120"的孔洞尺寸介于10A至20A之間，而孔洞體積百分比介于 15%至30%之間。形成的雙層溝槽/介層孔介電層，其介電常數(shù)為2.2/2.3， 其等效介電常數(shù)(effective dielectric constant, keff)為2.24。上述雙層溝槽/介 層孔介電層的底層介電層的厚度介于600A至IOOOA之間，而頂層介電層的 厚度介于900A至2000A之間。圖7顯示不同的雙層低介電常數(shù)介電層對單 層介電層的硬度比較圖。介電常數(shù)為2.2/2.3的雙層介電層與介電常數(shù)為2的 單層介電層相比，在沒有提升介電常數(shù)且沒有犧牲電容的情形下，硬度提升 了 0.2GPa至0.3GPa。圖8顯示不同的雙層低介電常數(shù)介電層對單層介電層 的界面粘著強度(interface adhesion strength)比較圖。介電常數(shù)為2.2/2.3的 雙層介電層與介電常數(shù)為2的單層介電層相比，界面粘著強度提升了 0.3J/m2 至0.5J/m2。在本發(fā)明另一較佳實施例中，雙層低介電常數(shù)介電層結(jié)構(gòu)10'由OSG結(jié) 構(gòu)形成物形成，其形成第一低介電常數(shù)介電層110的成孔劑前體對總氣體流 量比例為50%，而形成第二低介電常數(shù)介電層120的成孔劑前體對總氣體流 量比例為80%。第一固化工藝201在紫外線功率約為1500W/cm2、溫度范圍 約為39(TC至400°C，以及工藝時間范圍約為5分鐘至15分鐘的條件下進行。 第二固化工藝601在紫外線功率約為1500W/cr^、溫度范圍約為390'C至400 °C，以及工藝時間范圍約為5分鐘至15分鐘的條件下進行。經(jīng)過上述第一固 化工藝201及第二固化工藝601之后，完全固化底層介電層110'的孔洞尺寸 介于10A至20A之間，而孔洞體積百分比介于10%至25%之間。完全固化 頂層介電層120"的孔洞尺寸介于10A至20A之間，而孔洞體積百分比介于15%至30%之間。形成的雙層溝槽/介層孔介電層，其介電常數(shù)為2.2/2.4， 其等效介電常數(shù)為2.28。上述雙層溝槽/介層孔介電層的底層介電層的厚度介 于600A至1000A之間，而頂層介電層的厚度介于900A至2000A之間。圖 7顯示不同的雙層低介電常數(shù)介電層對單層介電層的硬度比較圖。介電常數(shù) 為2.2/2.4的雙層介電層與介電常數(shù)為2的單一層介電層相比，在沒有提升介 電常數(shù)且沒有犧牲電容的情形下，硬度提升了 0.3GPa至0.5GPa。圖8顯示 不同的雙層低介電常數(shù)介電層對單層介電層的界面粘著強度比較圖。介電常 數(shù)為2.2/2.4的雙層介電層與介電常數(shù)為2的單一層介電層相比，界面粘著強 度提升了 0.5J/m2至0.8J/m2。本發(fā)明較佳實施例的雙層介電層結(jié)構(gòu)可提升介電層硬度。相較于單層介 電層，本發(fā)明較佳實施例的雙層介電層結(jié)構(gòu)由于具有材料密度較高的底層介 電層，故可增加雙層低介電常數(shù)介電層結(jié)構(gòu)的整體等效硬度。本領(lǐng)域技術(shù)人 員也可知本發(fā)明較佳實施例的雙層介電層結(jié)構(gòu)可提升界面粘著強度。當(dāng)兩層 材料的硬度相同或相似時，可達到優(yōu)良的界面粘著度。所以本發(fā)明較佳實施 例的硬度居中的底層介電層110'，其介于孔洞較多、硬度較小的完全固化頂 層介電層120"和硬度極大的基板IOO之間(在本發(fā)明較佳實施例中，基板100 為高硬度的擴散阻障層)，可預(yù)期改善完全固化底層介電層110'與完全固化 頂層介電層120"之間的界面粘著度，以及改善完全固化底層介電層110'與基 板IOO之間的界面粘著度。提升薄膜硬度和界面粘著度的上述雙層介電層， 可改善化學(xué)機械研磨工藝的界面'剝落和界面凹陷耐受度。如圖9所示，本發(fā)明一較佳實施例的2.2/2.4的雙層介電層，其含有較多 的硅原子-氧原子網(wǎng)狀鍵結(jié)(Si-O bonding network) 91。本領(lǐng)域技術(shù)人員可知， 用于蝕刻有機低介電常數(shù)介電材料的等離子體蝕刻劑，其含有的氯原子(CI) 對二氧化硅的蝕刻選擇比較高。本發(fā)明的一較佳實施例的雙層介電層中含有的硅原子-氧原子網(wǎng)狀鍵結(jié)會使有機低介電常數(shù)介電材料的蝕刻速率變慢，如 此可使其蝕刻速率易于控制，且改善溝槽和介層孔底部的粗糙度 (roughness)。本發(fā)明較佳實施例提供一種雙層多孔性低介電常數(shù)內(nèi)連線結(jié)構(gòu)的制造方法，其利用調(diào)整等離子體增強型化學(xué)氣相沉積工藝的成孔劑前體5);結(jié)構(gòu)形成 物的流量比例，以及后續(xù)固化工藝的工藝參數(shù)，而較佳地控制上述雙層多孔性低介電常數(shù)內(nèi)連線結(jié)構(gòu)層，以達到理想的介電常數(shù)和介電層硬度。前述的雙層多孔性低介電常數(shù)內(nèi)連線結(jié)構(gòu)，由于提升介電層硬度，提供 較佳的物理強度，且由于介電層中含有較多的硅原子-氧原子網(wǎng)狀鍵結(jié)，使其 對蝕刻/灰化的化學(xué)抵抗性較強，而提供較佳的化學(xué)強度。上述雙層多孔性低 介電常數(shù)內(nèi)連線結(jié)構(gòu)的優(yōu)點可使蝕刻速率易于控制，且改善溝槽/介層孔底部 的粗糙度。如此，會導(dǎo)致較佳的銅阻障層的界面粘著度，以及較佳的介層孔 底部的界面可靠度。本發(fā)明較佳實施例的溝槽蝕刻工藝會使頂部介電層的介電常數(shù)值增加較 少。本領(lǐng)域技術(shù)人員可知，在等離子體蝕刻工藝期間會消耗低介電常數(shù)介電 層中的碳原子含量，以形成揮發(fā)性的副產(chǎn)物，且上述碳原子含量的消耗會導(dǎo) 致介電常數(shù)的增加。本領(lǐng)域技術(shù)人員可在殘留于介電層中的成孔劑增加其碳 原子含量。在本發(fā)明較佳實施例中，由于成孔劑殘留于頂層部分固化介電層 中，而頂層部分固化介電層中含有較多的碳原子。溝槽蝕刻工藝之后，更多 的碳原子殘留于頂層部分固化介電層中，相較于無成孔劑殘留的完全固化底 層介電層，較高的碳原子含量會導(dǎo)致頂層部分固化介電層的介電常數(shù)值增加 較少。溝槽蝕刻工藝之后，雙層介電層結(jié)構(gòu)的頂層部分固化介電層的介電常 數(shù)損傷較少，而導(dǎo)致較低的層間介電層電容值。本發(fā)明較佳實施例的雙層多孔性低介電常數(shù)內(nèi)連線結(jié)構(gòu)的制造方法，由 于雙層介電層的不同的介電層特性(介電常數(shù)和材料硬度)，使得底層介電 層在頂層介電層的溝槽蝕刻工藝期間，可作為內(nèi)部蝕刻停止層。相較于現(xiàn)有技術(shù)溝槽蝕刻工藝的控制反應(yīng)式離子蝕刻(reactive ion etching, RIE)工藝的 蝕刻時間，本發(fā)明較佳實施例的內(nèi)部蝕刻停止層，在溝槽蝕刻工藝期間，可 以精確且均勻地控制溝槽深度，如此可以精確且均勻地控制金屬導(dǎo)線的電阻， 且使得金屬導(dǎo)線不會有厚度變異。另外，本發(fā)明較佳實施例的雙層多孔性低 介電常數(shù)內(nèi)連線結(jié)構(gòu)的制造方法不需要埋藏蝕刻停止層，可降低工藝成本。雖然本發(fā)明己以較佳實施例揭示如上，然而以上揭示內(nèi)容并非用以限定 本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)可進行 一定的改動與修改，因此本發(fā)明的保護范圍應(yīng)以所附權(quán)利要求范圍為準(zhǔn)。
權(quán)利要求
1. 一種雙層多孔性介電層的制造方法，包括下列步驟在基板的表面上形成第一介電層，其具有第一成孔劑含量；在該第一介電層上形成第二介電層，其具有第二成孔劑含量，該第二成孔劑含量大于該第一成孔劑含量；對該第一介電層和該第二介電層進行第一固化工藝，其中大體上去除該第一介電層的所有的成孔劑，以及去除該第二介電層的部分而非全部的成孔劑；在該第二介電層上形成第三介電層；以及對該第一介電層、該第二介電層和該第三介電層進行第二固化工藝，其中第二固化工藝期間大體上去除該第二介電層的所有的成孔劑。
2. 如權(quán)利要求1所述的雙層多孔性介電層的制造方法，其中該第一介電 層、該第二介電層和該第三介電層包括低介電常數(shù)材料。
3. 如權(quán)利要求2所述的雙層多孔性介電層的制造方法，其中該低介電常數(shù)材料為有機介電材料，包括碳、氧或氫。
4. 如權(quán)利要求3所述的雙層多孔性介電層的制造方法，其中該有機介電 材料選自下列族群有機硅玻璃、多孔性甲基硅酸鹽、含氫硅酸鹽或其組合。
5. 如權(quán)利要求1所述的雙層多孔性介電層的制造方法，其中該第一介電 層、該第二介電層和該第三介電層的形成方式包括化學(xué)氣相沉積工藝。
6. 如權(quán)利要求l所述的雙層多孔性介電層的制造方法，其中該第一固化 工藝和第二固化工藝為紫外線熱固化工藝。
7. 如權(quán)利要求1所述的雙層多孔性介電層的制造方法，其中該成孔劑選 自下列族群(x-松油烯、|3-松油烯、Y-松油烯或其組合。
8. —種半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法，包括下列步驟 在基板的表面上形成第一介電層；直接在該第一介電層上形成第二介電層，其中該第二介電層含有的成孔 劑多于該第一介電層含有的成孔劑；對該第一介電層和該第二介電層進行第一固化工藝，其中大體上去除該 第一介電層的所有的成孔劑，以及去除該第二介電層的部分而非全部的成孔劑；在該第一介電層和該第二介電層中形成多個介層孔開口和多個溝槽開在該多個介層孔開口和該多個溝槽開口中填入至少一種導(dǎo)電金屬； 平坦化該導(dǎo)電金屬且停止于該第二介電層上； 在該第二介電層上形成第三介電層；以及對該第一介電層、該第二介電層和該第三介電層進行第二固化工藝，其 中在第二固化工藝期間大體上去除該第二介電層的所有的成孔劑。
9. 如權(quán)利要求8所述的半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法，其中該基 板包括介電層、導(dǎo)電層、阻障層、粘著促進層、半導(dǎo)體芯片或其組合。
10. 如權(quán)利要求8所述的半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法，其中該 第一介電層、該第二介電層和該第三介電層為低介電常數(shù)材料，包括碳、氧 或氫。
11. 如權(quán)利要求10所述的半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法，其中該 有機介電材料選自下列族群有機硅玻璃、多孔性甲基硅酸鹽、含氫硅酸鹽 或其組合。
12. 如權(quán)利要求8所述的半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法，其中利用化學(xué)氣相沉積工藝形成該第一介電層、該第二介電層和該第三介電層。
13. 如權(quán)利要求8所述的半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法，其中該 第一固化工藝和第二固化工藝為紫外線熱固化工藝。
14. 如權(quán)利要求8所述的半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法，其中形 成該介層孔開口和該溝槽開口包括兩道光刻及蝕刻步驟。
全文摘要
本發(fā)明提供一種雙層多孔性介電層和半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)及其制造方法。該雙層多孔性介電層和半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)包括底層介電層和頂層介電層。底層介電層與頂層介電層的原子成分相同，但介電常數(shù)值較高，且底層介電層成為頂層介電層的蝕刻停止層，頂層介電層可作為化學(xué)機械研磨停止層。雙層多孔性介電層和半導(dǎo)體介電層內(nèi)連線結(jié)構(gòu)的制造方法包括形成具有第一成孔劑含量的底層介電層；形成頂層介電層，其成孔劑含量較上述第一成孔劑含量高；進行固化工藝，以使底層介電層殘留的成孔劑含量比頂層介電層少。本發(fā)明使得頂部介電層的介電常數(shù)較低，同時維持與現(xiàn)有技術(shù)較高介電常數(shù)的單層介電層同樣的薄膜硬度，并可降低工藝成本。
文檔編號H01L21/768GK101226896SQ200710138378
公開日2008年7月23日 申請日期2007年8月1日 優(yōu)先權(quán)日2007年1月17日
發(fā)明者余振華, 包天一, 盧永誠, 周家政, 林耕竹, 柯忠祁, 鄭雙銘, 鄭培仁 申請人:臺灣積體電路制造股份有限公司