專利名稱：：用于獲取器件參數(shù)的系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及在逐個部分的基礎(chǔ)上獲取制造工藝數(shù)據(jù)的領(lǐng)域，而更加具體地說，涉及提供一種獲取具體部分的數(shù)據(jù)以實施半導(dǎo)體產(chǎn)品的詳細分析的方法，以使此分析可以用于調(diào)整制造工藝。
背景技術(shù)：
：因為半導(dǎo)體制造的復(fù)雜性和精確性，所以其關(guān)^A要確保制造線內(nèi)的所有工藝在要求的規(guī)范之內(nèi)，以具有最高的產(chǎn)量。監(jiān)測制造工藝和對缺點的糾正是維持線他泉(HOL)的關(guān)鍵。在制造期間，在線上^故一些測試，以實時調(diào)整工藝，并在制造后實施其它測試。Kerf測試是一種普通類型的測試，它提供晶片上一組芯片關(guān)于工藝、電壓、和溫度(PVT)的信息。其它測試包括1/0接收器/驅(qū)動器電平、性能屏幕環(huán)振蕩器(PSRO)測試，和MUX掃描測試，也公知為"超高速"測試。Kerf測試的問_它不能提供具體到晶片上的每個芯片的詳細信息，而且不能提供關(guān)于每個芯片內(nèi)某些器件的電參數(shù)的信息；尤其對具有較小制造批量、與標(biāo)準(zhǔn)尺寸不同的器件尺寸、和產(chǎn)品特有的其它性質(zhì)的定制i殳計，更是如此。由于線上測試耗時而且昂貴，所以在最少量的時間內(nèi)實施適當(dāng)?shù)臏y試就很重要，通常，測試是通過采樣一組kerf來完成，以獲得整個HOL測試。對于定制電路，例如專用集成電路(ASIC)，利用采樣的測試不提供晶片上每個芯片內(nèi)器件M的精確評估，而這是提高產(chǎn)量和確保滿足用戶需求和交貨期望的關(guān)鍵。
發(fā)明內(nèi)容基于上述問題，需要一種精確測試定制電路的方法，以使適當(dāng)?shù)姆答伩梢运偷街圃炀€，以確保最高可能的產(chǎn)量。還需要測試方法不會花費過量的時間，也不會花費過多的硅資產(chǎn)并因此影響成本。測試方法必須適于滿足具體測試需求而不用事先提供多余的測試結(jié)構(gòu)。本發(fā)明是一種電路結(jié)構(gòu)，它放置在物理集成電路設(shè)計中，通常在回填區(qū)域內(nèi)，并適合于提供特定芯片上的電路的精確電和物理測量。在整個說明書中此電路稱為可升級^"^觀'J量(SPM)宏單元(macro)。SPM宏單元包括具有用于激活一個或多個待測器件(DUT)結(jié)構(gòu)的解碼器的邏輯控制器、用于給一個或多個DUT結(jié)構(gòu)提供所需邏輯電平或所需電壓的解碼電平轉(zhuǎn)換器、和用于在測試系統(tǒng)停止時隔離集成電路的保護電路.此電路可以在單或雙電源模式下工作。在單電源模式下，在晶片最終測試(WFT)和/或才莫塊最終測試(MFT)期間，計算并記錄每個DUT的電流(IoN)測量'在雙電源模式下，電路控制給DUT柵極的電壓，例如，同樣提供給DUT源極和/或漏極的電源。然后計算和記錄每個DUT的閾值電壓(Vt)、ION、和有效電流(Ieff)的測量。SPM宏單元在ASIC芯片內(nèi)集成了器件性能監(jiān)視器，宏單元表示在ASIC芯片上4吏用的所有器件類型和設(shè)計點.SPM可以與保證在每個ASIC芯片上的現(xiàn)有的電子芯片識別宏單元(ECID:在IBM中使用)集成，或可以用獨立宏單元代替SPM。SPM宏單元提供若干獨特的、用戶限定的器件測試。所有測試包括測量和記錄片上器件的可用參數(shù)，例如屬于任何FET陣列的平均IoN、Vt、和Ieff。測試說明了空間變化。在此說明書中的每個待測器件(DUT)指但不局限于nFET和pFET器件。DUT也可以是布線、電阻器、電容器、電感器、和其它電路部件。因此，可以通過在單個芯片上放置多個SPM宏單元來提取和分析整個芯片變化(ACV)的數(shù)據(jù)。在公開的檢查中，特定ASIC芯片上的所有器件類型和設(shè)計點將被確定并與SPM中存在的器件類型和設(shè)計點匹配。如果SPM宏單元包括ASIC設(shè)計以外的器件類型，那么這些類型將在物理處理期間被忽略，這意味著將不會產(chǎn)生專門的掩模以支撐只在SPM宏單元中存在的器件。在此情況下，將用芯片上的標(biāo)準(zhǔn)閾值器件處理沒用的器件。描述什么在芯片上的器件信息將傳給測試工程師，而在測試中將不會包括處理步驟期間忽略的SPMDUT?，F(xiàn)有的ECID宏單元包括具有非常低的電阻需求(保證<10歐姆)的寬布線I/0。此寬布線I/O將連接到將用于精確的電壓強制、電流測量激活的精確測量單元(PMU)。SPM可以共享此寬布線I/O以獲得它的PMU?？梢栽谛酒O(shè)計工藝期間限定并遵守每個芯片所需的SPM宏單元的最小數(shù)量的確定。應(yīng)該限定例如離寬布線i/o的距離、到性能屏幕環(huán)振蕩電路(PSRO:用于保證產(chǎn)品性能)的接近程度、和SPM宏單元之間的最小J2巨離的度量。圖1是SPM電路的系統(tǒng)級框圖。圖2是邏輯控制的框圖。圖3是解碼電平轉(zhuǎn)換器(DLT)的框圖。圖4是pFETDLT(pDLT)的示意圖。圖5是nFETDLT(nDLT)的示意圖。圖6是電源/保護/隔離(SPI)電路的示意圖。圖7是隔離電路的詳細示意圖。圖8a是測試期間用于選擇pFET結(jié)構(gòu)的SPI控制電路的邏輯圖。圖8b是測試期間用于選擇nFET結(jié)構(gòu)的SPI控制電路的邏輯圖。具體實施例方式圖1示出了本發(fā)明的SPM宏單元100。SPM宏單元100包括邏輯控制110、一組解碼電平轉(zhuǎn)換器(DLT)120a-d(此實例中示出了四個DLT)、耦合到SPI控制電路130的pFETSPI電路140、和代表一種器件類型的DUT170(在此實例中，是pFET陣列)。SPM宏單元100還包括耦合到SPI控制電路160的nFETSPI電路150，以及代表第二種器件類型的DUT180(在此實例中，是nFET陣列)。圖2示出了邏輯控制110，它包括耦合到鎖存器Ll的控制信號Cl，鎖存器Ll還連接到解碼器210的襯墊Sl。控制信號C2耦合到鎖存器L2，鎖存器L2的輸出耦合到解碼器210的襯墊S0。啟動信號EN耦合到第三鎖存器L3，鎖存器L3的輸出耦合到解碼器210的襯墊EN。解碼器210還包括一系列輸入D0-D3，它們每個分別耦合到DLT120a-d。邏輯控制110能使每個DUT170或1803皮單獨激活，用于測試。圖2中為了說明的目的而將解碼器210示為2:4解碼器，但是不必局限于2:4解碼器。由于DUT170和DUT180試驗是分開的，解碼器210扮演了2到8解碼器，用每個解碼器的輸出控制DUT170和DUT180。典型的解碼尺寸將是4:16或5:32，這將獲得控制32到64個DUT的能力。如果EN為低，解碼器210輸出D0-D3將為低，這將確保所有的DUT170和DUT180的柵極是關(guān)閉的。圖3示出了DLT120a的詳細視圖。DLT120a是DLT120b-d的任何一個的示例，并由此將通過實例的方式用于解釋DLT120的功能性和結(jié)構(gòu)。DLT120a包括來自解碼器210的輸入D3的輸入信號I、pFET電平轉(zhuǎn)換器310、和nFET電平轉(zhuǎn)換器320。pFET電平轉(zhuǎn)換器310還包括輸入襯墊I、耦合到DUT170的輸出襯墊P、第二輸入襯墊HP、和第三輸入襯墊LP。nFET電平轉(zhuǎn)換器320還包括激活/停止DLT120a的輸入襯墊I、耦合到DUT180的輸出村墊N、第二輸入襯墊HN、和第三輸入襯墊LN。分別在圖4和圖5中詳細示出了pFET電平轉(zhuǎn)換器310和nFET電平轉(zhuǎn)換器320,在操作中，到DLT120a的輸入I來自解碼器210。當(dāng)連接到DLT120a的I管腳的來自解碼器210的輸出信號D3為高時，DLT120a的P和N輸出激活(即，N-1，而P-O)，這打開相連的DUT170的柵極以及相連的DUT180的柵極。到DLT120a的電源電壓輸入如下面表1中所示。<table>tableseeoriginaldocumentpage8</column></row><table>表l:用于單和雙電源模式的HP、LP、HN和LN的值表1中，"單"電源表示DUT170和DUT180從單電壓源(SOP、SON)輸入，它們將分別驅(qū)動簡單的邏輯1或0到DUT170和DUT180。表l中，"雙"電源表示從兩個不同的電壓源輸入，其中nFET電平轉(zhuǎn)換器320上的HN接收信號SI而pFET電平轉(zhuǎn)換器310上的LP也接收信號Sl。在雙電源才莫式中，SI分別從輸入P和N送到DUT170和180的柵極?？梢話呙鑃l,以確定DUT170和DUT180的開關(guān)電壓(Vth)和FET電流(Ion)。通常，DLT120啟動邏輯電路110，以控制處于不同電壓范圍的DUT170和180。DLT120在包括供給控制邏輯110的Vdd和用于產(chǎn)生用于DLT120的SO的SPM"電源/VDD/GND"的兩個電壓范圍之間提供用于通信的方式。DLT120的目的是給DUT170和DUT180提供精確的邏輯電平和/或模擬柵極電壓，以實施器件電平測試。在BEOL起作用的情況下，將使用nFET電平轉(zhuǎn)換器320或pFET電平轉(zhuǎn)換器310，這取決于用于控制DUT120的FET類型。平衡DUT試驗(平衡n和p的試驗)優(yōu)化了SPM的使用。圖4示出了pFET電平轉(zhuǎn)換器310的詳細示意圖，它包括pFETPl-P5、nFETNl-N2、和輸入為I的第一反相器。此反相器串連到第二SOP供電的反相器。如表1中所示，根據(jù)測試類型驅(qū)動HP和LP。輸出P送到DUT170o通過第一反相器反相pFET電平轉(zhuǎn)換器310的輸入，以在啟動時獲得相反的輸出狀態(tài)，這是與DUT170相連的pFET所需的。在單電源應(yīng)用中，例如，給HP施加S0P，pFET電平轉(zhuǎn)換器310的輸出具有與輸入相反的邏輯電平。在雙電源應(yīng)用中，給LP施加S1。用S1取代GND,以允許通過如圖4中所示作為FETN2和P5的經(jīng)過柵極(pass-gate)到DUT170的柵極的電壓掃描。圖5示出了nFET電平轉(zhuǎn)換器320的詳細示意圖，它包括pFETPl-P5、nFETNl-N2、和電源為SON或Sl的輸入為I的反相器。才艮據(jù)測試類型驅(qū)動HN和LN，如表1所示。輸出N送到DUT180。nFET電平轉(zhuǎn)換器320具有非反相的輸入。用于nFET電平轉(zhuǎn)換器320的電源可以源自整個SPM電源(SON)的衍生，或源自分離的電源(Sl)。Sl控制DUT180的模擬柵極電壓。圖6為SPI電路140的示意框圖，它包括保護電路610、電源電路620、和隔離電路630。隔離電路630還包括具有電源/VDD/GND電源的電平轉(zhuǎn)換器640、啟動輸入I、和耦合到電源電路620的pFET的輸出P。圖7中示出了隔離電路630的詳細示意圖，并將在下面進4亍描述。圖7的電平轉(zhuǎn)換器640包括pFETPl-P4、nFETNl-N3、和具有輸入I的Vdd供電的反相器。隔離電路630電隔離DUT170，以使實際的ASIC電路在測試期間不受任何來自DUT170的泄漏電流的影響，而SPM不在工作期間。電平轉(zhuǎn)換器640直接將電源電壓(電源/VDD/GND)送到圖6的電源電路620的電源pFET的相應(yīng)的柵極。由于SPM隔離nFET和pFETDUT，它用專門的SPI結(jié)構(gòu)^:個供電。此時只激活SPI電路140或150中的一個。這要通過分別4吏用SPI控制電路130或SPI控制電路160選擇激活適當(dāng)?shù)腟PI電路140或150來完成。雖然圖6示出了SPI電路140，但其只是包括SPI電路150的任何SPI電路的示例，并因此不進一步詳細描述SPI電路150。圖8a示出了SPI控制電路130的邏輯圖而圖8b示出了SPI控制電路160的邏輯圖。SPI控制電路130還包括Enable信號、Efuse_prog信號、selPfet信號、和具有來自Enable和selPfet的輸入的NAND門，它來自芯片上的鎖存器(未示出)。Enable、和Efuse_prog信號還耦合到保護電路610。NAND輸出直接供給SPI電路140的I輸入。通過每次只選擇SPI電路的一個(使用selPfet、和Enable)，選通流過未使用的SPI電路150的電流，以降低伴隨的泄漏。Efuse_prog存在以保護無SPM的ASIC電路(未示出)。由于SPM與ASIC電路共享電源/VDD/GND管腳，存在的Efuse_prog信號用于將SPM與其它ASIC操作隔離，反之亦然。通過電源電路620提供電源電壓。電源電路620包括給DUT170發(fā)送輸出信號的大電源pFET。電源pFET的柵極耦合到隔離電路630的輸出，源極連接到電源/VDD/GND，而漏極連接到保護電路610的輸出。電源pFET足夠大，以確保它在SPM測試期間具有最小的電壓降(<50mV)，但要足夠強，以保持3.0V或3.0V以上的高電壓。SPI保護電路610用于在給電源/VDD/GND(寬布線I/O)施加高電壓時，保護電源電路620的電源pFET不受過多的源極到漏極的電勢差、和柵極到漏極的電勢差的影響。在施加高電壓期間，電源-3.0V而SPM停止(關(guān)閉)，即，所有的DUT170和180都關(guān)斷。當(dāng)Enable=0而Efuse_prog-1時，VDD被強制通過保護電路610并被強加在電源電路620的電源pFET的漏極上。保證電源pFET上的最大電勢差永遠不會大于電源減VDD。完成模擬以驗證此電壓電平不會對電源pFET造成損壞。在晶片或模塊的最終測試(WFT、MFT)期間的單電源模式的操作中，測試器(未示出)通過測量背景電流(IBG)和DUT170和180的每個的DUT電流(IMEAS)來計算電流。Ion等于I艦AS和lBG之間的差(即，ION-Imeas-Ibg)。測試器同時記錄DUT170和DUT180的1。n數(shù)據(jù)。表2示出了用于控制SPMDUT的單模式操作的真值表。輸入單模式sdPfetClC2SOPSONPOPIP2P3NONlN2N3000S0P0GNDSOSOSOPSONGNDGNDGND001SOPOSOGNDSOSOPGNDSONGNDGND010SOPOSOSOGNDSOPGNDGNDSONGND011SOPOSOSOSOGNDGNDGNDGNDSON1000SONGNDSOSOSOPSONGNDGNDGND1010SONSOGNDsoSOPGNDSONGNDGND1100SONSOSOGNDSOPGNDGNDSONGND1110SONSOSOSOGNDGNDGNDGNDSON表2:單電源模式的真值表的實例同樣可配置SPM以分別控制DUT170和180的柵極電壓。雙電源模式的測試使得除了IoN測量能力還具有閾值電壓(Vt)測量能力。在雙電源才莫式中，可以計算有效電流(Ieff)。Ieff是比單獨的IoN更好的器件性能的指示符。為了實施雙電源模式，必須將專門的襯墊SI引出。圖3中分別將S1示為LN和LP。表3示出了雙電源模式的真值表的實例輸入^M^式selPfetClC2SOPSONPOPIP2P3NONlN2N3000SOPOSISOPSOPSOPSIGNDGNDGND001SOPOSOPSISOPSOPGNDSIGNDGND010SOPOSOPSOPSISOPGNDGNDSIGND011SOPOSOPSOPSOPSIGNDGNDGNDSI1000SONSISOPSOPSOPSIGNDGNDGND1010SONSOPSISOPSOPGNDSIGNDGND1100SONSOPSOPSISOPGNDGNDSIGND1110SONSOPSOPSOPSIGNDGNDGNDSI表3:雙電源模式的真值表的實例SPM可以放置在ASIC設(shè)計中的各種位置上，以測試相同芯片的不同區(qū)域。也可以在設(shè)計中結(jié)合可選的DUT結(jié)構(gòu)，以使每個SPM能夠測試鄰近它的特定DUT結(jié)構(gòu)。也可以設(shè)計單個SPM，以測試具體芯片位置中的多種DUT結(jié)構(gòu)，例如布線、電阻器、電容器、電感器等。認為上面的描述和附圖只是對獲得本發(fā)明的特征和優(yōu)點的示例性實施例的說明。對于本領(lǐng)域內(nèi)的一般技術(shù)人員來說明顯地是，在不脫離本發(fā)明的精神和范圍的情況下，可以對具體的布局設(shè)計、用于實施測試和分析的系統(tǒng)、和器件自身進行修改和替換。因此，認為本發(fā)明不受上述描述和附圖的限制。權(quán)利要求1.一種用于獲取集成電路內(nèi)的參數(shù)數(shù)據(jù)的測試系統(tǒng)，包括多個待測器件(DUT)結(jié)構(gòu)；宏單元，用于執(zhí)行所述DUT結(jié)構(gòu)的測試；所述宏單元包括邏輯控制器，具有激活至少一個DUT結(jié)構(gòu)的解碼器；解碼電平轉(zhuǎn)換器，用于給所述DUT結(jié)構(gòu)的一個或多個提供所需的柵極電壓；至少一個電源/保護/隔離(SPI)電路，包括電源電路，用于給所述DUT結(jié)構(gòu)提供源電壓；隔離電路，用于控制所述電源電路以在測試期間隔離所述DUT結(jié)構(gòu)的每個；以及保護電路，用于在所述測試系統(tǒng)停止時保護所述電源電路不受泄漏電流的影響；以及SPI控制電路，用于啟動或停止所述SPI電路。2.根據(jù)權(quán)利要求l的測試系統(tǒng)，其中所迷DUT結(jié)構(gòu)是多個形成所述集成電路的器件結(jié)構(gòu)的復(fù)制。3.根據(jù)權(quán)利要求2的測試系統(tǒng)，其中一部分所述DUT結(jié)構(gòu)為nFETDUT結(jié)構(gòu)，而一部分所述DUT結(jié)構(gòu)為pFETDUT結(jié)構(gòu)。4.根據(jù)權(quán)利要求2的測試系統(tǒng)，其中所述DUT結(jié)構(gòu)包括選自電阻器、電容器、布線、和電感器的至少一個電子電路部件。5.根據(jù)權(quán)利要求3的測試系統(tǒng)，其中所述解碼電平轉(zhuǎn)換器包括pFET電平轉(zhuǎn)換器和nFET電平轉(zhuǎn)換器；所述解碼電平轉(zhuǎn)換器接收來自解碼器的控制輸入。6.根據(jù)權(quán)利要求5的測試系統(tǒng)，其中所述解碼器至少為2:4解碼器。7.根據(jù)權(quán)利要求5的測試系統(tǒng)，其中使用給所述pFET電平轉(zhuǎn)換器和所述nFET電平轉(zhuǎn)換器的單電壓源輸入來實施測試。8.根據(jù)權(quán)利要求5的測試系統(tǒng)，其中使用給所述pFET電平轉(zhuǎn)換器和所述nFET電平轉(zhuǎn)換器的雙電壓源輸入來實施測試。9.根據(jù)權(quán)利要求5的測試系統(tǒng)，其中所述pFET電平轉(zhuǎn)換器包括多個pFET器件、多個nFET器件、和至少一個反相器，并配置為在所述pFET電平轉(zhuǎn)換器啟動時激活對應(yīng)的pFETDUT結(jié)構(gòu)的柵極電壓.10.根據(jù)權(quán)利要求5的測試系統(tǒng)，其中所述nFET電平轉(zhuǎn)換器包括多個pFET器件、多個nFET器件、和至少一個反相器，并配置為在所述nFET電平轉(zhuǎn)換器啟動時激活對應(yīng)的nFETDUT結(jié)構(gòu)的柵極電壓。11.根據(jù)權(quán)利要求l的測試系統(tǒng)，其中所述系統(tǒng)集成在電子芯片識別(ECID)電路中。12.根據(jù)權(quán)利要求l的測試系統(tǒng)，其中所述宏單元為獨立宏單元。13.根據(jù)權(quán)利要求1的測試系統(tǒng)，其中所述DUT結(jié)構(gòu)位于所述集成電路的回填區(qū)域中。14.根據(jù)權(quán)利要求l的測試系統(tǒng)，其中所述集成電路包括散布在整個所述電路中的多個宏單元。15.根據(jù)權(quán)利要求14的測試系統(tǒng)，其中所述多個宏單元的每個配置為測試多個相關(guān)的DUT結(jié)構(gòu)的一個，16.根據(jù)權(quán)利要求1的測試系統(tǒng)，其中在所述DUT結(jié)構(gòu)的所述測試中4吏用多個^t測試；所述多個測試由用戶指定.17.根據(jù)權(quán)利要求l的測試系統(tǒng)，其中通過比較所述數(shù)據(jù)和多個所需的產(chǎn)品恥格來確定制造線他泉(HOL)。18.根據(jù)權(quán)利要求17的測試系統(tǒng)，其中改變所述制造線中的至少一個工藝以滿足至少一個產(chǎn)品恥格。19.根據(jù)權(quán)利要求l的測試系統(tǒng)，其中所述電源電路包括pFET。20.根據(jù)權(quán)利要求l的測試系統(tǒng)，其中所述保護電路包括至少一個用于停止SPM宏單元的控制信號。全文摘要一種用于實施具體器件的測試和獲取例如ASIC的常規(guī)集成電路上的參數(shù)數(shù)據(jù)的系統(tǒng)，以使在不超出測試時間要求、額外的硅、或具體測試裝備的情況下獨立測試每個芯片。測試系統(tǒng)包括集成在ASIC設(shè)計中未使用的回填空間內(nèi)的器件測試結(jié)構(gòu)，所述結(jié)構(gòu)測試一組和ASIC的一些器件相同的虛設(shè)器件。器件測試結(jié)構(gòu)包括用于指定測試類型和哪種器件類型被激活(例如，pFET或nFET)的控制邏輯、用于在測試停止時保護SPM的保護電路、用于在測試期間將待測器件(DUT)與任何泄漏電流隔離的隔離電路、和用于給DUT提供測試輸入(例如，電壓)的解碼電路。通過控制哪種器件被測試和這些器件的電壓條件，系統(tǒng)逐個芯片計算相對產(chǎn)量和線健康。文檔編號H01L21/66GK101114008SQ20071013902公開日2008年1月30日申請日期2007年7月23日優(yōu)先權(quán)日2006年7月24日發(fā)明者D·L·阿南德,N·哈比布,R·J·麥克馬洪,T·J·帕利申請人:國際商業(yè)機器公司