專利名稱：芯片級(jí)電子封裝的穿孔結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片級(jí)電子封裝的穿孔結(jié)構(gòu)，尤指一種利用穿孔結(jié)構(gòu)有效 減少訊號(hào)衰減的封裝結(jié)構(gòu)。
背景技術(shù)：
由于半導(dǎo)體制程的進(jìn)展快速，目前已經(jīng)開發(fā)出0.18 ]Lim甚至是90
nm的射頻(RF)制程，使得射頻集成電路(RFIC)的設(shè)計(jì)可以滿足更高頻率、 更高整合度的需求。未來(lái)射頻集成電路一方面將朝更高頻寬及頻率發(fā)展，如 3 10 GHz或更高頻率(60 GHz)的寬頻系統(tǒng)；另一方面則將現(xiàn)有的系統(tǒng)進(jìn)行更 高度的整合，如WLAN系統(tǒng)收發(fā)機(jī)(transceiver)與功率放大器(PA)及收發(fā)切換 開關(guān)(T/Rswitch)等的整合、單一系統(tǒng)的多頻帶整合，乃至于不同系統(tǒng)的整合。
然而，隨著射頻通訊技術(shù)的發(fā)展，意謂著無(wú)線通訊組件于電路設(shè)計(jì)上必須 更嚴(yán)謹(jǐn)及效能最佳化。無(wú)線通訊產(chǎn)品大都要求重量輕、體積小、高品質(zhì)、低價(jià) 位、低消耗功率及高可靠度等特點(diǎn)，這些特點(diǎn)促進(jìn)了射頻/微波集成電路的技 術(shù)開發(fā)與市場(chǎng)成長(zhǎng)。高頻組件的大晶片級(jí)電路設(shè)計(jì)，對(duì)于射頻/微波集成電路 應(yīng)用極為重要，優(yōu)良的設(shè)計(jì)可以作為電路設(shè)計(jì)時(shí)設(shè)計(jì)余裕(DesignMargin)參考 進(jìn)而提高良率并降低成本。

發(fā)明內(nèi)容
本發(fā)明的主要目的，在于提供一種芯片級(jí)電子封裝的穿孔結(jié)構(gòu)，該結(jié)構(gòu)可 形成一電性參考面，以有效防止信號(hào)外泄、衰減或干擾等影響。
為了實(shí)現(xiàn)上述的目的，本發(fā)明提供一種芯片級(jí)電子封裝的穿孔結(jié)構(gòu)，其包 括 一芯片，其設(shè)有至少一個(gè)射頻路徑，其中該射頻路徑穿設(shè)于該芯片中；以 及一穿孔結(jié)構(gòu)，其周設(shè)于該射頻路徑外側(cè)；為此，該穿孔結(jié)構(gòu)為一電性參考面， 用以防止于該射頻路徑中傳輸?shù)男盘?hào)產(chǎn)生衰減或干擾的現(xiàn)象。其中該穿孔結(jié)構(gòu) 可為數(shù)個(gè)填入金屬材料的穿 L、或數(shù)個(gè)內(nèi)表面鍍上金屬的穿？L、又或上述兩種穿孔所組成。
本發(fā)明具有以下有益的效果本發(fā)明提出的穿孔結(jié)構(gòu)應(yīng)用于芯片級(jí)的射頻 電路，該穿孔結(jié)構(gòu)可抑制并遮蔽該射頻信號(hào)的傳輸，以達(dá)成較佳的傳輸品質(zhì)及 組件良率。
以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)描述，但不作為對(duì)本發(fā)明的 限定。


圖1A為本發(fā)明芯片級(jí)電子封裝的穿孔結(jié)構(gòu)的第一實(shí)施例的俯視圖； 圖1B為本發(fā)明芯片級(jí)電子封裝的穿孔結(jié)構(gòu)的第一實(shí)施例的側(cè)視圖； 圖2A為本發(fā)明芯片級(jí)電子封裝的穿孔結(jié)構(gòu)的第二實(shí)施例的俯視圖； 圖2B為本發(fā)明芯片級(jí)電子封裝的穿孔結(jié)構(gòu)的第二實(shí)施例的側(cè)視圖； 圖3A為本發(fā)明芯片級(jí)電子封裝的穿孔結(jié)構(gòu)的第三實(shí)施例的上視圖； 圖3B為本發(fā)明芯片級(jí)電子封裝的穿孔結(jié)構(gòu)的第三實(shí)施例的側(cè)視圖。 其中，附圖標(biāo)記
1——大晶片 1 1——正面
1 2——底面
13——射頻路徑
2——穿孔結(jié)構(gòu) 2 1——第一穿孔結(jié)構(gòu)
211— 穿孔
212— 金屬材料
2 2——第二穿孔結(jié)構(gòu) 2 2 1—穿孔
2 2 2 —金屬層
具體實(shí)施例方式
下面結(jié)合附圖對(duì)本發(fā)明的結(jié)構(gòu)原理和工作原理作具體的描述
請(qǐng)參閱圖1A及圖2B，本發(fā)明提供一種芯片級(jí)電子封裝的穿孔結(jié)構(gòu)，該 穿孔結(jié)構(gòu)可有效防止射頻信號(hào)衰減或是彼此干擾的現(xiàn)象。
該芯片級(jí)電子封裝的穿孔結(jié)構(gòu)，包括一大晶片1 ，此實(shí)施例中該大晶片1
為一硅大晶片，但不以此為限；該大晶片1具有一正面1 1及一與該正面1 1
相對(duì)的底面1 2 。該大晶片1上設(shè)有至少一個(gè)射頻路徑1 3 ，其中該射頻路徑
1 3穿設(shè)于該大晶片1 。而該射頻路徑1 3以半導(dǎo)體技術(shù)成形，例如芯片直穿 孑L(Through Silicon Via; TSV)技術(shù)所制作，但此穿孔技術(shù)并非本案所請(qǐng)求的范 圍，故不加以詳述。
此外，在該大晶片1上設(shè)置一穿孔結(jié)構(gòu)2 ，該穿孔結(jié)構(gòu)2周設(shè)于該射頻路 徑l 3外側(cè)，而由該穿孔結(jié)構(gòu)2的設(shè)置，該穿孔結(jié)構(gòu)2形成一電性參考面，用 以防止于該射頻路徑1 3中傳輸?shù)男盘?hào)產(chǎn)生衰減或干擾的現(xiàn)象；亦即該穿孔結(jié) 構(gòu)2可形成一 shielding-ground參考面，以有效抑制信號(hào)外泄、干擾等情況而 提高傳輸品質(zhì)。
而本發(fā)明中，該穿孔結(jié)構(gòu)2可為第一形式的第一穿孔結(jié)構(gòu)2 1或第二形式 的一第二穿孔結(jié)構(gòu)2 2 、又或該第一穿孔結(jié)構(gòu)2 1及第二穿孔結(jié)構(gòu)2 2的組合 (請(qǐng)同時(shí)參考圖2A及圖3A)。
請(qǐng)復(fù)參考圖1A及圖1B，該穿孔結(jié)構(gòu)2為第一形式的第一穿孔結(jié)構(gòu)2 1 ， 該第一穿孔結(jié)構(gòu)2 1以一環(huán)形排列方式設(shè)置于該射頻路徑1 3的外側(cè)。以圖 1B的觀點(diǎn)可清楚看出，該第一穿孔結(jié)構(gòu)2 l為數(shù)個(gè)穿孔2 1 l所形成，且每 一穿孔2 1 l中填入金屬材料2 1 2，該金屬材料2 1 2為一導(dǎo)電性金屬，例 如鎢，但并不以此為限。而該金屬材料2 1 2以半導(dǎo)體制程方法，如金屬沉積 或無(wú)電鍍等方式制作，但不以上述為限。換句話說(shuō)，本發(fā)明在每一射頻路徑l 3的外側(cè)環(huán)繞設(shè)置數(shù)個(gè)填入金屬材料2 1 2的穿孔2 1 1 ，以形成第一穿孔結(jié) 構(gòu)2l進(jìn)而防止訊號(hào)干擾等不良現(xiàn)象。
請(qǐng)參考2A及2B圖，此為本發(fā)明的第二實(shí)施例，在此實(shí)施例中，該穿孔 結(jié)構(gòu)2為第二形式的第二穿孔結(jié)構(gòu)2 2 。同樣地，該大晶片1上設(shè)有至少一個(gè) 射頻路徑1 3 ，而第二穿孔結(jié)構(gòu)2 2周設(shè)于每一射頻路徑1 3的外側(cè)。每一第 二穿孔結(jié)構(gòu)2 2包括數(shù)個(gè)穿孔2 2 l及一成形于每一穿孔2 2 l的內(nèi)表面的 金屬層2 2 2 。該金屬層2 2 2為一導(dǎo)電性金屬，例如鎢，但并不以此材料為 限。而該金屬層2 2 2以半導(dǎo)體制程方法，如金屬沉積或無(wú)電鍍等方式制作， 但不以上述方法為限。換言之該第二穿孔結(jié)構(gòu)2 2為中空的穿孔2 2 1，且該 穿孔2 2 1的內(nèi)側(cè)面形成一金屬層2 2 2以作為信號(hào)的遮蔽；另外，該等穿孔
2 2 1為兩兩平行設(shè)置于該射頻路徑1 3的外側(cè)。請(qǐng)參考圖2A，以本實(shí)施例來(lái)看，在每一射頻路徑l 3的外側(cè)設(shè)有四個(gè)第二穿孔結(jié)構(gòu)2 2a、 2 2b、 2 2 c及2 2d，且2 2a、 2 2 b分別與2 2 c、 2 2 d相互平行設(shè)置于該射頻路徑
1 3的外側(cè)。為此，該第二穿孔結(jié)構(gòu)2 2可于該射頻路徑1 3外側(cè)形成一接地 面，以有效減少信號(hào)衰減或干擾的情況。
請(qǐng)參考圖3A及圖3B，顯示本案的第三實(shí)施例，至少一個(gè)射頻路徑l 3 穿設(shè)于該大晶片1上，而本實(shí)施例中該穿孔結(jié)構(gòu)2為該第一穿孔結(jié)構(gòu)2 1及第 二穿孔結(jié)構(gòu)2 2的組合，亦即該第一穿孔結(jié)構(gòu)2 1及第二穿孔結(jié)構(gòu)2 2分別成 形于該射頻路徑l 3的外側(cè)，以有效加強(qiáng)信號(hào)傳輸?shù)钠焚|(zhì)。在本實(shí)施例中，該 射頻路徑1 3的外側(cè)首先設(shè)置一第二穿孔結(jié)構(gòu)2 2 ;同樣地，每一第二穿孔結(jié) 構(gòu)2 2包括數(shù)個(gè)穿孔2 2 l及一成形于每一穿孔2 2 l的內(nèi)表面的金屬層2
2 2，且該等穿孔2 2 1為兩兩平行設(shè)置于該射頻路徑1 3的外側(cè)；再者該第 一穿孔結(jié)構(gòu)2 l設(shè)置于該第二穿孔結(jié)構(gòu)2 2的外側(cè)，亦即該第二穿孔結(jié)構(gòu)2 2 設(shè)于該射頻路徑l 3與該第一穿孔結(jié)構(gòu)2 l之間，且該第一穿孔結(jié)構(gòu)2 l與該 第二穿孔結(jié)構(gòu)2 2形成該穿孔結(jié)構(gòu)2 。而該第一穿孔結(jié)構(gòu)2 1與該第二穿孔結(jié) 構(gòu)2 2的結(jié)構(gòu)、制程方法等均與上述第一及第二實(shí)施例相同，故在此不再闡述。
另一方面，在此實(shí)施例中，該第一穿孔結(jié)構(gòu)2 1與該第二穿孔結(jié)構(gòu)2 2的 位置可相互對(duì)調(diào)，亦即該第一穿孔結(jié)構(gòu)2 1可設(shè)置于該第二穿孔結(jié)構(gòu)2 2與該 射頻路徑l3之間，同樣可以達(dá)成所要求的功效。
綜上所述，本發(fā)明具有下列諸優(yōu)點(diǎn)
1、 具有較佳的信號(hào)品質(zhì)，由于該穿孔結(jié)構(gòu)2可形成一信號(hào)傳輸?shù)?shielding-ground參考面，可有效抑制射頻信號(hào)的衰減或是信號(hào)間的干擾現(xiàn)象， 進(jìn)而得到一較佳的信號(hào)傳輸且提高信號(hào)的品質(zhì)。
2、 另一方面，本發(fā)明可達(dá)成防止信號(hào)外泄或衰減的功效，換句話說(shuō)，本 發(fā)明提出 一具有較佳良率品質(zhì)的射頻組件。
當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情 況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但 這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種芯片級(jí)電子封裝的穿孔結(jié)構(gòu)，其特征在于，包括一芯片，其設(shè)有至少一個(gè)射頻路徑，其中該射頻路徑穿設(shè)于該芯片中；以及一穿孔結(jié)構(gòu)，其周設(shè)于該射頻路徑外側(cè)；為此，該穿孔結(jié)構(gòu)為一電性參考面，用以防止于該射頻路徑中傳輸?shù)男盘?hào)產(chǎn)生衰減或干擾的現(xiàn)象。
2 、根據(jù)權(quán)利要求1所述的芯片級(jí)電子封裝的穿孔結(jié)構(gòu)，其特征在于，該 穿孔結(jié)構(gòu)為一第一穿孔結(jié)構(gòu)、一第二穿孔結(jié)構(gòu)或該第一、第二穿孔結(jié)構(gòu)的組合。
3、 根據(jù)權(quán)利要求2所述的芯片級(jí)電子封裝的穿孔結(jié)構(gòu)，其特征在于，該 第一穿孔結(jié)構(gòu)為數(shù)個(gè)填入金屬材料的穿孔。
4、 根據(jù)權(quán)利要求2所述的芯片級(jí)電子封裝的穿孔結(jié)構(gòu)，其特征在于，該 第二穿孔結(jié)構(gòu)為數(shù)個(gè)中空的穿孔，且該穿孔的內(nèi)側(cè)面形成一金屬層。
5、根據(jù)權(quán)利要求4所述的芯片級(jí)電子封裝的穿孔結(jié)構(gòu)，其特征在于，該 等穿孔為兩兩平行設(shè)置于該射頻路徑的外側(cè)。
6、 根據(jù)權(quán)利要求2所述的芯片級(jí)電子封裝的穿孔結(jié)構(gòu)，其特征在于，該 第一、第二穿孔結(jié)構(gòu)的組合為該第一穿孔結(jié)構(gòu)設(shè)于該射頻路徑與該第二穿孔結(jié) 構(gòu)之間。
7、 根據(jù)權(quán)利要求6所述的芯片級(jí)電子封裝的穿孔結(jié)構(gòu)，其特征在于，該 第一穿孔結(jié)構(gòu)為數(shù)個(gè)填入金屬材料的穿孔且該第二穿孔結(jié)構(gòu)為數(shù)個(gè)兩兩平行 設(shè)置且其內(nèi)側(cè)面形成一金屬層的中空穿孔。
8、 根據(jù)權(quán)利要求2所述的芯片級(jí)電子封裝的穿孔結(jié)構(gòu)，其特征在于，該 第一、第二穿孔結(jié)構(gòu)的組合為該第二穿孔結(jié)構(gòu)設(shè)于該射頻路徑與該第一穿孔結(jié) 構(gòu)之間。
9、 根據(jù)權(quán)利要求8所述的芯片級(jí)電子封裝的穿孔結(jié)構(gòu)，其特征在于，該 第一穿孔結(jié)構(gòu)為數(shù)個(gè)填入金屬材料的穿孔且該第二穿孔結(jié)構(gòu)為數(shù)個(gè)兩兩平行 設(shè)置且其內(nèi)側(cè)面形成一金屬層的中空穿孔。
全文摘要
一種芯片級(jí)電子封裝的穿孔結(jié)構(gòu)，其特征在于包括一芯片，其設(shè)有至少一個(gè)射頻路徑，其中該射頻路徑穿設(shè)于該芯片中；以及一穿孔結(jié)構(gòu)，其周設(shè)于該射頻路徑外側(cè)；其中該穿孔結(jié)構(gòu)可為數(shù)個(gè)填入金屬材料的穿孔、或數(shù)個(gè)內(nèi)表面鍍上金屬的穿孔、又或上述兩種穿孔所組成。為此，該穿孔結(jié)構(gòu)為一電性參考面，用以防止于該射頻路徑中傳輸?shù)男盘?hào)產(chǎn)生衰減或干擾的現(xiàn)象。
文檔編號(hào)H01L23/552GK101369573SQ20071014045
公開日2009年2月18日 申請(qǐng)日期2007年8月14日 優(yōu)先權(quán)日2007年8月14日
發(fā)明者黃建渝, 黃忠諤 申請(qǐng)人:海華科技股份有限公司