專利名稱：用于光電子學的半導體芯片及其制造方法
技術(shù)領域：
本發(fā)明涉及用于光電子學的半導體芯片，尤其涉及發(fā)射輻射的半導 體芯片，它具有--個有源薄膜層且尤其基于Ini.x.yAlxGayP (其中0《x《l,0《y《l,x+y《l)的薄膜層，在該薄膜層中形成一個發(fā)射光子的區(qū)域，--個用于薄膜層的栽體襯底，它設置在該薄膜層的背對芯片發(fā)射方向的那側(cè)上并與該薄膜層連接。
背景技術(shù)：
襯底本身是半導體芯片的一部分并且是薄膜層的機械支承層即薄膜 層的主要支承元件，薄膜層本身在與襯底相對的那側(cè)上不再有自支承層?；贗n,.x.yAlxGayP (其中0《x < 1,0 < y《1,x+y《1 )的薄膜層意味 著，薄膜層具有許多層，它們由攙雜或未攙雜的In^.yAlxGayP (其中0 《x《l，0《y<l,x+y<l )系材料制成。US5008718和US5367580公開了上述類型的半導體芯片。為了制造 上述類型的半導體芯片，通常通過外延方法在一個襯底上涂敷上一個有 源半導體層序列。然后，在該有源半導體層序列的表面上，固定著一個 栽體襯底。其上淀積著該半導體層序列的基底的至少一部分被去除掉。 最好在該載體襯底和該有源半導體層序列之間有一個金屬反射層，使載 體村底不吸收光。這種已知的半導體芯片的一個缺點是，設置在載體襯底和有源半導 體層序列之間的金屬反射層在波長短時 一般沒有令人滿意的反射率。尤 其是當波長短于600納米時，作為金屬反射層的金的效率越來越低，因 為反射率明顯降低。當波長短于600納米時，例如可以采用元素Al和 Ag,它們的反射率在波長短于600納米的情況下保持比較穩(wěn)定。
另外，接合大面積反射層如金屬反射層帶來了困難。另外，由于金 屬接觸層的接合和合金化，還存在損害金屬反射層的質(zhì)量的相當大的危 險。此外，DE19807758A1公開了 一種截金字塔形半導體芯片，它在一 個上窗口層和一個下窗口層之間具有一個有源發(fā)光區(qū)。該上窗口層和該 下窗口層一起構(gòu)成該截金字塔形基體。窗口層側(cè)壁的傾斜取向使來自有 源區(qū)的光在側(cè)面上全反射并且?guī)缀醮怪钡厣湎蚪亟鹱炙沃黧w的起發(fā)光 面作用的底面。這樣一來，從有源區(qū)發(fā)出的光的一部分在半導體元件的 出射錐內(nèi)射向表面。在這里，出射錐是指并且以下應該是指這樣的錐體，即它由光線構(gòu) 成，所述光線入射到出射面的入射角小于全反射臨界角并且這些光線因 而沒有被全反射，而是直接從半導體材料中被耦合輸出。因此，出射錐 的開口角是全反射臨界角的兩倍。那些在出射錐外延伸的或者說以一個 比全反射臨界角更大的角度擊中出射面的光線被全反射。為了顯著增大光輸出，這種構(gòu)想的前提就是上、下窗口具有最小厚度。在已知的截金字塔形半導體元件中，上、下窗口層的厚度至少為50.8微米(2millizo11)。這樣的層厚仍然在可作到的范圍內(nèi)。但是，如果要提高已知半導體芯片的功率，則必須標定整個尺寸。在這樣的情況下，很快就得到了只能通過外延方式很費事地形成的層厚。所以，這種已知 的半導體芯片通常只能技術(shù)上很費事地標定。發(fā)明內(nèi)容基于這樣的現(xiàn)有技術(shù)，本發(fā)明的任務是提供一種可按照薄膜技術(shù)制 造的并具有更好的光耦合輸出的半導體芯片及其制造方法。根據(jù)本發(fā)明，通過如下所述的半導體芯片和方法來完成上述任務。 優(yōu)選的實施形式和半導體芯片制造方法同時見下文。根據(jù)本發(fā)明的第一方面，提供了一種發(fā)射輻射的半導體芯片，其具 有薄膜層。其中，在薄膜層中形成一個發(fā)射光子的有源區(qū)，該薄膜層在 背對半導體芯片的發(fā)射方向的一側(cè)上設有至少一個孔洞，通過孔洞形成 了多個臺面。該薄膜層設有外延式層序列，并且不設生長襯底。根據(jù)本發(fā)明的笫二方面，提供了用于同時制造多個用于光電子學的 并設有有源薄膜層的半導體芯片的方法，其中在該薄膜層中形成一個發(fā)
射光子的有源區(qū)，該方法包括步驟在一個生長襯底上使一個包舍了所 述發(fā)射光子的有源區(qū)的層序列外延式生長；在該層序列中形成至少一個 孔洞，使得在該層序列中形成多個臺面；去除所述生長村底；以及沿分 離軌跡將結(jié)構(gòu)化的層序列分割成多個半導體芯片。在半導體芯片的一個特別優(yōu)選的實施形式中，孔洞橫截面從外向內(nèi)地縮小，就是說，從與載體襯底的界面向薄膜層內(nèi)部地縮小，孔洞的深 度大于薄膜層一半厚度?？锥椿蛴煽锥葱纬傻脑S多臺面一方面有利地造成薄膜層在其連接到 載體襯底上的連接側(cè)上具有壓緊面，該壓緊面與芯片的整個橫截面相比 很小。這帶來了以下優(yōu)點，即在縮小的壓緊面區(qū)域內(nèi)，可以產(chǎn)生比較大 的局部壓力，該壓力促進了村底和薄膜層的可靠連接，但同時，對薄膜 層的施壓可保持得足夠小，以便盡可能地消除薄膜層在與載體襯底連接 時受損的危險。另一方面，可供使用的連接面因有孔洞而增大，這也能夠?qū)е螺d體 襯底與薄膜層之間連接的改善。此外，孔洞用于容納多余的粘合劑或焊 料，這有利地使得其定量變得不太重要。此外，通過孔洞而有利地提供了這樣的側(cè)面，即在這些側(cè)面上，部 分來自有源區(qū)的輻射被轉(zhuǎn)向，從而這部分輻射在出射錐內(nèi)擊中有源薄膜 層的背對載體村底的出射面。與現(xiàn)有技術(shù)相比，在本發(fā)明的半導體芯片 中，在臺面的側(cè)面上的反射至少部分代替了在一個連續(xù)的平面反射層上 的反射。在這里有利的是，側(cè)面盡可能深地突入薄膜層中以便使盡可能多的 來自有源區(qū)的并且沒有直接擊中出射面并在那里耦合輸出的輻射如此(甚 至多次)反射即轉(zhuǎn)向，即這部分輻射以一個在出射錐內(nèi)的角度擊中出射 面。實驗表明，當孔洞深度大于薄膜層厚度的一半時，耦合輸出效率明 顯提高。在本發(fā)明的 一 個實施形式中，孔洞的深度能夠使有源薄膜層的有源 區(qū)凈支孔洞分斷開。事實證明，其有源區(qū)通過一個從固定側(cè)起開設于有源薄膜層中的孔 洞被分斷開的半導體芯片具有特別高的光輸出。因為在這種情況下，不 僅是射向固定側(cè)的光子，而且至少 一部分射向有源薄膜層出射面的光子 通過在臺面的側(cè)面上的反射而以一個位于出射錐內(nèi)的角度轉(zhuǎn)向出射面中出射面并且可以離開半導體芯片。在另一個優(yōu)選實施形式中，薄膜層是如此構(gòu)成的，即從有源區(qū)發(fā)出的光子的至少 一條軌跡從當時的臺面通向其中 一個相鄰的臺面。通過使臺面光學耦合，沒有在原臺面的其中一個側(cè)面上反射的光子進入其中 一個相鄰臺面中并在那里在當時的臺面的側(cè)面上4^如此反射，即這部分光子在出射錐內(nèi)擊中出射面。另外，在本發(fā)明的一個有利的實施方式中，臺面配備有凹側(cè)面。 通過這些措施，輻射的走向是這樣的，即它們首先在出射面上反射并且隨后每次相對出射面更陡地在一個臺面的一側(cè)面上繼續(xù)反射，從而這些輻射最終在出射錐內(nèi)擊中出射面。在另一個優(yōu)選實施形式中，這些臺面被一個反射層覆蓋住。 通過這個措施，全部擊中臺面?zhèn)让娴墓廨椛浔晦D(zhuǎn)向半導體芯片的出射側(cè)。


從以下結(jié)合附圖描述的實施例中，得到了本發(fā)明的半導體芯片的和本發(fā)明方法的其它有利實施形式，其中圖1是本發(fā)明半導體芯片的橫截面示意圖；圖2是本發(fā)明半導體芯片的另一個實施例的橫截面示意圖，其中有 源區(qū)分別設置在截金字塔形臺面內(nèi)；圖3是本發(fā)明半導體芯片的橫截面示意圖，該半導體芯片配備有具 有凹側(cè)面的臺面；圖4是一曲線圖，它示出了本發(fā)明半導體芯片的光輸出與傳統(tǒng)半導 體芯片相比升高的情況；圖5是一個臺面的橫截面示意圖，該臺面由一個下方的扁截錐和一 個上方的陡截錐構(gòu)成；圖6a-6d是臺面的不同橫截面形狀的示意圖和一曲線圖，該曲線圖示 出了耦合輸出效率與圖5所示臺面的下截金字塔和上截金字塔之間的界 面的半徑的關系；
上的接觸層的反射率的關系；圖8是一曲線圖，它示出了耦合輸出效率與圖5所示臺面的側(cè)面的 反射率的關系；圖9是一曲線圖，從中可以看出耦合輸出效率與在有源區(qū)內(nèi)的一光 斑尺寸的關系；圖10a-10d是一個臺面的不同橫截面形狀的示意圖和一曲線圖，在臺 面中，有源區(qū)高度是變化的，該曲線圖示出了耦合輸出效率與一個下分 界層的厚度的關系；圖ll是一曲線圖，它示出了耦合輸出效率與一個具有圖10b所示橫 截面形狀的臺面的側(cè)面的凸緣角的關系；圖12是另一曲線圖，它示出了耦合輸出效率與一個具有圖10b所示 橫截面形狀的臺面的凸緣角的關系；圖13是一曲線圖，它示出了在厚度保持不變時的耦合輸出效率與有 源薄膜層寬度的關系；圖14是一曲線圖，它示出了耦合輸出效率與用于各種臺面形狀的臺 面的連接臺面覆層的厚度的關系；圖15是本發(fā)明半導體芯片的另一個實施例的橫截面示意圖；圖16是本發(fā)明半導體芯片的另一個實施例的橫截面示意圖；圖17a-17e是用于制造本發(fā)明的多個半導體芯片的第一方法的過程的 示意圖；圖18a-18e是用于制造本發(fā)明的多個半導體芯片的第二方法的過程的 示意圖；圖19a-19e是用于制造本發(fā)明的多個半導體芯片的第三方法的過程的 示意圖；圖20是本發(fā)明半導體芯片的俯視圖；圖21是在形成孔洞后的薄膜層表面的斜視圖；圖22是圖21的局部放大圖。
具體實施方式
在這些圖中，相同的或作用相同的實施例組成部分用相同的附圖標 記表示。圖1所示的用于發(fā)光二極管的半導體芯片具有一個載體襯底1,在該 載體村底上涂敷有有源薄膜層2。為清楚起見，在圖1中，與襯底l厚度相比夸大地示出了有源薄膜層2的厚度。有源薄膜層2具有一個發(fā)射光 子的有源區(qū)3，該有源區(qū)總是在中間高度上形成在臺面4中。臺面4可以 成截金字塔形或截錐形。因此，半導體芯片就是一個發(fā)光二極管。臺面4設置在覆層5上，該覆層在一個平的前側(cè)面6上具有一個中 心前側(cè)接觸部位7，該接觸部位最好由一個金屬化層構(gòu)成。由孔洞8構(gòu)成 的背面臺面4被一反射層覆蓋著，該反射層由一個介電絕緣層9和一個 涂覆在該介電絕緣層上的金屬化層10構(gòu)成。絕緣層9沿臺面4底面11 被觸點接通部12隔斷開，所述觸點接通部由金屬化部分構(gòu)成。絕緣層9最好具有一個比薄膜層2的相鄰半導體層更小的折射率。 該絕緣層還被構(gòu)造成用于金屬化層10的防擴散層。代替絕緣層9,也可 以使用一個導電層。該層的光學性能是決定性的。為了制造如圖1所示的半導體芯片，首先，在一個生長襯底上外延 生長有源薄膜層2。有源薄膜層2例如可以基于InGaAlP地制成，其中， 覆層5首先形成在生長村底上，隨后，以高于1018011-3以上的濃度攙雜， 以確保覆層5的良好導電性，這是因為覆層5的良好導電性是以下的前 提條件，即在發(fā)光二極管芯片的正面6上， 一個中心接觸部位7足以給 許多臺面4的有源區(qū)供應電流。另外，覆層5的成分是如此選擇的，即 它對在有源區(qū)內(nèi)產(chǎn)生的光子是透明的。通常，這可以通過利用覆層5的 材料成分來調(diào)節(jié)禁帶間隙來實現(xiàn)。隨后，在覆層5上涂覆上另一層，在該層中，通過適當?shù)幕瘜W濕式 或化學干式蝕刻法形成臺面4，這些蝕刻方法不是本申請的內(nèi)容。臺面4 最好只形成在為半導體芯片而設的區(qū)域內(nèi)并且最好在那里又只在可以發(fā) 生光耦合輸出的區(qū)域內(nèi)，而不是在薄膜層2表面上的接觸層7、 43、 49 的下面。這些為半導體芯片而設的區(qū)域具有400微米見方的典型橫向外 尺寸。臺面4具有這樣的外尺寸，即該外尺寸在有源薄膜層2的層厚范 圍內(nèi)。因此，臺面4的外尺寸在IO微米范圍內(nèi)。在另一個步驟中，在臺面4上淀積絕緣層9并且形成觸點接通部12。 隨后，涂覆上金屬化層10。隨后，有源薄膜層2根據(jù)規(guī)定的芯片數(shù)量^支分開。這例如通過濕式 蝕刻來實現(xiàn)。接著，分開的有源薄膜層2例如通過共晶接合^1固定在襯底1上并
且通過濕式蝕刻去除生長襯底。接著，在有源薄膜層2的敞露前面上形成接觸部位7并且半導體芯片通過分離載體襯底1被分開。圖1所示的半導體芯片具有以下優(yōu)點，即由有源區(qū)3產(chǎn)生的光子沒 有射到吸收光子的半導體芯片成分上，因為通過金屬化層10使光子遠離 載體村底1。因此，襯底在導電和/或傳熱能力和/或熱膨脹方面有利地得 到很好的優(yōu)化。另一個優(yōu)點是，在圖1的半導體芯片中，由有源區(qū)3發(fā)出的光子的 絕大部分在臺面4的側(cè)面13上全發(fā)射。在側(cè)面13上全反射的光子以一 個大的角度射向前面6。尤其是，未在側(cè)面13上反射而在前面上全發(fā)射 的一部分光子在出射錐內(nèi)射向前面6并因而可以離開半導體芯片。所以， 在圖1的半導體芯片中，至少部分地通過在側(cè)面13上的全反射代替了從 現(xiàn)有技術(shù)中公開的在連續(xù)底面上的反射。因此，圖1的半導體芯片與沒 有孔洞8的傳統(tǒng)半導體芯片相比具有幾乎增加了兩倍的光輸出。以下，結(jié)合圖2、 3所示的其它實施例來詳細描述上述效果。注意一列光輻射，其中術(shù)語"光輻射"不是指局限于一定的波長， 而是指局限于與波長無關的幾何光學方法。在圖2所示的實施例中，臺面4成截金字塔形狀并且它只在臺面4 底面11上通過一個接觸層14被固定在載體襯底1上。通過接觸層4，給 有源區(qū)3供應電流。由于半導體與澆注樹脂之間的折射率差一般高達3.5: 1.5,所以在半導體與澆注樹脂之間的界面上，只能從半導體中耦合輸出光輻射，所述 光輻射在一個出射錐內(nèi)以約16°的開口角射入界面。在光輻射等角度均 分射入時，這約等于單位面積射入的光輻射的2%。通過臺面4，來自有源區(qū)3的光輻射轉(zhuǎn)向前面6。臺面4的作用是使 射向側(cè)面13的光輻射轉(zhuǎn)向前面6并且在那里在出射錐內(nèi)擊中，從而所述 光輻射可以離開半導體芯片。此外，光輸出可以通過適當選擇底面11的 尺寸、側(cè)面13傾斜角大小以及臺面4高度和有源區(qū)3位置而得到優(yōu)化。在圖2中示出一光輻射15，它首先在側(cè)面13上全反射并從那里轉(zhuǎn)向 前面6。在前面6上，光輻射在出射錐內(nèi)射向界面并因而可以離開半導體 芯片。在沒有在側(cè)面13上全反射的情況下，光輻射15會在前面6上全 反射并且回射向一個從現(xiàn)有技術(shù)中公開的反射層，在這里，光輻射又會 被反射。在圖2所示的實施例中，在傳統(tǒng)的連續(xù)反射層上的反射^皮在側(cè)
面13上的反射代替了。這也適用于光輻射16,它首先在底面11上并接著在側(cè)面13上反射。 光輻射16也在第二次反射后轉(zhuǎn)向前面6,在那里，該光輻射在出射內(nèi)擊 中。在沒有在側(cè)面13上反射的情況下，光輻射16也會在前面6上全反 射并回射向一個背面反射層。還有利的是，臺面4通過覆層5被光學耦合。在這里，光學耦合是 指，至少一個來自薄膜層2的光輻射可超過中心線17地從其中一個臺面 4的區(qū)域到達一個相鄰臺面4的區(qū)域。因為借助覆層5進行光學耦合可以 使沒有射向當時的臺面4的一側(cè)面13的光輻射18擊中其中一個相鄰臺 面4的其中一個側(cè)面13并在那里轉(zhuǎn)向前面6，在這里，光輻射在一個出 射錐中擊中。所以，通過借助覆層5的光學耦合，進一步增加了光輸出。最后，在圖3中示出了半導體芯片的一個變型實施例的橫截面，其 中臺面4成具有凹側(cè)面13的截錐形。這種側(cè)面13設計結(jié)構(gòu)導致了， 一 個在前面6和側(cè)面13之間來回反射的光輻射18在接近中心線17時逐漸 轉(zhuǎn)向前面，直到它在出射錐內(nèi)擊中前面6。這也適用于光輻射19,所述 光輻射19首先通過覆層5從各自的臺面4到達相鄰的臺面4并在那里以 一個大角度到達前面6。最后，在圖4中示出了一個曲線圖，在該曲線圖中， 一條測量曲線20表示按照有關單位的光輸出在一個按照薄膜技術(shù)制成的傳統(tǒng)發(fā)光二極管 脈沖工作時與工作電流的相互關系。另一條測量曲線21表示按照有關單 位的光輸出與根據(jù)圖3所示實施例的發(fā)光二極管的工作電流的相互關系。 可從圖4中看到，在圖3所示實施例中的光輸出大約是沒有孔洞8的傳 統(tǒng)半導體芯片的光輸出的兩倍。為了確定臺面4的最佳形狀，進行了一系列實驗。以下，結(jié)合圖5-圖14來詳細說明實驗結(jié)果。首先，結(jié)合圖5來說明在實驗中改變的參數(shù)。在圖5中，示出了其 中一個臺面4的4黃截面形狀。在所示情況下，臺面4由一個下截錐22和 一個上截錐23構(gòu)成。下截錐22以一個基面24與覆層5相鄰。在上截錐 23中形成該有源區(qū)3。此外，在圖5中設有一個設置于臺面3的底面11 上的接觸部位25。臺面4的側(cè)面13由下截錐22的一個凸緣26和上截錐23的一個凸 緣27構(gòu)成。沿共同的界面28的下截錐22的幾何尺寸是如此選擇的，即凸緣26直接過渡到凸緣27中。以下涉及臺面4的各尺寸。下截錐22基面24的半徑用r。表示，界 面28的半徑用rt表示，底面11半徑用rp表示。另外，臺面4可以被分 成一個在基面24和有源區(qū)3之間的下分界層29與一個在有源區(qū)3和底 面11之間的上分界層30。在這里，下分界層29具有厚度hu，上分界層 具有厚度h。。還用H表示臺面的總厚度。在所有實驗中，總厚度都被設 定為6微米。至于覆層5的厚度、，在所有的其厚度hw都不變的實驗中， 它i皮設定為2微米。在圖6a-6d中示出了計算結(jié)果，其中底面11的半徑被ip被設定為5 微米，基面24的半徑r。被設定為20微米。在圖6a-6d所示的橫截面形狀 中，界面28的半徑rt在6微米-18微米之間變化。在這些實驗中，3.2折射率被用于有源區(qū)3。下分界層29的折射率、 上分界層30的折射率以及覆層5的折射率都是3.3。在不改變的情況下， 采用了等于0.3的接觸部位25反射率。未祐L接觸部位25蓋住的底面11 以及凸緣26、 27的反射率坤皮設定為0.8。在這里，反射率分別是指與能量有關的反射系數(shù)。另外，通過10.000/cm的吸收系數(shù)考慮了有源區(qū)3的自吸收。所有實 驗是通過光子循環(huán)進行的。為此假定內(nèi)部量子效率為0.8。不考慮當因載 流子重組而產(chǎn)生光子時的量子效率。因此，在曲線圖中指明的耦合輸出 效率n等于從半導體芯片中耦合輸出的光子與實際所產(chǎn)生光子量之比。因此，指明的耦合輸出效率n的值必須乘以系數(shù)0.8，以便得到外部效率。 還假定，在4妻觸部位25和凸緣26、 27上的反射與角度無關。所以， 在實驗中出現(xiàn)這樣的情況，即首先介電絕緣層9 ^f皮涂覆到臺面4上并補 充上成鏡像的金屬化層10，在實驗中低估了它的作用，這是因為，在實 驗中沒有考慮到在此情況下出現(xiàn)的全反射。圖6c表示一曲線圖，其中，相對半徑rt地以一條曲線31示出了耦合 輸出效率n。為了比較，也示出了一個普通薄膜半導體芯片的耦合輸出 效率，其中只在光子循環(huán)范圍內(nèi)測量散射。邊緣長300微米的薄膜半導 體芯片具有與在下截錐22和上截錐23內(nèi)的臺面4 一樣的外延組織。假 定，半導體芯片在p型區(qū)具有一個鏡面，其反射率為0.72。該值是反射 層和接觸層的用覆蓋率加權(quán)的反射率平均值，其中，對于反射層的反射 率來說，該值為0.8反射層的覆蓋率為0.85，對于接觸層的反射率來說，
該值為0.3,并且采用0.15覆蓋率。可以從圖6中看到，在根據(jù)圖6a的橫截面形狀的上截錐23的迎角 很大的情況下，耦合輸出效率ri不見得高于傳統(tǒng)的薄膜發(fā)光二極管的耦 合輸出效率n,在圖6d中通過直線32示出了其耦合輸出效率。這也是 可以理解的，因為具有圖6a所示平坦的面橫截面形狀的臺面4不見得就 使來自有源區(qū)3的光輻射以銳角射向發(fā)光面6。而確切地說，這只能通過 具有圖6c所示橫截面形狀的臺面4來實現(xiàn)，在這種情況下，耦合輸出效率n也幾乎是傳統(tǒng)的薄膜發(fā)光二極管的耦合輸出效率n的兩倍。此外，實驗了耦合輸出效率n與接觸部位25反射率之間的關系。為此，根據(jù)接觸部位25的反射率計算了耦合輸出效率Ti ，在這里，臺面4 的橫截面形狀等于圖6b所示的橫截面形狀。另外假定，接觸部位25覆 蓋整個底面11?？梢詮膱D7中看到，耦合輸出效率ri與接觸部位25的反 射率沒有太大關系。所以，與傳統(tǒng)的薄膜發(fā)光二極管相比，在此所述的、 具有設在固定側(cè)的臺面4的半導體芯片看來對接觸部位25的較低反射率 要不敏感得多，因為導致耦合輸出的多次反射顯然只有小部分在底面11 和發(fā)光面6之間進行，而在臺面4中是立體進行的。與接觸部位25反射率的相對無關性是特別有利的，這是因為，實際 上，在接觸部位25與上分界層30之間的低歐姆電阻一般與低反射率有 關。因為良好的歐姆接觸需要原子從構(gòu)成接觸部位25的層中擴散到其下 的材料中。與同接觸部位25反射率的關系相反地，耦合輸出效率n與在底面11 和凸緣26、 27上的鏡面的反射率Rs的關系是非常搶眼的。這樣的計算 結(jié)果表明了，該計算是通過半導體芯片的一個模型進行的，該半導體芯 片的臺面4的半徑為，rn=20微米，rt=16微米，rp=5微米。所以，臺面4大致具有圖6b所示的橫截面形狀。這種計算結(jié)果就是一條圖8所示的曲線33,它單調(diào)地隨反射率Rs增 大而升高。在圖8的曲線圖中繪出的點34表示用于這樣的半導體芯片的 計算結(jié)果，即在該半導體芯片上，不曾涂覆鏡面層，而是該半導體芯片 埋入作為包圍物質(zhì)的樹脂中。不過在這里出現(xiàn)了全反射，從而與具有鏡 面層的半導體芯片相比，產(chǎn)生一個更大的耦合輸出效率。在圖1所示的 實施例中，情況也是如此，在該實施例中，在金屬化層10之間設有電絕 緣層，也可以在該電絕緣層上發(fā)生全反射。 圖9包含這樣的計算的結(jié)果，即該計算是在具有臺面的半導體芯片上進行的，其半徑為^=20微米，r產(chǎn)16微米，rp=5微米。所以，該臺面4 大致具有圖6b所示的橫截面形狀。在這里，有源區(qū)3位于基面24和底 面11之間的中間高度上。在這種計算中，在其有源區(qū)3中出現(xiàn)光子的區(qū) 域被限制為一個光斑，該光斑直徑dt繪制在橫坐標上。結(jié)合圖9的曲線 圖，可以看到，耦合輸出效率在光斑較小時特別高。這意味著，光子在 有源區(qū)3的中心被特別好地耦合輸出。就此而言，存在較弱的外氏效應。另外，實驗了有源區(qū)3位置的影響。在圖10a-10c中示出了各種橫截 面形狀，其中如此改變下分界層29的厚度hu與上分界層30的厚度h。， 即臺面的總厚度H保持不變。圖10d示出了計算結(jié)果，在該圖中，與下 分界層29的厚度、有關地繪制出耦合輸出效率n 。如圖所示，耦合輸出 效率n與有源區(qū)3位置的關系不大。優(yōu)選一個位于臺面4下半部中的有 源區(qū)3,這是因為流經(jīng)有源區(qū)3的電流密度低并因而有源區(qū)3的電流負荷 保持低，這避免了老化問題和線性問題。此外，實驗了凸緣27迎角4;。與凸緣26迎角cj)u的影響。在這里，基 于這樣一個橫截面形狀，其中下截錐22和上截錐23分別具有相同的迎 角c))。、 cK值。在這里，有源區(qū)3的半徑c^始終為IO微米，迎角少=^0= cK改變。在此注意兩種情況。 一方面，實驗用于周期性邊界條件的耦合 輸出效率n，其中基點間距為10微米。在圖11的曲線圖中，在曲線35 中確定了結(jié)果。此外，實驗了非周期性情況。為此計算一個具有一獨立 臺面4的半導體芯片的耦合輸出效率ri，在這里，所有射入覆層5的光 子被覆層5吸收。在圖11中，通過曲線36描繪出了非周期性情況。如 圖ll所示，覆層5對耦合輸出效率n有明顯貢獻。對于凸緣角cj;來說，也存在一個最佳區(qū)域。該區(qū)域如圖12所示。在 基礎計算中，設半徑ip等于IO微米。如此改變有源區(qū)3的半徑l和基面 24的半徑rn，即凸緣27、 26的迎角O)覆蓋1.5° -85°的范圍。如圖12 所示，存在一個最佳的迎角c];角度范圍。凸緣角小應該為5° -60°并最 好是10° -40° 。當迎角cj;為10° -30°時，得到非常好的耦合輸出效率n值。最后實驗了改變臺面4的寬度對耦合輸出效率n有什么樣的影響。因此在這里，臺面4厚度H保持不變，半徑ip、 ra、 r。均勻一致地延伸。 在圖13的曲線37表示這樣的情況，即接觸部位25的反射率Rk等于0.3。
另一條曲線38涉及接觸部位25的反射率Rk等于0.8的情況。曲線37、 38都表示耦合輸出效率n與有源區(qū)3直徑2^的關系。在接觸部位25具 有高反射率時，耦合輸出效率n只隨著有源區(qū)3直徑的增大而略微降《氐。 不過，表示接觸部位25的反射率！^低的實際情況的曲線37表明，耦合 輸出效率n隨著有源區(qū)3直徑的增大而顯著降低。所以臺面4的橫向延伸越小，耦合輸出效率T1越高。覆層5的厚度對耦合輸出效率r)也很重要。在圖14中，與覆層5厚 度、有、關地示出了用于各種情況的耦合輸出效率n 。曲線39說明上述周 期性狀況。另一曲線40涉及非周期性狀況，第三曲線41涉及300見方 的方形半導體芯片通過一個連接層相互連接的狀況?？梢詮膱D14中看到， 層厚增大的覆層5越發(fā)有利。尤其是，如果層厚、小于在這里為6微米 的臺面4厚度，則這是很有利的。結(jié)果，孔洞8的深度應大于有源薄膜 層2厚度的一半。不過，如圖14所示，分別有一個臺面4的許多獨立的半導體芯片表 明最佳情況，因為耦合輸出效率在厚度hw=0時是最高的。可是，獨立的 芯片具有這樣的缺點，即其功率不能隨意擴大，因為也必須隨功率來標 定半導體芯片的尺寸。但從實際出發(fā)，外延層厚度是有限的。這造成無 法為任意高的功率來設計獨立的半導體芯片。不過，圖l-4所示的半導體 芯片可以幾乎隨意地規(guī)劃，因為，只需要按照覆層5的增大面積來提高 臺面4的數(shù)量，以便提高半導體芯片的光功率。另一項實驗與有源區(qū)3是否也可設置在覆層5中的疑問有關。為此，計算用于傳統(tǒng)薄膜發(fā)光二極管的耦合輸出效率并且設其為1。 一個其有源 區(qū)3設在覆層5中的半導體芯片與傳統(tǒng)的薄膜發(fā)光二極管相比具有1.25 的耦合輸出效率。最后，對于圖1-4所示的半導體芯片來說，得到了 1.67 的相對耦合輸出效率。這表明，當有源區(qū)3設置在覆層5內(nèi)時，可以獲得耦合輸出效率ri的提高。圖15示意表示本發(fā)明的薄膜發(fā)光二極管芯片的優(yōu)選實施形式。在這 里，薄膜層2包括一個高攙雜有Te的且約4微米厚的n-InGaAlP層2a(濃 度大于10口cn^并最好大于1018cm—3)以及一個約3.5微米厚的攙雜有Mg 的P-GaP層2b。在薄膜層2的面對載體村底1的固定側(cè)11上，如結(jié)合圖11所述的 那樣，涂覆上一個如由Si3N4構(gòu)成的絕緣層9和一個金屬反射接觸層10。
與由有源區(qū)發(fā)出的光的波長有關的Si3N4層具有最好大約是所發(fā)光輻射波 長的三倍的厚度，這樣的Si3N4層除了其電絕緣作用外還導致了更好的金 屬反射層的鏡面效果并且在使用適當材料的情況下同時構(gòu)成在薄膜層2 與金屬反射層IO之間的擴散阻擋層?；蛘?，絕緣層9可以是如由氮化硅層和氧化硅層交替構(gòu)成的疊層。p型區(qū)給有源區(qū)3的供電通過合金化AuZn觸點12來保證，該觸點 設置在臺面4的面向載體襯底1的那面上并且穿過絕緣層9。反射接觸層10最好是一個AuZn/TiW(N)/Au層。但是，它也可以完 全由Au、 Al或Ag或它們的合金構(gòu)成。為了獲得足夠高的力學穩(wěn)定性，通過接合將薄膜層2涂覆到導電載 體襯底1上，在這個實施例中，它附設在n-GaAs襯底上。而且，在載體 襯底1的上表面和下表面上，例如有AuGe接觸層44、 45。在面向薄膜 層2的那側(cè)上，例如還有一個TiPtAu/AuSn層47位于AuGe接觸層45上。在芯片的前面或耦合輸出側(cè)上，設有一個中心觸點7和一個金屬框43 或另一個導電框，它通過兩個未示出的導電橋與中心觸點7連接。中心 觸點7和金屬框43例如包括一個TiPtAu層和一個設置在該TiPtAu層與 薄膜層2之間的TiAuGe層。n-InGaAlP層的強導電性保證了所需的電流擴大。給有源區(qū)3的p型 區(qū)供電借助在栽體襯底1底面上的接觸層44并通過過該載體襯底來實 現(xiàn)。為進一步改善光耦合輸出，在薄膜層2的前面上設置一個光學抗反 射涂覆層42,在這個實施例中，它是一個的S^N4層。如已結(jié)合圖2所述的那樣，在薄膜層2中，從載體襯底1和薄膜層2 之間的接合平面起地形成許多個截金字塔形孔洞8，它們明顯加強了發(fā)光 二極管的光耦合輸出。在這個實施例中，孔洞8足夠深地進入薄膜層2 中，>^人而它們斷開了 pn結(jié)3。不過，也可以如此深地形成孔洞8,即它 們沒有斷開pn結(jié)。除了加強光耦合輸出外，孔洞8還有這樣的優(yōu)點，即它們明顯降低 了當薄膜層2共晶接合在載體襯底上時因各材料的熱膨脹系數(shù)不同而出 現(xiàn)的應力。因此，提高了過程安全性和加工生產(chǎn)率。這同樣適用于根據(jù)在溫度因損耗功率而升高時的不同熱膨脹情況來 補償在半導體芯片工作中出現(xiàn)的機械應力。圖16示意表示根據(jù)本發(fā)明的另一個半導體芯片。在這個實施形式中，薄膜層2被涂覆在一個電絕緣載體襯底1上，從而給pn結(jié)3的p型區(qū)供 電通過一個除薄膜層2外還設置在Au-Ge接觸層上的p觸點46來進行。p-InGaAlP層2b具有6微米的厚度，而以1 x 1018cm-3的攙雜的n-InGaAlP:Te層2a具有3微米厚度。在這個實施例中，孔洞8的延伸深度 為5.5微米。在這個實施例中，它們沒有斷開pn結(jié)3。在這個實施例中，例如在薄膜層2的背對載體村底1的前面上安置 一個由導電In-Sn氧化物構(gòu)成的光學抗反射涂覆層48，除了改善光耦合 輸出外，這個層也有助于電流擴大。所以，在這里，n層2a有時可以祐L 設計得比采用電絕緣抗反射涂覆層時更薄，因為電流擴大不必唯一地在 薄膜層2里進行。這樣的導電抗反射涂覆層48也可以被用在本發(fā)明半導體芯片的所有 其它實施形式中。在圖16的實施例中，也可以在In-Sn氧化物層48的位 置上使用一個絕緣的抗反射涂覆層42。圖16所示的結(jié)構(gòu)也適用于采用導電載體襯底1的應用場合并且不局 限于使用電絕緣載體襯底1的應用場合。圖16的實施形式的結(jié)構(gòu)具有以下優(yōu)點，即載體襯底1尤其是可在熱 膨脹和/或?qū)嵝阅芊矫嬗欣氐玫絻?yōu)化，而不必關注導電性。如果需要，在處理薄膜層時，用適當材料填充孔洞8。在制造方法的各不同時刻的晶片垂直剖面示意圖表明了圖17a、 17b 所示的用于同時制造許多本發(fā)明的半導體芯片的工藝過程。為簡明起見， 在這里并且在說明圖18a-圖19e的方法時也省掉了尤其是薄膜層2以及 在載體襯底和薄膜層之間的上述層及其所有細節(jié)。薄膜層2、絕緣層9、接觸層7、 43-47、 49和抗反射涂覆層42、 48 例如是通過從半導體技術(shù)中知道的傳統(tǒng)淀積方法制成的。在第一工序中，使一個有源薄膜層2生長到一個生長村底20上(圖 17a)。如上所述，這樣的薄膜層2 —般具有許多具有各種成分的半導體 層。隨后，在薄膜層2中形成孔洞8，以便在隨后要在其中進行半導體芯 片發(fā)光的區(qū)域內(nèi)產(chǎn)生臺面4。這例如是通過適當?shù)难谀＜夹g(shù)和各向異性的 濕法化學蝕刻(圖17b)來實現(xiàn)的。接著，在薄膜層2的具有孔洞8的那側(cè)上，涂覆上反射層9、 10 (在
此未示出，但例如參見圖15、 16)并在臺面4上形成觸點接通部12 (在 此未示出，但例如參見圖15、 16)，隨后使這一側(cè)與一個載體襯底晶片 21連接，在該載體襯底晶片的主面上最好有接觸層44、 45 (圖17c)。在至少部分并最好完全去除生長村底20后，在薄膜層2的空閑面的 每個要形成半導體芯片的表面區(qū)內(nèi)涂覆上焊墊7, —個供電框43通過連 接片49 (見圖20)與該焊墊連接，所述供電框在隨后的芯片的薄膜層2 的外邊緣上延伸。例如，這樣的接觸層材料如上所述。后來芯片的位于 焊墊7和觸通框70之間的光耦合輸出面具有一個光學抗反射涂覆層42。 為此參見圖17d。在分開這樣加工成的晶片前，沿分離線22并最好通過蝕刻分斷開薄 膜層2,根據(jù)需要，在由此出現(xiàn)的薄膜層凸緣上進行損傷蝕刻。如果需要， 薄膜層2的凸緣可以有一個抗反射涂覆層和/或鈍化層。在該步驟之后，載體襯底晶片21例如借助鋸齒或刻痕和折斷沿分離 線22被分斷開，從而形成獨立的半導體芯片23。因此，半導體芯片的整體形成有利地按照復合晶片的形式進行，就 是說，晶片被分斷開是工藝過程的、在將芯片如安裝在殼體中之前的最 后步驟。圖18a-18e所示的方法與圖17a-17e所示方法的區(qū)別主要在于，可以 省略掉在分斷載體村底晶片21前對薄膜層進行分割并且薄膜層2的分割 和載體村底晶片21的分割一起沿分離線22在一個步驟中完成。圖19a-19e所示的方法與圖17a-17e所示方法的區(qū)別主要在于，分割 開薄膜層2是在使薄膜層2與載體襯底晶片21連接前進行的。代替磨削和/或濕法化學蝕刻方式，生長襯底的去除也可以借助爆破 進行。為此，最好在薄膜層和生長襯底之間涂上一個吸收層，它具有比 生長襯底更小的能帶間距。穿過生長襯底，吸收層借助具有適當波長的 激光器被破壞。在由GaAs構(gòu)成生長襯底的場合下，吸收層例如由InGaAs 構(gòu)成并且激光器例如是IR激光器。在圖20所示的本發(fā)明芯片的俯視圖中，可以看到借助孔洞8產(chǎn)生的 臺面4。尤其是能看到，在觸點7區(qū)域、連接片49區(qū)域、供電框43區(qū)域 和分離軌線區(qū)中沒有孔洞8。這些區(qū)域是本來光輻射耦合輸出就沒有或很 少的所有區(qū)域。在這些區(qū)域中省掉孔洞有利地造成薄膜層2的相當高的 機械穩(wěn)定性。這尤其是在觸點7區(qū)域內(nèi)產(chǎn)生有利的影響，因為在那里， 當把半導體芯片裝到一殼體內(nèi)時， 一般要蝕刻并印制出接合線。圖21示出了在形成孔洞8后的一個薄膜層2表面的斜;現(xiàn)圖。在此也 能看到，在觸點7區(qū)域70、連接片49區(qū)域80和供電框43區(qū)域90中， 沒有臺面4。圖22表示圖21的局部放大圖。
權(quán)利要求
1.一種發(fā)射輻射的半導體芯片，其具有薄膜層，其中，在該薄膜層中形成一個發(fā)射光子的有源區(qū)，所述薄膜層在背對半導體芯片的發(fā)射方向的一側(cè)上設有至少一個孔洞，通過所述孔洞形成了多個臺面，和所述薄膜層設有外延式層序列，并且不設生長襯底。
2. 如權(quán)利要求1所述的半導體芯片，其特征在于，所述半導體芯片設有用于薄膜層的載體襯底，所述載體村底布置在所述薄膜層的背離發(fā) 射方向的 一側(cè)上并與這一側(cè)相連。
3. 如權(quán)利要求1或2所述的半導體芯片，其特征在于，孔洞(8)的橫 截面隨著離開載體村底(l)而變小。
4. 如權(quán)利要求1或2所述的半導體芯片，其特征在于，該有源薄膜 層具有一個基于In,.x.yAlxGayP的層序列，其中0《x《1, 0《y《l且x+y 《1。
5. 如權(quán)利要求1或2所述的半導體芯片，其特征在于，孑L洞(8)的深 度形成為使得有源區(qū)(3)被孔洞分斷開。
6. 如權(quán)利要求1或2所述的半導體芯片，其特征在于，孑L洞(8)的深 度形成為使得有源區(qū)(3)不被孔洞分斷開。
7. 如權(quán)利要求1或2所述的半導體芯片，其特征在于，所述臺面(4) 通過只在構(gòu)成薄膜層(2)的輻射產(chǎn)生區(qū)域內(nèi)形成的多個孔洞(8)來形成。
8. 如權(quán)利要求1或2所述的半導體芯片，其特征在于，由有源區(qū)(3) 發(fā)出的光子的至少一條軌跡(18)從各個臺面(4)通向相鄰的臺面(4)中之
9. 如權(quán)利要求2所述的半導體芯片，其特征在于，臺面(4)向著載體 襯底逐漸縮小。
10. 如權(quán)利要求9所述的半導體芯片，其特征在于，臺面(4)具有凹 側(cè)面(13)。
11, 如權(quán)利要求1或2所述的半導體芯片，其特征在于，臺面(4)呈 截頭金字塔形。
12.如權(quán)利要求5所述的半導體芯片，其特征在于，所述薄膜層設 有與所述臺面鄰接的連接層，并且所述有源區(qū)(3)設置在所述臺面(4)的與 覆層(5)相鄰的那一半中。
13. 如權(quán)利要求7所述的半導體芯片，其特征在于，所述薄膜層設 有與所述臺面鄰接的連接層，并且覆層(5)對由有源區(qū)(3)發(fā)出的光子是盡 可能透明的。
14. 如權(quán)利要求7所述的半導體芯片，其特征在于，所迷薄膜層設 有與所述臺面鄰接的連接層，并且覆層(5)是高度攙雜的。
15. 如權(quán)利要求1或2所述的半導體芯片，其特征在于，臺面(4)被 反射層(9,10)覆蓋住。
16. 如權(quán)利要求15所述的半導體芯片，其特征在于，該反射層具有 墊有絕緣層(9)的金屬化層(10)。
17. 如權(quán)利要求1或2所述的半導體芯片，其特征在于，有源薄膜 層(2)具有5-50微米的厚度。
18. 如權(quán)利要求17所述的半導體芯片，其特征在于，有源薄膜層(2) 具有5-25微米的厚度。
19. 如權(quán)利要求1或2所述的半導體芯片，其特征在于，所述至少 一個孔洞(8)的深度大于薄膜層(2)的厚度的一半。
20. 如權(quán)利要求1或2所述的半導體芯片，其特征在于，所述載體 村底(l)是導電的，并且在背對薄膜層(2)的那側(cè)上具有一個電接觸面(44)。
21. 如權(quán)利要求2所述的半導體芯片，其特征在于，載體襯底(l)是 導電的或電絕緣的，并且在面向薄膜層(2)的那側(cè)上除薄膜層(2)外還有一 個電接觸面(46)。
22. 如權(quán)利要求1或2所述的半導體芯片，其特征在于，薄膜層(2) 的位于固定側(cè)(11 )對面的表面(6)設有用于改善光耦合輸出的光學抗反射涂 覆層(42)。
23. 如權(quán)利要求22所述的半導體芯片，其特征在于，該光學抗反射 涂覆層(42)由氮化硅構(gòu)成。
24. 如權(quán)利要求22所述的半導體芯片，其特征在于，該光學抗反射 涂覆層(42)由導電的In-Sn氧化物構(gòu)成。
25. 如權(quán)利要求1或2所述的半導體芯片，其特征在于，薄膜層(2) 在與一個或多個接觸部位(7,43)相對的區(qū)域中沒有孔洞(8)。
26. 如權(quán)利要求1或2所述的半導體芯片，其特征在于，所述薄膜 層設有與所述臺面鄰接的連接層，并且臺面(4)隨著離開該連4矣層而逐漸 縮小。
27. 如權(quán)利要求26所述的半導體芯片，其特征在于，臺面(4)具有截 頭金字塔形或截錐形的形狀，并且斜的側(cè)面具有一個在5°-60°之間且尤其 在10。-40°之間的、與薄膜層(2)的4黃延伸方向相對的迎角0>。
28. 如權(quán)利要求27所述的半導體芯片，其特征在于，所述迎角cj;為 15。-30。。
29. 用于同時制造多個用于光電子學的并設有有源薄膜層(2)的半導 體芯片的方法，其中在該薄膜層中形成一個發(fā)射光子的有源區(qū)(3)，該方 法包括步驟-在一個生長襯底(20)上使一個包含了所述發(fā)射光子的有源區(qū)(3)的層 序列外延式生長；-在該層序列中形成至少一個孔洞(8),使得在該層序列中形成多個 臺面(4);-去除所述生長襯底(20);和-沿分離軌跡(22)將結(jié)構(gòu)化的層序列分割成多個半導體芯片(23)。
30. 如權(quán)利要求29所述的方法，其特征在于，在連接該層序列與載 體襯底晶片(21)之前，沿分離軌跡(22)斷開該層序列。
31. 如權(quán)利要求30所述的方法，其特征在于，在去除生長襯底(20) 后且在進行所述連接之前以及在載體襯底(21)被分斷開之前，在一個單獨 的步驟中沿分離軌跡(22)分斷開該層序列。
全文摘要
本發(fā)明提供了一種發(fā)射輻射的半導體芯片，其具有薄膜層。在薄膜層中形成一個發(fā)射光子的有源區(qū)，該薄膜層在背對半導體芯片的發(fā)射方向的一側(cè)上設有至少一個孔洞，通過孔洞形成了多個臺面。該薄膜層設有外延式層序列，并且不設生長襯底。本發(fā)明還提供了一種用于同時制造多個用于光電子學的并設有有源薄膜層的半導體芯片的方法。
文檔編號H01L33/00GK101132047SQ20071015293
公開日2008年2月27日 申請日期2001年8月8日 優(yōu)先權(quán)日2000年8月8日
發(fā)明者A·普勒斯爾, K·施特羅伊貝爾, R·維爾斯, S·伊萊克, W·維格萊特 申請人:奧斯蘭姆奧普托半導體有限責任公司