專利名稱：多芯片堆棧的封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多芯片堆棧封裝結(jié)構(gòu)，特別是涉及一種在多芯片堆棧 結(jié)構(gòu)中以逆打線制程及絕緣層來降低金屬導(dǎo)線的弧度，并且于多芯片堆棧 結(jié)構(gòu)的黏著層中加入具有近似球狀物的封裝結(jié)構(gòu)。
背景技術(shù)：
近年來，半導(dǎo)體的后段制程都在進(jìn)行三維空間(Three Dimension; 3D) 的封裝，以期利用最少的面積來達(dá)到相對(duì)大的半導(dǎo)體集成度(Integrated) 或是內(nèi)存的容量等。為了能達(dá)到此一目的，現(xiàn)階段己發(fā)展出使用芯片堆棧 (chip stacked)的方式來達(dá)成三維空間(Three Dimension; 3D)的封裝。
在公知技術(shù)中，芯片的堆棧方式將多個(gè)芯片相互堆棧于一基板上，然 后使用打線的制程(wire bonding process)來將多個(gè)芯片與基板連接。圖 l表示公知具有相同或是相近芯片尺寸的堆棧型芯片封裝結(jié)構(gòu)的剖面示意 圖。如圖1所示，公知的堆棧型芯片封裝結(jié)構(gòu)IOO包括電路基板(package substrate) 110、芯片120a、芯片120b、間隔物(spacer) 130、多條導(dǎo)線 140與封裝膠體(encapsulant) 150。電路基板110上具有多個(gè)焊墊112， 且芯片120a與120b上亦分別具有多個(gè)焊墊122a與122b，其中焊墊122a 與122b以周圍型態(tài)(peripheraltype)排列于芯片120a與120b上。芯片120a 配置于電路基板110上，且芯片120b通過間隔物130而配置于芯片120a 的上方。部分導(dǎo)線140的兩端通過打線制程而分別連接于焊墊112與122a， 以使芯片120a電連接于電路基板110。而其它部分導(dǎo)線140的兩端亦通過 打線制程而分別連接于焊墊112與122b，以使芯片120b電連接于電路基 板110。至于封裝膠體150則配置于電路基板IIO上，并包覆這些導(dǎo)線140、 芯片120a與120b。
由于焊墊122a與122b以周圍型態(tài)排列于芯片120a與120b上，因此 芯片120a無法直接承載芯片120b，故必須在芯片120a與120b之間配置 間隔物130，使得芯片120a與120b之間相距一適當(dāng)?shù)木嚯x，以利后續(xù)的 打線制程的進(jìn)行。然而，間隔物130的使用卻造成公知堆棧型芯片封裝結(jié) 構(gòu)100的厚度無法進(jìn)一步地縮減。
另外，類似之公知技術(shù)如圖2所示，同樣使用具有一定厚度的間隔層 130，以使兩芯片之間相距一適當(dāng)?shù)木嚯x，以利后續(xù)的打線制程的進(jìn)行， 此外，為了降低金屬導(dǎo)線140的弧度，還在芯片的焊墊13端形成一凸塊 141 (studbump)。很明顯地，這種加入間隔層130的堆棧封裝方式，無法 縮減堆棧封裝的厚度，故其所能堆棧的芯片數(shù)是受到限制的。
圖1及圖2中的堆棧封裝結(jié)構(gòu)中，還有一共同的問題，就是間隔物130 的配置位置無法給予上方芯片(120b; 20)全部的支撐，故當(dāng)進(jìn)行打線連 接(wire bonding)時(shí)，若芯片太薄時(shí)，可能會(huì)使芯片在打線過程中造成 破片(waferbroken)。因此，使用間隔物130的堆棧封裝結(jié)構(gòu)中的芯片是 需要具有一定厚度的，故還使得這種的堆棧封裝結(jié)構(gòu)無法堆棧太多的芯 片。此外，在進(jìn)行芯片堆棧的過程中，也有可能發(fā)生上方芯片(120b; 20) 與下方導(dǎo)線140接觸而導(dǎo)致短路的問題。另外，在具有間隔物130的堆桟 封裝結(jié)構(gòu)中，在完成打線連接的制程后，就進(jìn)行注模(molding),但由于 上下芯片間的距離僅有一間隔物130或是間隔層50的厚度，因此可能會(huì) 在上下芯片的間距中形成氣泡(void),當(dāng)此氣泡受高溫膨脹時(shí)，則會(huì)造成 封膠體的龜裂(crack)。

發(fā)明內(nèi)容
有鑒于發(fā)明背景中所述的芯片堆棧方式的缺點(diǎn)及問題，本發(fā)明提供一 種多芯片堆棧的方式，來將多個(gè)尺寸相近似的芯片堆棧成一種三維空間的 封裝結(jié)構(gòu)。
本發(fā)明的主要目的在提供一種多芯片堆棧的封裝結(jié)構(gòu)，將芯片以一 偏移量進(jìn)行堆棧，用以縮短金屬導(dǎo)線的長(zhǎng)度，增加封裝的可靠度。
本發(fā)明的另一主要目的在提供一種多芯片堆棧封裝結(jié)構(gòu)，使本發(fā)明 的多芯片堆棧封裝具有較高的封裝積集度以及較薄的厚度。
本發(fā)明的還有一主要目的在提供一種在多芯片堆桟封裝中的于黏著 層內(nèi)加入具有近似球狀絕緣體的結(jié)構(gòu)，用以保持堆棧芯片間的間距。
本發(fā)明的再一主要目的在提供一種多芯片堆棧封裝結(jié)構(gòu)，使芯片不
需使用重配置層(RDL)，就能形成堆桟封裝結(jié)構(gòu)。
據(jù)此，本發(fā)明提供一種本發(fā)明提供一種多芯片堆棧式的封裝結(jié)構(gòu)，包
一種多芯片堆棧式的封裝結(jié)構(gòu)，包含基板以及多芯片堆棧結(jié)構(gòu)，基板上
配置有多個(gè)金屬端點(diǎn)，而多芯片堆棧結(jié)構(gòu)系由多個(gè)芯片堆棧而成且通過第
一黏著層固接于基板上，而多芯片堆棧結(jié)構(gòu)中的每一芯片的有源面上配置 有多個(gè)焊墊且每一芯片之間通過一個(gè)二黏著層將該每一芯片的該有源面
與另一芯片的背面接合以形成堆棧結(jié)構(gòu)，并通過多條金屬導(dǎo)線將該多個(gè)芯 片上的該多個(gè)焊墊與該基板上的該多個(gè)金屬端點(diǎn)形成電連接，組成多芯片 堆棧結(jié)構(gòu)的每一芯片之間以一偏移量相互堆棧，藉以使每一被堆棧在下的 芯片的有源面上的一部份焊墊及金屬導(dǎo)線暴露而另一部份的焊墊及金屬 導(dǎo)線則被第二黏著層所覆蓋。
本發(fā)明接著提供一種多芯片堆棧式的封裝結(jié)構(gòu)，包含導(dǎo)線架，由多 個(gè)成相對(duì)排列的內(nèi)引腳以及一芯片承座組成，芯片承座位于多個(gè)相對(duì)排列 的內(nèi)引腳之間，且芯片承座具有一上表面及一相對(duì)于該上表面的下表面；
及多個(gè)多芯片堆棧結(jié)構(gòu)，每一多芯片堆棧結(jié)構(gòu)由多個(gè)芯片堆棧而成，且多 個(gè)多芯片堆棧結(jié)構(gòu)分別通過第一黏著層固接于導(dǎo)線架的上表面及下表面， 而多個(gè)多芯片堆棧結(jié)構(gòu)中的每一芯片的有源面上配置有多個(gè)焊墊且每一 芯片之間通過第二黏著層將每一芯片的有源面與另一芯片的背面接合以 形成堆棧結(jié)構(gòu)，并通過多條金屬導(dǎo)線將多個(gè)芯片上的多個(gè)焊墊與導(dǎo)線架的 多個(gè)內(nèi)引腳形成電連接，組成多芯片堆棧結(jié)構(gòu)的每一芯片之間以一偏移量 相互堆棧，藉以使每一被堆棧在下的芯片的有源面上的一部份焊墊及金屬 導(dǎo)線暴露而另一部份的焊墊及金屬導(dǎo)線則被該第二黏著層覆蓋。
本發(fā)明進(jìn)一步提供一種芯片堆棧封裝的方法，其步驟如下首先，提
供基板，且基板上配置有多個(gè)金屬端點(diǎn)；接著提供一個(gè)第一芯片，第一芯 片的有源面上配置有多個(gè)焊墊以及相對(duì)于有源面的背面上配置第一黏著 層，且以該第一黏著層與基板固接；當(dāng)此基板為一種電路板時(shí)，其可進(jìn)一 步作為BGA的載板；再接著提供多條金屬導(dǎo)線，以打線制程將多條金屬 導(dǎo)線電連接至第一芯片上的多個(gè)焊墊及基板上的多個(gè)金屬端點(diǎn)，當(dāng)然也可 以選擇使用逆打線制程；然后提供一個(gè)第二芯片，同樣的，第二芯片的有 源面上配置有多個(gè)焊墊以及相對(duì)于有源面的背面上配置第二黏著層，且以 第二黏著層與第一芯片以一偏移量接合，藉以使第一芯片的一部份焊墊及 金屬導(dǎo)線暴露而另一部份的焊墊及金屬導(dǎo)線則被第二黏著層所覆蓋；最 后，再以打線制程將多條金屬導(dǎo)線電連接至第二芯片上的多個(gè)焊墊及基板 上的多個(gè)金屬端點(diǎn)，以完成芯片的堆棧。在另一實(shí)施例中，本發(fā)明還可以 重復(fù)上述第二芯片的堆棧過程及步驟，使芯片繼續(xù)往上堆棧，以形成多芯 片堆棧結(jié)構(gòu)。


圖l為先前技術(shù)的示意圖2為先前技術(shù)的示意圖3為本發(fā)明兩芯片堆棧結(jié)構(gòu)的剖視圖4為本發(fā)明三芯片堆棧結(jié)構(gòu)的剖視圖5為于圖3中加入具有近似球狀物的堆棧結(jié)構(gòu)剖視圖6為于圖4中加入具有近似球狀物的堆棧結(jié)構(gòu)剖視圖7為本發(fā)明兩芯片堆棧結(jié)構(gòu)另一實(shí)施例的剖視圖8為本發(fā)明三芯片堆桟結(jié)構(gòu)另一實(shí)施例的剖視圖9為本發(fā)明的以導(dǎo)線架為基板的堆桟結(jié)構(gòu)剖視圖10為本發(fā)明的以導(dǎo)線架為基板的堆棧結(jié)構(gòu)另一實(shí)施例的剖視圖11為本發(fā)明以導(dǎo)線架為基板的堆棧結(jié)構(gòu)再一實(shí)施例的剖視圖12為本發(fā)明以導(dǎo)線架為基板的堆棧結(jié)構(gòu)一實(shí)施例的剖視主要元件標(biāo)記說明 13:焊墊
100:堆棧型芯片封裝結(jié)構(gòu)
110:電路基板
112、 122a、 122b:焊墊
120a、 120b:芯片
130:間隔物
140:導(dǎo)線
141:金屬凸塊
150:封裝膠體
200 (a、 b、 c、 d):芯片
210:芯片有源面 220:芯片背面 230:絕緣層 240:焊墊 300:基板 310:金屬端點(diǎn) 320:金屬導(dǎo)線 330:凸塊
340 (a、 b、 c):黏著層 360:近似球狀物 400:導(dǎo)線架 410:內(nèi)引腳 420:芯片承座422:芯片承座的上表面 424:芯片承座的下表面
具體實(shí)施例方式
本發(fā)明在此所探討的方向?yàn)橐环N使用多芯片堆棧的方式，來將多個(gè)尺 寸相近似的芯片堆棧成一種三維空間的封裝結(jié)構(gòu)。為了能徹底地了解本發(fā) 明，將在下列的描述中提出詳盡封裝構(gòu)造及其封裝步驟。顯然地，本發(fā)明 的施行并未限定芯片堆棧的方式的所屬技術(shù)領(lǐng)域的技術(shù)人員的特殊細(xì)節(jié)。 另一方面，眾所周知的芯片形成方式以及芯片薄化等后段制程的詳細(xì)步驟 并未描述于細(xì)節(jié)中，以避免造成本發(fā)明不必要的限制。然而，對(duì)于本發(fā)明 的較佳實(shí)施例，則會(huì)詳細(xì)描述如下，然而除了這些詳細(xì)描述之外，本發(fā)明 還可以廣泛地施行在其它的實(shí)施例中，且本發(fā)明的范圍不受限定，其以權(quán) 利要求為準(zhǔn)。
在現(xiàn)代的半導(dǎo)體封裝制程中，均是將一個(gè)已經(jīng)完成前段制程(Front End Process)的晶片(wafer)先進(jìn)行薄化處理(Thinning Process),將芯 片的厚度研磨至2 20mil之間；然后，再涂布(coating)或網(wǎng)印(printing) 一層高分子(polymer)材料于芯片的背面，此高分子材料可以是一種樹 脂(resin)，特別是一種B-Stage樹脂。再通過一個(gè)烘烤或是照光制程，使 得高分子材料呈現(xiàn)一種具有黏稠度的半固化膠；再接著，將一個(gè)可以移除 的膠帶(tape)貼附于半固化狀的高分子材料上；然后，進(jìn)行晶片的切割 (sawing process),使晶片成為一顆顆的芯片(die);最后，就可將一顆 顆的芯片與基板連接并且將芯片形成堆棧芯片結(jié)構(gòu)。
接著，請(qǐng)參照?qǐng)D3及圖4所示，本發(fā)明的堆棧式封裝結(jié)構(gòu)的剖面示意 圖。首先，如圖3所示，在本實(shí)施例中，提供基板300，其上配置有多個(gè) 金屬端點(diǎn)310 (terminal),其中基板可以是電路板(PCB)或是導(dǎo)線架 (Lead-frame)等，而當(dāng)此基板為電路板時(shí)，其可進(jìn)一步作為BGA的載板。 然后，將芯片200a貼著于基板300上，并暴露出金屬端點(diǎn)310，而芯片 200a與基板300之間的接合由位于芯片200a背面上的絕緣層230來達(dá)到 黏貼的效果。接著，可以選擇性地進(jìn)行加熱或是烘拷制程(即當(dāng)絕緣層為
一膠帶時(shí)，即不需使用此烘拷制程)，藉以固化位于芯片背面220與基板 300上的絕緣層230;接著進(jìn)行打線制程(wire bonding process),以多條 金屬導(dǎo)線320來連接芯片200a上的焊墊240與基板300上的金屬端點(diǎn)310。 在此要強(qiáng)調(diào)的是，本發(fā)明一較佳實(shí)施例是使用一種逆打線制程(Reversed wire bonding)的方式來將形成芯片200a與基板300的連接。此外，在進(jìn) 行逆打線制程時(shí)，可以選擇先在芯片200a的焊墊240上先形成一凸塊330 (studbump)，然后將金屬導(dǎo)線320與基板上的金屬端點(diǎn)310形成連接后， 再將金屬導(dǎo)線320的結(jié)尾與凸塊330連接。先形成此凸塊330的目的，可 以使金屬導(dǎo)線320在芯片200a的焊墊240處的弧度不會(huì)太大，除了可以 避免在后續(xù)制程中產(chǎn)生沖線的問題外，并可有效降低后續(xù)封裝的厚度。
緊接著，使用一涂布或是印刷制程，將一黏著層340a涂布于另 一芯片200b的背面220上。此黏著層340a可為一高分子材料，特別是 一種B-Stage樹脂；而此黏著層340a的厚度要大于金屬導(dǎo)線320的最大弧 度的高度，因此黏著層340a的厚度系介于2mil至lOmil之間。再接著， 可以選擇地進(jìn)行烘烤程序，用以固化黏著層340a。在此要強(qiáng)調(diào)，當(dāng)黏著層 340a的厚度適當(dāng)時(shí)，芯片200b的背面可以選擇不使用絕緣層230，也就 是說，對(duì)于堆棧結(jié)構(gòu)中的每一上層芯片的背面是否需貼附緣層230，本發(fā) 明并不加以限制。
再接著，將芯片200b以一偏移量黏貼于芯片200a的有源面上，使得 位于芯片200b背面上的黏著層340a與芯片200a連接。因此，在芯片 200a的有源面上，會(huì)有一部份的焊墊240及金屬導(dǎo)線320被黏著層340a 所覆蓋(例如右側(cè)的焊墊，如圖3所示)，而另一部份的焊墊240及金屬 導(dǎo)線320則會(huì)被暴露(如圖3的左側(cè)焊墊所示)。然后，進(jìn)行加熱或是烘 烤程序，使芯片200a與芯片200b能通過黏著層340a固接。再接著，進(jìn) 行另一次的打線制程，以使多條金屬導(dǎo)線320來連接芯片200b上的焊墊 240與基板300上的金屬端點(diǎn)310，其中在焊墊240暴露的一端，也可以 選擇先以金屬導(dǎo)線320將芯片200b與芯片200a上的焊墊連接后，再由另 一段的金屬導(dǎo)線320將芯片200a與基板300上的金屬端點(diǎn)310連接。對(duì) 此金屬導(dǎo)線連接的方式，本發(fā)明并不加以限制。
本發(fā)明接著提供另一實(shí)施方式，如圖4所示，其接續(xù)并重復(fù)前述的動(dòng) 作，在完成芯片200a及芯片200b的堆棧后，繼續(xù)將一黏著層340b涂布 于另一芯片200c的背面220上，然后將芯片200c以一偏移量黏貼于芯 片200b的有源面上，使得位于芯片200c背面上的黏著層340b與芯片 200b連接。因此，在芯片200b的有源面上，會(huì)有一部份的焊墊240及金 屬導(dǎo)線320被黏著層340b所覆蓋，而另一部份的焊墊240及金屬導(dǎo)線320 則會(huì)被暴露，如圖4所示。很明顯地，在本實(shí)施例中，200c及芯片200b 之間偏移方向與200b及芯片200a之間偏移方向是相反的，因此會(huì)形 成200c與芯片200a是上下對(duì)齊的結(jié)構(gòu)，如此可以有效地減少封裝的 面積。如此重復(fù)前述烘烤及打線制程，即可完成一多芯片堆棧結(jié)構(gòu)，其中 本發(fā)明對(duì)于以金屬導(dǎo)線320將每一芯片與基板連接的方式并不加以 限制，其可以是先將芯片200b與芯片200a連接后，再將芯片200a 上的焊墊240與基板上的金屬端點(diǎn)310完成連接(如圖3及圖4所示) 或是將每一芯片上的焊墊240直接與基板300上的金屬端點(diǎn)310連接，均 為本發(fā)明的實(shí)施例。最后進(jìn)行一封膠制程，以一封膠體(未顯示于圖中) 將多芯片堆棧結(jié)構(gòu)、多條金屬導(dǎo)線320及基板上的端點(diǎn)310覆蓋。
此外，為了更進(jìn)一步的強(qiáng)化及保持兩芯片間(例如芯片200a及 200b)的間隙距離，本發(fā)明再提供另一實(shí)施例，如圖5及圖6所示。 在本實(shí)施例中，在圖3及圖4的黏著層(340a或340b)中混合加入 一種近似球狀物360，此近似球狀物360為一種具有彈性的高分子材 料，例如樹脂。當(dāng)進(jìn)行前述芯片堆棧的過程中，多個(gè)近似球狀物360 已經(jīng)與黏著層340均勻混合，故可隨著涂布或是印刷的過程，形成在 每一上層個(gè)芯片的背面220上。由于此近似球狀物360具有一定的體 積，因此可以提供芯片間(例如芯片200a及200b或是芯片200b及 200c)的支撐，同時(shí)，為了能有效的作為支撐體，近似球狀物360的 高度可以選擇在35 200um之間。至于本實(shí)施例的芯片堆棧過程與圖3 及圖4的實(shí)施例相同，故不再贅述。另外，在金屬導(dǎo)線320連接的過程中， 其也可以選擇將每一芯片上的焊墊240直接與基板300上的金屬端點(diǎn)310 連接，如圖7及圖8所示。然而要強(qiáng)調(diào)的是，本發(fā)明對(duì)于以金屬導(dǎo)線
320將每一芯片與基板連接的方式并不加以限制，其可以是先將芯片 200b與芯片200a連接后，再芯片200a與基板上的金屬端點(diǎn)310完成 連接(如圖3及圖4所示)或是將每一芯片上的焊墊240直接與基板300 上的金屬端點(diǎn)310連接(如圖7及圖8所示)，均為本發(fā)明的實(shí)施例。
本發(fā)明繼續(xù)再提供另一具體實(shí)施例，如圖9及圖10所示。在本 實(shí)施例中，將圖3至圖8中的基板300以一導(dǎo)線架400來取代。當(dāng)基 板為一導(dǎo)線架400時(shí)，由于導(dǎo)線架400至少具有多個(gè)成相對(duì)排列的內(nèi)引腳 410以及一個(gè)芯片承座420，而此芯片承座420位于多個(gè)相對(duì)排列的內(nèi)引 腳410之間；很明顯地，在圖9的實(shí)施例中，芯片承座420與內(nèi)引腳410 之間形成一共平面。同時(shí)，芯片承座420具有上表面422及一下表面424。
首先，將一芯片200a貼著于芯片承座420的上表面422上，而芯片 200a與芯片承座420之間的接合由位于芯片200a背面上的絕緣層230來 達(dá)到黏貼的效果。接著，使用涂布或是印刷制程，將一黏著層340a涂 布于另一芯片200b的背面220上，然后將芯片200b以一偏移量黏貼于 芯片200a的有源面上，使得位于芯片200b背面上的黏著層340a與芯片 200a連接。因此，在芯片200a的有源面上，會(huì)有一部份的焊墊240及金 屬導(dǎo)線320被黏著層340a所覆蓋，而另一部份的焊墊240及金屬導(dǎo)線320 則會(huì)被暴露；接著進(jìn)行打線制程，以多條金屬導(dǎo)線320來連接芯片200b 上的焊墊240與內(nèi)引腳410，以完成多芯片堆棧，如圖9所示。再接著， 請(qǐng)參照?qǐng)D10，本發(fā)明的另一實(shí)施例，其與圖9的差異處在于芯片承座 420與內(nèi)引腳410之間形成一高度差，因此可以進(jìn)一步縮短金屬導(dǎo)線的長(zhǎng) 度。此外，本實(shí)施例還可進(jìn)一步進(jìn)行第三芯片的堆棧，其過程與圖8相同， 不再贅述。
本發(fā)明繼續(xù)提供另一實(shí)施例，如圖11所示，在完成圖9的結(jié)構(gòu) 后，接著，將導(dǎo)線架400反轉(zhuǎn)180度，使得導(dǎo)線架400的芯片承座420的 下表面424的面朝上，然后以前述相同的芯片堆桟方式，將芯片200c與 200d完成一偏移堆棧，其過程不再詳述。然而，在此要強(qiáng)調(diào)，本實(shí)施例中 位于芯片承座420上表面422及下表面424上的芯片200a及芯片200c是 對(duì)齊的，其中芯片200a與芯片200d是有一偏移量。而在另一實(shí)施例中，
芯片承座420上表面422及下表面424上的芯片200a及芯片200c是有一 偏移量，如圖12所示，其中芯片200a是與芯片200d對(duì)齊的。
依據(jù)上述的過程，本發(fā)明歸納并提供一種芯片堆棧封裝的方法，其步 驟如下首先，提供一基板300，且基板上配置有多個(gè)金屬端點(diǎn)310;接 著提供一個(gè)第一芯片200a，第一芯片的有源面上配置有多個(gè)焊墊240以及 一相對(duì)于有源面的背面上配置第一黏著層230，且以該第一黏著層230與 基板300固接；當(dāng)此基板300為一種電路板時(shí)，其可進(jìn)一步作為BGA的 載板；再接著提供多條金屬導(dǎo)線320，以打線制程將多條金屬導(dǎo)線320電 連接至第一芯片200a上的多個(gè)焊墊240及基板300上的多個(gè)金屬端點(diǎn) 310，當(dāng)然也可以選擇使用逆打線制程；然后提供一個(gè)第二芯片200b，同 樣的，第二芯片200b的有源面上配置有多個(gè)焊墊240以及一相對(duì)于有源 面的背面上配置第二黏著層340a，且以第二黏著層340a與第一芯片200a 以一偏移量接合，藉以使第一芯片200a的一部份焊墊240及金屬導(dǎo)線320 暴露而另一部份的焊墊240及金屬導(dǎo)線320則被第二黏著層340a所覆蓋； 最后，再以打線制程將多條金屬導(dǎo)線320電連接至第二芯片200b上的多 個(gè)焊墊240及基板上的多個(gè)金屬端點(diǎn)310，以完成芯片的堆棧。在另一實(shí) 施例中，本發(fā)明還可以重復(fù)上述第二芯片的堆棧過程及步驟，使芯片繼續(xù) 往上堆棧，以形成多芯片堆棧結(jié)構(gòu)。
此外，在上述多芯片堆棧式的封裝方法中，可以在第二黏著層340a 中混合入多個(gè)近似球狀物360，同時(shí)在第二黏著層340a形成于第二芯片 200b的背面后，可選擇性地加入一加熱制程，以進(jìn)行一烘烤程序，用以固 化這些黏著層。
本發(fā)明接著再提供另一種芯片堆棧封裝的方法，其步驟如下首先， 提供一導(dǎo)線架400，其由多個(gè)成相對(duì)排列的內(nèi)引腳410及一個(gè)芯片承座420 所組成，而芯片承座位420于多個(gè)成相對(duì)排列的內(nèi)引腳410之間；接著提 供一個(gè)第一芯片200a，第一芯片200a之有源面上配置有多個(gè)焊墊240以 及一相對(duì)于有源面的背面上配置一絕緣層230，且以此絕緣層230與芯片 承座420固接；在接著，以打線制程將多條金屬導(dǎo)線320電連接至第一芯 片200a上的多個(gè)焊墊240及導(dǎo)線架上的多個(gè)內(nèi)引腳410，其中打線制程可
以選擇使用逆打線制程；然后，提供一個(gè)第二芯片200b，同時(shí)第二芯片 200b的有源面上也配置有多個(gè)焊墊240以及一相對(duì)于有源面的背面上配 置第二黏著層340a，且以第二黏著層340a與第一芯片200a以一偏移量接 合，藉以使第一芯片200a的一部份焊墊240及金屬導(dǎo)線320暴露而另一 部份的焊墊240及金屬導(dǎo)線320則被該黏著層340a覆蓋；最后，再提供 一次打線制程，將多條金屬導(dǎo)線320電連接至第二芯片200b上的多個(gè)焊 墊240及導(dǎo)線架上的多個(gè)內(nèi)引腳410，以完成芯片的堆棧；。在另一實(shí)施例 中，本發(fā)明還可以重復(fù)上述第二芯片的堆棧過程及步驟，使芯片繼續(xù)往上 堆棧，以形成多芯片堆棧結(jié)構(gòu)。
此外，在上述多芯片堆棧式的封裝方法中，可以在第二黏著層340a 中混合入多個(gè)近似球狀物360，同時(shí)在第二黏著層340a形成于第二芯片 200b的背面后，可選擇性地加入一加熱制程，以迸行一烘烤程序，用以固 化這些黏著層。另外，要強(qiáng)調(diào)的是，在上述多芯片堆棧式的封裝方法中， 芯片承座420與內(nèi)引腳410可以是共平面也可以是形成一高度差，特別是 芯片承座420形成一沉置(downset)的結(jié)構(gòu)，對(duì)此兩種導(dǎo)線架的配置， 均為本發(fā)明的實(shí)施例。
本發(fā)明進(jìn)一步再提供另一種芯片堆棧封裝的方法，其前半部份的步驟 與前述方法相同，即不再贅述，而當(dāng)?shù)谝恍酒?00a及第二芯片200b完成 堆棧于芯片承座420之上表面421之后，隨即將導(dǎo)線架400反轉(zhuǎn)180度， 以使芯片承座420的下表面422朝上；接著，再提供一個(gè)第三芯片200c， 第三芯片200c的有源面上配置有多個(gè)焊墊240以及一相對(duì)于有源面的背 面上配置一絕緣層230，且以此絕緣層230與芯片承座420固接；在接著， 以打線制程將多條金屬導(dǎo)線320電連接至第三芯片200c上的多個(gè)焊墊240 及導(dǎo)線架上的多個(gè)內(nèi)引腳410，其中打線制程可以選擇使用逆打線制程； 然后，提供一個(gè)第四芯片200d，同時(shí)第四芯片200d的有源面上也配置有 多個(gè)焊墊240以及一相對(duì)于有源面的背面上配置第二黏著層340a，且以第 二黏著層340a與第三芯片200c以一偏移量接合，藉以使第三芯片200c 的一部份焊墊240及金屬導(dǎo)線320暴露而另一部份的焊墊240及金屬導(dǎo)線 320則被第二黏著層340a覆蓋；最后，再提供一次打線制程，將多條金屬
導(dǎo)線320電連接至第四芯片200d上的多個(gè)焊墊及導(dǎo)線架上的多個(gè)內(nèi)引腳 410，以完成芯片的堆棧。
顯然地，依照上面實(shí)施例中的描述，本發(fā)明可能有許多的修正與差異。 因此需要在其附加的權(quán)利要求的范圍內(nèi)加以理解，除了上述詳細(xì)的描述 外，本發(fā)明還可以廣泛地在其它的實(shí)施例中施行。上述僅為本發(fā)明的較佳 實(shí)施例而已，并非用以限定本發(fā)明申請(qǐng)專利范圍；凡其它未脫離本發(fā)明所 揭示的精神下所完成的等效改變或修飾，均應(yīng)包含在權(quán)利要求內(nèi)。
權(quán)利要求
1. 一種多芯片堆棧之封裝結(jié)構(gòu)，包含一基板以及一多芯片堆棧結(jié)構(gòu)，該基板上配置有多個(gè)金屬端點(diǎn)，而該多芯片堆棧結(jié)構(gòu)由多個(gè)芯片堆棧而成且通過一第一黏著層固接于該基板上，該多芯片堆棧結(jié)構(gòu)中之每一芯片之一有源面上配置有多個(gè)焊墊且每一芯片之間通過一第二黏著層將該每一芯片的該有源面與另一芯片的背面接合以形成堆棧結(jié)構(gòu)，并通過多條金屬導(dǎo)線將該多個(gè)芯片上的該多個(gè)焊墊與該基板上的該多個(gè)金屬端點(diǎn)形成電連接，其特征在于組成該多芯片堆棧結(jié)構(gòu)的每一芯片之間以一偏移量相互堆棧，藉以使每一被堆棧在下的芯片的有源面上的一部份焊墊及金屬導(dǎo)線暴露而另一部份的焊墊及金屬導(dǎo)線則被該第二黏著層覆蓋。
2. 根據(jù)權(quán)利要求1所述的多芯片堆棧的封裝結(jié)構(gòu)，其特征在于上述第二黏著層為B-Stage材料。
3. 根據(jù)權(quán)利要求1所述的多芯片堆棧的封裝結(jié)構(gòu)，其特征在于上述基 板可為BGA的電路板。
4. 根據(jù)權(quán)利要求1所述的多芯片堆棧的封裝結(jié)構(gòu)，其特征在于上述基 板可為導(dǎo)線架。
5. 根據(jù)權(quán)利要求4所述的多芯片堆棧的封裝結(jié)構(gòu)，其特征在于上述導(dǎo) 線架包括多個(gè)成相對(duì)排列的內(nèi)引腳以及一個(gè)芯片承座，且上述芯片承座位 于上述多個(gè)相對(duì)排列的內(nèi)引腳之間。
6. 根據(jù)權(quán)利要求1所述的多芯片堆棧的封裝結(jié)構(gòu)，其特征在于，其進(jìn) 一步包括有多個(gè)近似球狀物體混合上述第二黏著層中。
7. —種多芯片堆棧的封裝結(jié)構(gòu)，包含導(dǎo)線架，由多個(gè)成相對(duì)排列的內(nèi)引腳以及芯片承座組成，上述芯片承 座位于多個(gè)相對(duì)排列的內(nèi)引腳之間，且上述芯片承座具有上表面及相對(duì)于 上述上表面的下表面；及多個(gè)多芯片堆棧結(jié)構(gòu)，每一上述多芯片堆棧結(jié)構(gòu)由多個(gè)芯片堆棧而 成，且上述多個(gè)多芯片堆棧結(jié)構(gòu)分別通過第一黏著層固接于上述導(dǎo)線架的上表面及下表面，上述多個(gè)多芯片堆棧結(jié)構(gòu)中的每一芯片的有源面上配置 有多個(gè)焊墊且每一芯片之間通過第二黏著層將上述每一芯片的上述有源面與另一芯片的背面接合以形成堆棧結(jié)構(gòu)，并通過多條金屬導(dǎo)線將上述多個(gè)芯片上的上述多個(gè)焊墊與上述導(dǎo)線架的多個(gè)內(nèi)引腳形成電連接，其特征在于組成上述多芯片堆棧結(jié)構(gòu)的每一芯片之間以一偏移量相互堆棧，藉以 使每一被堆棧在下的芯片的有源面上的一部份焊墊及金屬導(dǎo)線暴露而另 一部份的焊墊及金屬導(dǎo)線則被上述第二黏著層覆蓋。
8. 根據(jù)權(quán)利要求11所述的多芯片堆棧的封裝結(jié)構(gòu)，其特征在于上述 第二黏著層為高分子材料。
9. 根據(jù)權(quán)利要求11所述的多芯片堆桟的封裝結(jié)構(gòu)，其特征在于堆棧 于上述芯片承座的上述上表面及上述下表面之上的芯片數(shù)量不相同。
10. 根據(jù)權(quán)利要求11所述折多芯片堆棧的封裝結(jié)構(gòu)，其特征在于，其進(jìn)一步包括有多個(gè)近似球狀物體混合上述第二黏著層中。
11. 一種多芯片堆棧的封裝方法，其特征在于，該封裝方法的步驟包含a. 提供一基板，上述基板上配置有多個(gè)金屬端點(diǎn)；b. 提供一第一芯片，上述第一芯片之一有源面上配置有多個(gè)焊墊以及 一相對(duì)于上述有源面的背面上配置第一黏著層，且以上述第一黏著層與上 述基板固接；c. 提供多條金屬導(dǎo)線，以打線制程將上述多條金屬導(dǎo)線電連接至上述 第一芯片上的多個(gè)焊墊及上述基板上的多個(gè)金屬端點(diǎn)；d. 提供第二芯片，上述第二芯片的有源面上配置有多個(gè)焊墊以及相對(duì) 于上述有源面的背面上配置第二黏著層，且以上述第二黏著層與上述第一 芯片以一偏移量接合，藉以使上述第一芯片的一部份焊墊及金屬導(dǎo)線暴露 而另一部份的焊墊及金屬導(dǎo)線則被上述第二黏著層覆蓋； e. 提供一加熱裝置，用以固化上述第二黏著層；f. 提供多條金屬導(dǎo)線，以打線制程將上述多條金屬導(dǎo)線電連接至上述 第二芯片上的多個(gè)焊墊及上述基板上的多個(gè)金屬端點(diǎn)；g. 重復(fù)步驟d f以形成一多芯片堆棧結(jié)構(gòu)。
12. —種多芯片堆棧式的封裝方法，其特征在于，該封裝方法的步驟 包含a. 提供導(dǎo)線架，由多個(gè)成相對(duì)排列的內(nèi)引腳及一個(gè)芯片承座所組成， 而芯片承座位于多個(gè)成相對(duì)排列的內(nèi)引腳之間；b. 提供第一芯片，上述第一芯片的有源面上配置有多個(gè)焊墊以及相對(duì) 于上述有源面的背面上配置一絕緣層，且以上述第一黏著層與上述芯片承 座固接；c. 提供多條金屬導(dǎo)線，以打線制程將上述多條金屬導(dǎo)線電連接至上述 第一芯片上的多個(gè)焊墊及上述導(dǎo)線架上的多個(gè)內(nèi)引腳；d. 提供第二芯片，上述第二芯片的有源面上配置有多個(gè)焊墊以及相對(duì) 于上述有源面的背面上配置第二黏著層，且以上述第二黏著層與上述第一 芯片以一偏移量接合，藉以使上述第一芯片的一部份焊墊及金屬導(dǎo)線暴露 而另一部份的焊墊及金屬導(dǎo)線則被上述黏著層覆蓋；e. 提供一加熱裝置，用以固化上述第二黏著層；f. 提供多條金屬導(dǎo)線，以打線制程將上述多條金屬導(dǎo)線電連接至上述 第二芯片上的多個(gè)焊墊及上述導(dǎo)線架上的多個(gè)內(nèi)引腳；g. 重復(fù)步驟e g以形成一多芯片堆棧結(jié)構(gòu)。
13. 根據(jù)權(quán)利要求25所述的多芯片堆棧的封裝方法，其特征在于，其 進(jìn)一步包括反轉(zhuǎn)上述導(dǎo)線架，使上述導(dǎo)線架中的芯片承座的下表面朝上；提供第三芯片，上述第三芯片的有源面上配置有多個(gè)悍墊以及一相對(duì) 于上述有源面的背面上配置第一黏著層，且將上述第一黏著層與上述芯片 承座的下表面固接； 提供多條金屬導(dǎo)線，上述多條金屬導(dǎo)線電連接上述第三芯片上的多個(gè)焊墊及上述導(dǎo)線架上的多個(gè)內(nèi)引腳；提供一第四芯片，上述第四芯片的有源面上配置有多個(gè)焊墊以及相對(duì) 于上述有源面的背面上配置第二黏著層，且以上述第二黏著層與上述第三 芯片以一偏移量接合，藉以使上述第三芯片的一部份焊墊及金屬導(dǎo)線暴露 而另一部份的焊墊及金屬導(dǎo)線則被上述第一黏著層覆蓋；提供一加熱裝置，用以固化上述第二黏著層；提供多條金屬導(dǎo)線，上述多條金屬導(dǎo)線電連接上述第四芯片上的多個(gè) 焊墊及上述導(dǎo)線架上的多個(gè)內(nèi)引腳。
全文摘要
一種多芯片堆棧的封裝結(jié)構(gòu)，包含基板以及多芯片堆棧結(jié)構(gòu)，基板上配置有多個(gè)金屬端點(diǎn)，而多芯片堆棧結(jié)構(gòu)由多個(gè)芯片堆棧而成且通過第一黏著層固接于基板上，而多芯片堆棧結(jié)構(gòu)中的每一芯片的有源面上配置有多個(gè)焊墊且每一芯片之間通過一個(gè)二黏著層將該每一芯片的該有源面與另一芯片的背面接合以形成堆棧結(jié)構(gòu)，并通過多條金屬導(dǎo)線將該多個(gè)芯片上的該多個(gè)焊墊與該基板上的該多個(gè)金屬端點(diǎn)形成電連接，組成多芯片堆棧結(jié)構(gòu)的每一芯片之間以一偏移量相互堆棧，藉以使每一被堆棧在下的芯片的有源面上的一部份焊墊及金屬導(dǎo)線暴露而另一部份的焊墊及金屬導(dǎo)線則被第二黏著層所覆蓋。
文檔編號(hào)H01L25/00GK101393908SQ20071015461
公開日2009年3月25日 申請(qǐng)日期2007年9月17日 優(yōu)先權(quán)日2007年9月17日
發(fā)明者林峻瑩, 毛苡馨, 沈更新, 陳雅琪 申請(qǐng)人:南茂科技股份有限公司;百慕達(dá)南茂科技股份有限公司