專利名稱：制造半導(dǎo)體裝置的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造半導(dǎo)體裝置的方法，并且具體地，涉及一種制造具有垂直MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的半導(dǎo)體裝置的方 法。
背景技術(shù)：
垂直MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)通常被用作用于供 給高壓或大電流的開關(guān)電源的功率MOSFET。在垂直MOSFET中，在半導(dǎo) 體襯底的一個表面上形成源電極，并且在半導(dǎo)體襯底的另一表面上形成漏 電極。因此，電流在半導(dǎo)體襯底的垂直方向上流動。需要功率MOSFET具 有小的導(dǎo)通電阻，以盡可能節(jié)省功率消耗。具體地，通過使得兩個鄰近柵電極部分之間的距離變窄和使得每一面 積溝道區(qū)域的數(shù)量增加可以減小每一面積的導(dǎo)通電阻。在如美國專利 No.4,767,722公開的傳統(tǒng)的垂直MOSFET中，在兩個鄰近柵電極部分之間 形成通過源區(qū)的主體接觸區(qū)域(body contact region)。兩個鄰近柵電極部 分意味著彼此平行布置的柵電極的某兩個相對部分。多個柵電極部分彼此 連接，并且形成網(wǎng)格狀的柵電極，如在美國專利No.4,767，722的圖9中所示 的。因此，在兩個鄰近柵電極部分之間按順序形成源區(qū)，主體接觸區(qū)域和 其他源區(qū)。為了使得兩個柵電極部分之間的距離變窄，在兩個柵電極部分 之間形成用于連接源電極和主體區(qū)域的接觸孔，如在公開號為WO 03/046999的國際專利中公開的。然而，對于變窄兩個鄰近柵電極部分之 間的距離存在局限。另一方面，例如在公開號為No.2003-101027,No.2000-252468和 No.2005-191359的日本未審專利中公開了一種垂直MOSFET，其中兩個柵 電極部分之間的距離最終被變窄，而沒有主體接觸區(qū)域或沒有通過布置在 兩個柵電極之間的源區(qū)的接觸孔。圖5是示出了半導(dǎo)體裝置1的截面圖，它 是與在公開號為No.2003-101027的日本未審專利中公開的傳統(tǒng)垂直P溝道 MOSFET類似的原型。圖6是示出了半導(dǎo)體裝置1的截面圖，它是以如圖5 中的P溝道MOSFET相同的方式制造的垂直N溝道MOSFET。每一個半導(dǎo)體 裝置1具有漏區(qū)2，主體區(qū)域3，源區(qū)4，溝槽5，柵絕緣膜6，柵電極部分7， 層間絕緣膜8，漏電極9和源電極10。如上面提到的，由于沒有主體接觸區(qū) 域或沒有通過兩個柵電極部分7之間的源區(qū)4的接觸孔，可以使得兩個柵電 極部分7之間的距離變窄。現(xiàn)在，垂直P溝道MOSFET的漏區(qū)2通常具有P+ 型襯底和F型外延層的兩層結(jié)構(gòu)。此夕卜，垂直N溝道M0SFET的漏區(qū)2通常 具有N"型襯底和N'型外延層的兩層結(jié)構(gòu)。然而在圖5和圖6中，漏區(qū)2被簡 化成分別用"P"和"N"符號表示的一層結(jié)構(gòu)。通過縮短溝道長度也可以減小導(dǎo)通電阻。具體地，淺的主體區(qū)域，所 謂的淺結(jié)(shallowjunction)是有效的。然而，不需要減小漏-源擊穿電壓。在圖5中所述的垂直P溝道MOSFET的制造過程中，在形成主體區(qū)域3 和源區(qū)4之后形成溝槽5。然后，形成每一個柵絕緣膜6。因此，主體區(qū)域3 和源區(qū)4的形狀在形成于溝槽5的側(cè)壁上的柵絕緣膜6和硅襯底之間的界面 附近改變。具體地，如圖5中所述，P型源區(qū)4中比如硼的雜質(zhì)的濃度在柵 絕緣膜6附近減小，這造成了淺的P型源區(qū)4，因?yàn)樵谘趸^程中硼擴(kuò)散進(jìn) 入柵絕緣膜6。相反，N型主體區(qū)域3中比如磷和砷的雜質(zhì)的濃度在柵絕緣 膜6附近減小，這引起深的N型主體區(qū)域3，因?yàn)殡s質(zhì)在柵絕緣膜6附近分離。 因此，溝道長度變長，并且這引起高導(dǎo)通電阻。進(jìn)一步地，需要大的工藝 裕度，因?yàn)闇系篱L度如此寬地波動，以至于困難控制。另一方面，在以如圖5中的P溝道MOSFET的相同方式制造的圖6中示 出的N溝道MOSFET中，溝道長度變短，并且會不利地引起擊穿電壓減小， 以及泄漏電流增大。在公開號為No.2000-252468的日本未審的專利中公開的垂直 MOSFET中，僅在形成主體區(qū)域3之后形成溝槽5。然后，形成柵絕緣膜6。 此外，在這種情況中，即使溝道長度長于圖6中的N溝道MOSFET，它也變 短，這可以不利地引起擊穿電壓減小，以及泄漏電流增大。如上面提到的，在現(xiàn)有技術(shù)的垂直MOSFET中，溝道長度如此寬地波 動，以至于難以進(jìn)行控制。因此，實(shí)踐中通過淺結(jié)來減小導(dǎo)通電阻是困難 的。發(fā)明內(nèi)容依據(jù)本發(fā)明的一個方面，提供一種制造半導(dǎo)體裝置的方法，包括在半 導(dǎo)體層中形成溝槽，在溝槽中形成柵電極部分，在柵電極部分上形成熱氧 化膜，在溝槽的上部中的熱氧化膜上形成硅酸鹽玻璃膜，在半導(dǎo)體襯底中 形成主體區(qū)域，以及在主體區(qū)域上形成源區(qū)。本發(fā)明提供一種能夠減小溝道長度的波動，并且具有低導(dǎo)通電阻的制 造半導(dǎo)體裝置的方法。


從下面通過結(jié)合附圖對某些優(yōu)選實(shí)施例的描述，本發(fā)明的上面和其他 目標(biāo)，優(yōu)點(diǎn)和特征將更明顯，其中圖l是示出了本發(fā)明一個實(shí)施例的半導(dǎo)體裝置的截面圖；圖2是示出了本發(fā)明的實(shí)施例的半導(dǎo)體裝置的平面圖；圖3A至3G是依據(jù)本發(fā)明一個實(shí)施例的半導(dǎo)體裝置的制造方法的截面圖；圖4A至4F是依據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置的另一種制造方法的 截面圖；圖5是示出了原型半導(dǎo)體裝置的截面圖；以及 圖6是示出了另一種原型半導(dǎo)體裝置的截面圖。
具體實(shí)施方式
現(xiàn)在參照示例性的實(shí)施例于此描述本發(fā)明。本領(lǐng)域的普通技術(shù)人員可 以理解，利用本發(fā)明的教導(dǎo)可以完成多個可替代的實(shí)施例，并且本發(fā)明不 局限于為了說明性用途而描述的實(shí)施例。在第一實(shí)施例中，本發(fā)明被應(yīng)用于具有高電流或低電阻用途的半導(dǎo)體 裝置，其中多個晶體管單元被組合成一個MOSFET。當(dāng)單獨(dú)的晶體管單元 典型地運(yùn)載大約幾十至幾百pA的電流時，這種MOSFET可以運(yùn)載大約1 至200A的電流，并且被用于消費(fèi)電子產(chǎn)品中的電源，車輛發(fā)動機(jī)的驅(qū)動等。圖1是示出了本發(fā)明的實(shí)施例的半導(dǎo)體裝置100的截面圖。圖2是示 出了半導(dǎo)體裝置100的平面圖，但是省略了源電極。圖1是沿著圖2的線 I-I的截面圖。如圖1中所示，半導(dǎo)體裝置100是垂直N溝道MOSFET，包括W型 半導(dǎo)體101， N—型(第一導(dǎo)電型)的外延層102， P型(第二導(dǎo)電型)的主 體區(qū)域103， N"型(第一導(dǎo)電型)的源區(qū)104，溝槽105，柵絕緣膜106， 柵電極部分107，層間絕緣膜108，漏電極109和源電極110。照例，該實(shí) 施例可以應(yīng)用于垂直P溝道MOSFET。在該實(shí)施例中，第一和第二導(dǎo)電型 分別對應(yīng)于P型和N型。順便地，當(dāng)在該說明書中被簡單地稱為"半導(dǎo)體 襯底"時，它不意味著N"型半導(dǎo)體襯底lOl，而是整個半導(dǎo)體襯底。在圖1中示出的半導(dǎo)體襯底101是例如由硅構(gòu)成的W型半導(dǎo)體襯底。 在半導(dǎo)體襯底101的整個表面上形成外延層102。外延層102是例如由硅 構(gòu)成的N-型半導(dǎo)體層，其與半導(dǎo)體襯底101 —起充當(dāng)垂直MOSFET的漏 極。在外延層102上形成主體區(qū)域103。主體區(qū)域103是例如包含硼的P 型半導(dǎo)體區(qū)域，其中在垂直MOSFET的操作過程中，在柵電極部分107 附近形成溝道。在主體區(qū)域103的表面上形成源區(qū)104。源區(qū)104是包括例如磷或砷 的]ST型半導(dǎo)體區(qū)域，其充當(dāng)MOSFET的源。在半導(dǎo)體襯底101上形成溝槽105，它達(dá)到了比源區(qū)104和主體區(qū)域 103更深的位置。在溝槽105中，在溝槽105的內(nèi)表面上形成柵絕緣膜106。 也形成于溝槽105中的是柵電極部分107。柵電極部分107例如由多晶硅 形成。在形成于溝槽105中的每一個柵電極部分107上，形成層間絕緣膜 108，以便基本上填滿溝槽105的上部。理想地，優(yōu)選的是層間絕緣膜108 的表面和源區(qū)104的表面被集成，并且集成表面優(yōu)選是平坦的。然而，如 后面詳細(xì)描述地，通過在利用絕緣膜覆蓋溝槽105內(nèi)部和源區(qū)104的表面 之后進(jìn)行回蝕刻(etchingback)以曝露源區(qū)104的表面來形成層間絕緣膜 108。由于需要源區(qū)104的表面上的絕緣膜被優(yōu)選去除，實(shí)際上，在溝槽
105中形成的層間絕緣膜108的表面比源區(qū)104的表面更凹。進(jìn)一步地，層間絕緣膜108至少包括由多晶硅層構(gòu)成的柵電極部分107 的熱氧化膜108a和具有優(yōu)良間隙填充特性的硅酸鹽玻璃膜108b。硅酸鹽 玻璃膜108b優(yōu)選由BPSG (摻雜硼的磷酸基硅酸鹽玻璃)或NSG (沒有 摻雜的硅酸鹽玻璃)的硅酸鹽玻璃形成。層間絕緣膜108具有具有比 CVD (化學(xué)氣相沉積)氧化膜高的擊穿電壓的熱氧化膜108a，和具有形 成于熱氧化膜108a上的具有優(yōu)良的間隙填充特性的硅酸鹽玻璃膜108b， 并因此可被形成為較薄，同時保持絕緣特性。因此，源區(qū)104可被形成為 更淺，并且其引起通過淺結(jié)來減小導(dǎo)通電阻。相比較NSG， BPSG具有更 好的填充特性，同時NSG具有較高的擊穿電壓。因此。當(dāng)擊穿電壓比填 充特性更重要時，可以選擇NSG。相反，當(dāng)通過形成熱氧化膜獲得充分的 擊穿電壓時，集中于填充特性，可以選擇BPSG。具體地，熱氧化膜的擊穿電壓是大約8MV/cm，并且NSG膜的擊穿電 壓是大約4MV/cm。然而，這些值可以隨著氧化環(huán)境或生長環(huán)境而改變。 例如，大約40nm熱氧化膜和大約80nmNSG膜的組合可以實(shí)現(xiàn)大約64V 的擊穿電壓。層間絕緣膜108可以具有三個或更多層，盡管它具有圖1中 的兩層結(jié)構(gòu)。具體地，在熱氧化膜108a上可以形成BPSG和NSG膜。此 外，層間絕緣膜108可以具有HTO (高溫氧化物)膜，該HTO膜是通過 高溫CVD形成的氧化硅膜。然而，如上面提到的，期望層間絕緣膜108 盡可能地薄，同時保持絕緣特性，以用于淺結(jié)。如圖1中所示，在N"型半導(dǎo)體襯底101之下，形成具有多層結(jié)構(gòu)的漏 電極109，該多層結(jié)構(gòu)包括Ti,Cr,Ni,Au,Ag等的至少一個。另一方面， 在源區(qū)104上，通過包括例如Ti, TiN, TiW等的至少一個的阻擋金屬膜形 成例如包括Al和Cu的至少一個的源電極110?，F(xiàn)在，在源區(qū)104和層間 絕緣膜108上形成源電極110。此外，與如在公開號為No.2003-101027， No.2000-252468，No.2005-191359的日本未審專利中公開的垂直MOSFET 相同的方式，兩個柵電極部分107之間的距離最終被變窄，而沒有用于將 源電極110連接至兩個柵電極部分107之間的主體區(qū)域103的主體接觸區(qū) 域或者接觸孔。如圖2中所示，在被溝槽105圍繞的每一個區(qū)域的縱向方向上，在兩 個IST型源區(qū)104之間形成P+型主體接觸區(qū)域111。幾乎在圖2中示出的源 區(qū)104，主體接觸區(qū)域111和層間絕緣膜108的全部表面上形成在圖1中 示出的源電極110，并通過P+型主體接觸區(qū)域111被連接至主體區(qū)域103。 以這種方式，由于在通過溝槽105圍繞的每一個區(qū)域的縱向方向上將^T 型源區(qū)104和P+型主體接觸區(qū)域111排列成行，兩個柵電極部分107之間 的距離最后被變窄?，F(xiàn)在，單位MOSFET112對應(yīng)于被溝槽105圍繞的每 一個區(qū)域。單位MOSFET112的布置不局限于圖2。下面參照圖3A至3G描述制造具有上面所述的結(jié)構(gòu)的半導(dǎo)體裝置的方 法。首先，描述圖3A的過程。首先，在N"型半導(dǎo)體襯底101的整個表面上外延生長N^型半導(dǎo)體外 延層102?，F(xiàn)在，在圖3A至3G中省略1ST型半導(dǎo)體襯底101。然后，通 過例如硅(LOCOS)工藝的局部氧化形成元件隔離膜(未示出)。在這之后，通過光刻法和反應(yīng)離子蝕刻(RIE)選擇性地去除外延層 102。溝槽105的開口的寬度典型地從0.25至0.5iim，但可以更窄。外延 層102因此具有深度近似為l|im的溝槽105，以便將柵電極形成為網(wǎng)格狀。 然后，在大約從1100至120(TC處，在溝槽105中形成氧化膜(未示出)， 然后被去除，因此弄圓溝槽105的底部拐角。然后，依據(jù)期望的MOSFET特性(柵-源擊穿電壓，閾值電壓，導(dǎo)通 電阻等)，在外延層102的表面上形成大約從30至80nm厚度的柵絕緣膜 106。例如，通過在H2-O2的氣氛中氧化外延層102的表面，形成柵絕緣 膜106。在這之后，例如通過低壓CVD，在半導(dǎo)體襯底的整個表面或者外延層 102上，沉積多晶硅層。多晶硅層具有一個厚度，該厚度使多晶硅填滿溝 槽105的整個內(nèi)部，并且多晶硅層的整個表面變成幾乎平坦。因此，在回 蝕刻之后，在溝槽105中形成的柵電極部分107的表面可以幾乎平坦。具 體地，多晶硅層的厚度優(yōu)選大于溝槽105的開口的寬度，并且在該實(shí)施例 中近似是600nm。然后，通過RIE回蝕刻多晶硅層，以曝露外延層102的表面上的柵絕 緣膜106，并且到達(dá)用于后來在溝槽105中形成層間絕緣膜108的深度。 因此多晶硅層僅選擇性地留在溝槽105中。因此，如圖3A中所示地，在
溝槽105中形成柵電極部分107?，F(xiàn)在，在半導(dǎo)體襯底(芯片)的外圍區(qū) 域中，不蝕刻從溝槽105至半導(dǎo)體襯底的表面引導(dǎo)的多晶硅層，從而電連 接至柵極端子，盡管未示出。然后，如在圖3B中示出的，通過濕蝕刻去除外延層102的表面上的 柵絕緣膜106，以便曝露外延層102的表面。同時，去除在溝槽105的側(cè) 壁上形成的柵絕緣膜106，以便到達(dá)形成于溝槽105中的多晶硅層的表面 附近。然而，該步驟可以如下面期望地被省略。下面，如圖3C中所示的，在外延層102的表面和柵電極部分107上 形成熱氧化膜108a。例如，通過在H2-02的氣氛中氧化外延層102的表面 和柵電極部分107的表面形成熱氧化膜108a。在高速度下氧化柵電極部分 107，因?yàn)榻M成柵電極部分107的多晶硅具有如1 x 1027cm2至1 x 1022/cm2 的劑量的雜質(zhì)的這種高密度。因此，在柵電極部分107上形成的熱氧化多 晶硅膜是如形成于溝槽105的側(cè)壁上的外延層102的熱氧化膜的2至4倍 厚。具體地，在溝槽105的側(cè)壁上形成大約10nm厚的熱氧化膜，并且在 柵電極部分107上形成大約40nm厚的熱氧化膜。兩個熱氧化膜被集成形 成為熱氧化膜108a。然后，如圖3D中所示的，在熱氧化膜108a的整個表面上沉積包括 NSG，BPSG等之一的硅酸鹽玻璃膜108b。沉積的硅酸鹽玻璃膜108b具有 一個厚度，以使硅酸鹽玻璃填滿溝槽105的整個內(nèi)部，并且硅酸鹽玻璃膜 108b的表面變成幾乎平坦。因此，硅酸鹽玻璃膜108b的表面可以與外延 層102的表面聯(lián)合，并且在回蝕刻之后，聯(lián)合的表面可以幾乎平坦。具體 地，在該實(shí)施例中，沉積的硅酸鹽玻璃膜108b的厚度近似為600nm。在這之后，如圖3E中所示，回蝕刻熱氧化膜108a和硅酸鹽玻璃膜 108b，以便曝露外延層102的表面。因此，大約從80至300nm厚的硅酸 鹽玻璃膜108b和大約40nm厚的熱氧化膜108a因此僅選擇性地被留在溝 槽105內(nèi)部。通過回蝕刻，硅酸鹽玻璃膜108b的厚度容易波動。硅酸鹽 玻璃膜108b被形成為達(dá)到溝槽105的上部附近。理想地，優(yōu)選地，硅酸 鹽玻璃膜108b的表面和外延層102的表面被集成，并且集成表面優(yōu)選是 平坦的。然而，如圖3E中所示，由于需要外延層102的表面上的絕緣膜 被優(yōu)選去除，實(shí)際上，硅酸鹽玻璃膜108b的表面比外延層102的表面更凹。下面，如圖3F中所示，通過在外延層102的整個表面上的高溫CVD 沉積大約從10至30nm厚的HTO (高溫氧化物)膜113。 HT0膜113避 免了半導(dǎo)體襯底在下面的離子注入過程中被損壞。取代HTO膜，可以使 用具有等價厚度(叫uivalentthickness)的熱氧化膜。然后，如圖3G中所示，在外延層102上連續(xù)實(shí)施比如硼的P型雜質(zhì) 的離子注入和熱處理。利用硼的離子注入的條件是例如5><1012至 2xl0"/cm々的劑量和50至150keV的加速電壓。例如在950至105(TC的 溫度處，在N2氣氛中30至120分鐘地執(zhí)行熱處理。在該步驟中，在外延 層102上形成對應(yīng)于主體區(qū)域103的P型擴(kuò)散層。此外，在主體區(qū)域103上連續(xù)實(shí)施比如砷(As)的N型雜質(zhì)的離子注 入和熱處理。利用砷的離子注入的條件是例如lxlO"至lxlO"/cn^的劑 量和30至70keV的加速電壓。例如在900至IOOO'C的溫度處，在^氣 氛中10至60分鐘地執(zhí)行熱處理。通過該過程，主體區(qū)域103的表面區(qū)域 變成N型。從而在主體區(qū)域103的表面上形成對應(yīng)于源區(qū)104的W型擴(kuò) 散層。在用于形成源區(qū)104的離子注入的過程中，在用于形成在圖2中示 出的主體接觸區(qū)域lll的區(qū)域上形成光致抗蝕劑掩模(mask)(未示出)， 并且在圖2中示出的平面布置中形成源區(qū)104。然后，掩蔽(masking)源 區(qū)104，實(shí)施進(jìn)入主體區(qū)域103的比如硼(B)的P型雜質(zhì)的離子注入， 并且執(zhí)行熱處理。因此，形成對應(yīng)于主體接觸區(qū)域lll的P+型擴(kuò)散層，盡 管未示出。在圖3G中示出的過程之后，通過蝕刻去除HTO膜113。需要完全去 除源區(qū)104上的HTO膜113，但是在溝槽105中，HTO膜113可以保持 為層間絕緣膜108的一部分。最后，通過在源區(qū)104的整個表面上和層間絕緣膜108上濺射而形成 比如Ti和減TiN的阻擋金屬的膜，盡管未示出。下面，通過濺射，例如 在阻擋金屬膜上形成包括Al和Cu的一個的源電極llO。此外，通過在 N"型半導(dǎo)體襯底的其他表面的整個表面上濺射而形成具有包括Ti， Cr，Ni， Au，Ag等的之一的多層結(jié)構(gòu)的漏電極lll。如上面提到的。制造在圖l中 示出的半導(dǎo)體裝置100。
可以省略用于去除在圖3B中示出的柵絕緣膜106的步驟。在圖4A至 4F中描述在這種情況中的制造過程。圖4A同圖3A—樣。圖4B對應(yīng)于 圖3C。在屈3C中去除在外延層102的表面上和在溝槽105的側(cè)壁上的柵 絕緣膜106的同時，在圖4B中保持該部分的柵絕緣膜106。圖4C至4F 的附圖的每一個對應(yīng)于從圖3D至3G的附圖的每一個，并且基本上都具 有相同的過程。然而，去除了外延層102的表面上的柵絕緣膜106，以及 在圖4D中示出的步驟中的硅酸鹽玻璃膜108b。在這種情況中，如圖4F 中所示，最終保持溝槽105的側(cè)壁上的柵絕緣膜106。在該實(shí)施例中，如上面提到的，在形成于溝槽105中的柵電極部分107 上的溝槽105上形成具有至少兩層的層間絕緣膜之后，通過離子注入形成 主體區(qū)域103和源區(qū)104。因此，在離子注入過程中不從溝槽105的側(cè)壁 注入離子。此外，在形成主體區(qū)域103和源區(qū)104之前形成具有高擊穿電 壓性能的每一個柵電極部分167上的厚的熱氧化膜108a，用于形成熱氧化 膜108a的熱處理對主體區(qū)域103和源區(qū)104沒有影響。此外，用于形成 層間絕緣膜108的熱處理對主體區(qū)域103和源區(qū)104沒有影響。因此，在 熱處理之后主體區(qū)域103和源區(qū)104的雜質(zhì)濃度在半導(dǎo)體襯底的各處幾乎 恒定。具體地，在溝槽105附近的區(qū)域中和在其他區(qū)域中之間的雜質(zhì)濃度 沒有太大的不同。因此，外延層102和主體區(qū)域103之間界面的形狀以及 主體區(qū)域103和源區(qū)104之間界面的形狀幾乎平坦，并且平行于半導(dǎo)體襯 底各處的半導(dǎo)體襯底的表面。此外，主體區(qū)域103和源區(qū)104的形狀不被 隨后的過程所影響。因此，溝道長度可被容易地控制，這使得可能實(shí)現(xiàn)具 有較短的溝道長度的淺結(jié)。此外，由于層間絕緣膜108具有熱氧化膜108a 和硅酸鹽玻璃膜108b，其可以被形成為較薄，這造成了較淺的源區(qū)104。 因此，可以獲得較低的導(dǎo)通電阻。明顯地，本發(fā)明不局限于上面的實(shí)施例，而是可以被修改和改變，只 要不脫離本發(fā)明的范圍和精神。
權(quán)利要求
1、一種制造半導(dǎo)體裝置的方法，包括在半導(dǎo)體層中形成溝槽；在溝槽中形成柵電極；在溝槽中的柵電極上形成熱氧化膜；在溝槽中的熱氧化膜上形成硅酸鹽玻璃膜；在半導(dǎo)體層中形成主體區(qū)域；以及在主體區(qū)域上形成源區(qū)。
2、 如權(quán)利要求1的制造半導(dǎo)體裝置的方法，其中通過在利用硅酸鹽 玻璃覆蓋半導(dǎo)體層的表面和溝槽的內(nèi)部之后進(jìn)行回蝕刻以曝露半導(dǎo)體層 的表面來形成硅酸鹽玻璃膜。
3、 如權(quán)利要求1的制造半導(dǎo)體裝置的方法，其中熱氧化膜包括構(gòu)成 柵電極的多晶硅的熱氧化膜。
4、 如權(quán)利要求3的制造半導(dǎo)體裝置的方法，其中多晶硅的熱氧化膜比形成于溝槽的側(cè)壁上的單晶硅的熱氧化膜厚。
5、 如權(quán)利要求1的制造半導(dǎo)體裝置的方法，其中硅酸鹽玻璃膜包括 BPSG和NSG的至少之一。
6、 如權(quán)利要求1的制造半導(dǎo)體裝置的方法，其中通過被溝槽圍繞的 每一個區(qū)域的縱向方上的主體接觸區(qū)域來劃分源區(qū)。
7、 如權(quán)利要求1的制造半導(dǎo)體裝置的方法，其中在源區(qū)的表面上和 硅酸鹽玻璃膜上形成源電極。
全文摘要
一種制造半導(dǎo)體裝置的方法包括在半導(dǎo)體層中形成溝槽，在溝槽中形成柵電極，在溝槽中的柵電極上形成熱氧化膜，在溝槽中的熱氧化膜上形成硅酸鹽玻璃膜，在半導(dǎo)體層中形成主體區(qū)域，以及在主體區(qū)域上形成源區(qū)。該方法提供了具有溝道長度的減小的波動和低導(dǎo)通電阻的半導(dǎo)體裝置。
文檔編號H01L21/336GK101154598SQ20071016137
公開日2008年4月2日 申請日期2007年9月28日 優(yōu)先權(quán)日2006年9月28日
發(fā)明者小林研也, 山本英雄, 村瀨義光, 金子敦司 申請人:恩益禧電子股份有限公司