專利名稱：具積層的晶圓級封裝結(jié)構(gòu)的制作方法
技術領域：
本發(fā)明有關于晶圓級封裝，更特定的說有關于增層過程中具彈性介電層 的晶圓級封裝結(jié)構(gòu)，該晶圓級封裝結(jié)構(gòu)可避免由于溫度改變造成焊錫球及印 刷電路板間的應力而導致焊錫球損毀所造成的開路。
背景技術：
較早的導線封裝技術已不適于先進的半導體晶粒，乃因其側(cè)面端點密度
太密。因此，已發(fā)展出錫球陣列(BGA)的新封裝技術以滿足先進半導體晶 粒的封裝要求。該錫球陣列(BGA)封裝具有球形端點的間距較導線封裝為 短的優(yōu)點，且錫球陣列的端點不易受損壞及變形。此外，較短的信號傳輸距 離有益于提升操作頻率以符合較快效率的要求。大部分的封裝技術將晶圓上 的晶粒分成分別的晶粒且接著對晶粒進行分別的封裝及測試。另一封裝技術 稱為"晶圓級封裝(WLP)"，可于分成分別獨立的晶粒之前封裝晶圓上的
晶粒。該晶圓級封裝技術具有若干優(yōu)點，例如較短生產(chǎn)循環(huán)時間、較低成本 及不需填膠或成型。
再者，對于芯片尺寸封裝(CSP)或覆晶(FC)封裝，晶粒趨向小型且 高密度(具有許多端點)。因此，晶粒的鄰近銜接處的間隔逐漸變得更小， 而造成植入錫球有困難且導致表面黏著失敗的問題。因此，半導體封裝的可 靠度及生產(chǎn)率會大大降低，且芯片尺寸封裝(CSP)或覆晶(FC)封裝技術 無法實行。為解決上述問題，美國第6,271,469號專利，發(fā)明名稱為"于密封 晶粒封裝上直接增層"提出一半導體封裝。
芯片封裝技術中，晶粒的主動表面受數(shù)個通常設置于芯片封裝的邊緣的 電子耦合所支配。晶粒的主動表面上有顯著的熱產(chǎn)生，且必然地于芯片封裝 的插腳輸出位置亦有同樣情況。電子連接，泛指接合線、球、凸塊及其它連接件，連接至晶粒的主動表面上的端點。該連接包含焊錫及(或)塑料材料， 其產(chǎn)生與基板的機械連接及電子耦合。若該連接為焊錫凸塊，則覆晶上的焊 錫凸塊焊接至基板上的接合點。覆晶封裝中，覆晶主動表面及承載基板間存 在一間隔。覆晶技術的一特性為于組件的溫度循環(huán)期間焊接接合處所產(chǎn)生的
剪應力。此剪應力部分為覆晶與承載基板間的熱膨脹系數(shù)(CTE)差異所造 成。
此外，如圖1所示的芯片封裝結(jié)構(gòu)。該封裝結(jié)構(gòu)包含介電層105，其覆 蓋晶圓101上的晶粒100。介電層105的材料包含苯環(huán)丁烯(BCB)或聚亞 酰胺(PI)。重分布層(RDL)導線102形成于晶粒100上且透過內(nèi)部連接 金屬103電子連接至晶粒100的輸出入焊墊104。該重分布層導線102根據(jù) 已知光微影蝕刻技術通過移除選定部分的金屬重分布層而形成于該內(nèi)部連接 金屬103上。
接著，隔離層106覆蓋重分布層(RDL) 102且為形成其上的數(shù)個開孔 根據(jù)光微影蝕刻技術將選定部分的隔離層106移除。每一開孔具有一焊錫球 107以與印刷電路板或外部部件電子耦合。隔離層106的材料可為電介質(zhì)， 例如苯環(huán)丁烯(BCB)或聚亞酰胺(PI)，且具50 (ppmTC)的熱膨脹系數(shù)、 10%的伸長率及與塑料材料相同的硬度。
上述晶圓級封裝結(jié)構(gòu)一般需要另外的材料以強化焊錫球107。此外，由 于利用高功率濺鍍程序形成種子金屬層，故重分布層(RDL) 102可黏附于 介電層105，藉此于重分布層(RDL) 102及介電層105之間可產(chǎn)生良好黏著 效果，其對于焊錫球為缺點。于紅外線回焊測試(IR-reflow)之后，焊錫金 屬可形成焊錫球107，其透過凸起底部金屬鍍覆(UBM)結(jié)構(gòu)(未顯示)與 重分布層102連接。當焊錫球107接合至印刷電路板時，由于溫度對焊錫球 107與重分布層102間的接合部分的影響而導致應力產(chǎn)生，因此焊錫球107 將因溫度改變(循環(huán))所增加的加強應力而毀損，因而造成焊錫球與金屬墊 之間的開路。如圖2所示， 一剪力桿202應用至焊錫球剪力測試，以確認焊錫球與焊錫金屬墊間的焊錫接合強度。當形成于焊錫金屬墊203上的焊錫球 204受到剪力桿202的推力，由于焊錫金屬墊203與如BCB/PI型介電層201 間的強力黏著，故焊錫球204將會被推出原本位置。換言之，電路板級溫度 循環(huán)測試或球剪力測試的失敗模式為焊錫球毀損于晶粒位置或印刷電路板位 置。

發(fā)明內(nèi)容
鑒于以上所述，本發(fā)明提供一改良的晶圓級封裝結(jié)構(gòu)以克服上述缺點。 本發(fā)明的一目的為提供具積層(build up layer)的晶圓級或芯片尺寸封 裝結(jié)構(gòu)。本發(fā)明的晶圓級封裝結(jié)構(gòu)可避免因外力或高溫度熱應力導致焊錫球
毀損所造成的開路。
本發(fā)明提供晶圓級或芯片尺寸封裝結(jié)構(gòu)。該封裝結(jié)構(gòu)包含由彈性介電層 組成的積層，以及導電層，其與積層一同配置且耦合至晶粒，其中該導電層 利用較低功率的濺鍍種子金屬層程序形成，以獲得相較于導電層與外部部件 的焊錫球間的黏著力為弱的導電層與彈性介電層間黏著力。
利用具低介電系數(shù)(k)、大于100(ppmTC)的熱膨脹系數(shù)(CTE)及約 40%的伸長率(最好為30-50%)的含硅材料作為半導體組件封裝的積層可改 善可靠度，特別是電路板級溫度循環(huán)測試中的可靠度，乃因彈性介電層可變 形及重分布層與彈性介電層間的弱黏著力。
該晶粒為集成電路組件。該彈性介電層具有大于100 (ppmTC)的熱膨脹 系數(shù)及約40%的伸長率(最好為30-50%)的特性。該彈性介電層包含多個含 硅型介電層。該導電層包含重分布金屬層，且該重分布金屬層包含鈦/銅/金 合金或鈦/銅/ll/金合金。該外部部件包含印刷電路板。
該封裝結(jié)構(gòu)更包含圍繞晶粒的黏膠層，且更包含固定基板，其中黏膠層 及晶粒形成其上。


圖1為現(xiàn)有的晶圓級封裝結(jié)構(gòu)的概要示意圖。 圖2為焊錫球剪力測試結(jié)構(gòu)的概要示意圖。
圖3為根據(jù)本發(fā)明具積層的晶圓級封裝結(jié)構(gòu)的概要示意圖。 圖4為根據(jù)本發(fā)明具積層的扇出晶圓級封裝結(jié)構(gòu)的概要示意圖。 圖5為初期測試階段的焊錫球剪力測試的概要示意圖。 圖6為最終測試階段的焊錫球剪力測試的示意圖。 圖7為根據(jù)本發(fā)明具積層的芯片尺寸封裝結(jié)構(gòu)的概要示意圖。 圖8為根據(jù)本發(fā)明于施予外力或高溫情況下的具積層芯片尺寸封裝結(jié)構(gòu) 的概要示意圖。 附圖標號 100晶粒 101晶圓
102重分布層導線 103內(nèi)部連接金屬 104輸出入焊墊 105介電層 106隔離層 107焊錫球 201BCB/PI型介電層 202剪力桿 203焊錫金屬墊 204焊錫球 300晶粒 301晶圓
302重分布層導線 303內(nèi)部連接金屬304輸出入焊墊 305介電層 306介電層
307接觸金屬球(焊錫球)
400固定基板
401晶粒
402核心黏膠
403金屬焊墊
404內(nèi)部連接金屬
405重分布層導線
406彈性介電層
407介電層
408焊錫球
501含硅型介電層
502剪力桿
503焊錫金屬墊
504焊錫球
601含硅彈性介電層
602剪力桿
603悍錫金屬墊
604焊錫球
700固定基板
701核心黏膠
702晶粒
703金屬焊墊
704內(nèi)部連接金屬彈性介電層 707介電層
708接觸金屬球(焊錫球) 709輸出入焊墊 710印刷電路板
具體實施例方式
上述本發(fā)明的對象、其它特征及優(yōu)點于閱讀以下敘述及結(jié)合附圖后將變 為更加明了，其中
本發(fā)明提供一后端晶圓級封裝結(jié)構(gòu)，本發(fā)明的范圍除權(quán)利要求書所明確 說明之外不特別受限。本發(fā)明揭露晶圓級封裝結(jié)構(gòu)，其利用具低介電系數(shù)(k)、 大于100(ppm/。C)的熱膨脹系數(shù)(CTE)、約40%的伸長率(最好為30-50%) 及硬度于塑料及橡膠材料之間的含硅型材料，作為半導體組件封裝的積層， 可改善可靠度，特別是電路板級溫度循環(huán)測試中的可靠度。原則上，上述含 硅型材料可吸收因熱膨脹系數(shù)(CTE)不協(xié)調(diào)所造成的應力。
如圖3所示，其描繪根據(jù)本發(fā)明利用積層程序的晶圓級封裝結(jié)構(gòu)。.該晶 圓級封裝結(jié)構(gòu)除本發(fā)明的權(quán)利要求書所明確說明以外不特別受限。該封裝結(jié) 構(gòu)包含覆蓋晶圓301上的晶粒300的彈性介電層305。彈性介電層305的材 料可為含硅型材料，例如硅氧烷聚合物(SINR)，具有大于100 (ppmTC)的 熱膨脹系數(shù)(CTE)、約40%的伸長率(最好為30-50%)及硬度于塑料及橡 膠材料之間。重分布層(RDL)導線302形成于晶粒300上且透過內(nèi)部連接 金屬303電子連接至晶粒300的輸出入焊墊304。該重分布層導線302根據(jù) 已知光微影蝕刻技術通過移除選定部分的金屬重分布層而形成于該內(nèi)部連接 金屬303及介電層305上。該含硅型彈性介電層305的厚度最好是3微米至 20微米，彈性介電層的厚度隨溫度循環(huán)的應力強度而改變。
一較佳實施例中，重分布導電層302的材料包含具5至25微米厚度的鈦、銅和金合金或鈦、銅、鎳和金合金。鈦、銅合金可通過濺鍍技術形成，而銅、 金或銅、鎳和金合金可通過電鍍技術形成，其中該金屬合金的厚度最好約5
至20微米。金屬焊墊304的材料可為鋁或銅或其結(jié)合。利用電鍍程序產(chǎn)生重 分布層金屬導線302可允許較厚的金屬厚度，以得預防因溫度循環(huán)中熱膨脹 系數(shù)不協(xié)調(diào)所造成的應力。
接續(xù)，另一介電層306根據(jù)光微影蝕刻程序通過移除選定部分的介電層 306而形成于介電層305上以覆蓋重分布層302及數(shù)個形成其上的開孔。每 一開孔具有一接觸金屬球(焊錫球)307以電子耦合至印刷電路板或外部部 件(凸起底部金屬鍍覆(UBM)結(jié)構(gòu)未顯示于圖式中)。 一實施例中，介電 層306的材料可為含硅型材料，例如硅氧垸聚合物(SINR)，具有大于100 (ppmTC)的熱膨脹系數(shù)(CTE)、約40°/。的伸長率(最好為30-50°/。)及硬度 于塑料及橡膠材料之間。該含硅型介電層306于重分布金屬層上的厚度最好 為10微米至50微米，且該含硅型介電層306于重分布金屬層下的厚度約3 微米。
此外，重分布層302可通過低功率濺鍍程序黏附于含硅彈性介電層305 以形成種子金屬層(例如鈦/銅合金)，因此種子金屬層及彈性介電層305間 的黏著力較重分布層302及焊錫金屬接合物的黏著力為弱。 一實施例中，濺 鍍種子金屬層程序中的功率密度最好為預蝕刻時0.1千瓦(kW)至0.5千瓦 (kW)，濺鍍種子金屬層時l千瓦(kW)至4千瓦(kW)。于紅外線回焊 測試(IR-reflow)之后，焊錫金屬可形成與重分布層302連接的焊錫球307。 當焊錫球307焊接至印刷電路板時，因溫度對焊錫球307及重分布層302間 的接合部分影響而導致應力產(chǎn)生，由于彈性介電層305的可變形特性及重分 布層302與彈性介電層305間的微弱黏著力，故該焊錫球307將不會毀損。 一實施例中，彈性介電層的形變比約為30%至50%。
另一實施例中，如圖4所示，其根據(jù)本發(fā)明描繪具積層的扇出(擴散) 式晶圓級封裝結(jié)構(gòu)。該封裝結(jié)構(gòu)包含一晶粒401，其形成于固定基板400上。例如，固定基板400的材料包含金屬、玻璃、硅、陶瓷、玻璃纖維板(FR4)、 耐高溫玻璃纖維板(FR5)、雙馬來酰亞胺三氮雜苯樹脂(BT)、聚亞酰胺 (PI)或印刷電路板(PCB)。核心黏膠402形成于固定基板400上且填入 基板400與鄰近晶粒401間的區(qū)域。彈性介電層406形成于核心黏膠402上 以覆蓋晶粒401及數(shù)個形成于晶粒401的金屬焊墊403上的開孔。彈性介電 層406的材料可為含硅型材料，例如硅氧垸聚合物(SINR)，具有大于IOO (ppmTC)的熱膨脹系數(shù)(CTE)及約40%的伸長率(最好為30-50%)。重分 布層導線(RDL) 405成于晶粒401上且透過內(nèi)部連接金屬404電子連接至 輸出入焊墊403。重分布層導線405根據(jù)光微影蝕刻技術通過移除選定部分 的重分布金屬層而形成于內(nèi)部連接金屬404及彈性介電層406上。
同樣地，介電層407根據(jù)光微影蝕刻程序通過移除選定部分的介電層407 而形成于介電層406上以覆蓋重分布層405及數(shù)個形成其上的開孔。每一開 孔具有一接觸金屬球(焊錫球)408以電子耦合至印刷電路板或外部部件。 一實施例中，介電層407的材料可為含硅型材料，例如硅氧烷聚合物(SINR)， 具有大于100 (ppmTC)的熱膨脹系數(shù)(CTE)及約40%的伸長率(最好為 30-50%)。
同理，重分布層405可通過低功率濺鍍程序黏附于含硅型介電層406以 形成種子金屬層，因此種子金屬層及介電層406間的黏著力較重分布層405 及焊錫金屬接合物的黏著力為弱。 一實施例中，濺鍍程序中的功率密度最好 為預蝕刻時0.1千瓦(kW)至0.5千瓦(kW)，濺鍍金屬層時l千瓦(kW) 至4千瓦(kW)。于紅外線回焊測試(IR-reflow)之后，焊錫球408連接至 重分布層405 (凸起底部金屬鍍覆(UBM)結(jié)構(gòu)未顯示于圖式中)。當悍錫 球408焊接至印刷電路板時，因溫度對焊錫球408及重分布層405間的接合 部分影響而導致應力產(chǎn)生，由于彈性介電層406的可變形特性及重分布層405 與彈性介電層406間的微弱黏著力，故該焊錫球408將不會毀損。 一實施例 中，彈性介電層的形變比約為30%至50%。如圖5所示， 一剪力桿502應用至焊錫球剪力測試。當形成(焊接)于 焊錫金屬墊503上的焊錫球504受到剪力桿502的推力，于初期測試階段時， 焊錫金屬墊503 (例如重分布金屬層上的凸起底部金屬鍍覆(UBM))將會 因具40%伸長率的含硅型介電層501可某程度地變形且焊錫金屬墊503及含 硅型介電層501間微弱的黏著力而被提起。于最終測試階段時，若透過剪力 桿602的推力超過含硅彈性介電層601的伸長極限，則耦合至焊錫球604的 焊錫金屬墊603將從原本位置剝離。此外，若透過剪力桿602的推力無超過 含硅彈性介電層601的伸長極限，則焊錫金屬墊603將回復至原本位置。換 言之，此實施例中，電路板級溫度循環(huán)測試或球剪力測試的失敗模式為焊錫 金屬墊603 (重分布金屬層)從彈性介電層601剝離，如圖6所示。此樣情 況下，即使焊錫金屬墊603己從原本位置移動，焊錫金屬球仍連接至重分布 金屬層，而因此無電性失效。根據(jù)本發(fā)明的結(jié)構(gòu)遂開始切斷焊錫球，以至焊 錫球離開原本位置(彈性介電層的變形特性)，于剪力桿釋放推力后若切斷 距離未超過則焊錫球可回復至相同位置。
又另一實施例中，如圖7所示，其根據(jù)本發(fā)明描繪具積層的芯片尺寸封 裝結(jié)構(gòu)，其中焊錫球708透過輸出入焊墊709架置于印刷電路板710上。該 芯片尺寸封裝結(jié)構(gòu)包含晶粒702，其形成于固定基板700上。核心黏膠701 形成于固定基板700上且填入基板700與鄰近晶粒702間的區(qū)域。彈性介電 層706形成于核心黏膠701上以覆蓋晶粒702及數(shù)個形成于晶粒702的金屬 焊墊703上的開孔。重分布層導線(RDL) 705形成于晶粒702上且透過內(nèi) 部連接金屬704電子連接至輸出入焊墊703。該重分布層導線705形成于內(nèi) 部連接金屬704及彈性介電層706上。
同樣地，介電層707形成于介電層706上以覆蓋重分布層705及數(shù)個形 成其上的開孔。每一開孔具有接觸金屬球(焊錫球)708以電子耦合至印刷 電路板或外部部件710。
重分布層705及彈性介電層706間的黏著力為微弱，因此當于高溫情況下施予外力(如箭頭所指)時，介電層706將會變形，如圖8所示。藉此， 重分布層705可能稍微從彈性介電層706的表面剝離。此領域的技藝者得注 意到介電層706的形變比可由彈性介電層706的厚度而決定。由于重分布層 705輕微剝離，故其不會造成電性失效。因此，特別當焊錫球遠離接合點時， 本發(fā)明的封裝結(jié)構(gòu)壽命將會增加。
因此，根據(jù)本發(fā)明上述封裝結(jié)構(gòu)具有以下所列的優(yōu)點本發(fā)明的芯片尺 寸封裝或晶圓級封裝結(jié)構(gòu)可避免焊錫球經(jīng)焊接至印刷電路板后，因溫度改變 或所受外力造成加強的應力而產(chǎn)生焊錫球毀損的開路。此外，無需額外的材 料予以強化焊錫球。
雖已說明及敘述特定的實施例，然而，此技術領域的技藝者將得以明了， 在不脫離權(quán)利要求書所欲限定的范圍下得做若干修改。
權(quán)利要求
1. 一封裝結(jié)構(gòu)，其特征在于，所述的封裝結(jié)構(gòu)包含積層，其由彈性介電層所組成；以及導電層，其設置于所述的積層且耦合至一晶粒，其中所述的導電層利用濺鍍金屬層程序而形成，使所述的導電層及所述的彈性介電層間獲得較所述的導電層及焊錫球間為弱的黏著力。
2. 根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，其中所述的濺鍍種子 金屬層程序的功率密度為預蝕刻時0.1千瓦至0.5千瓦，濺鍍種子金屬層時1 千瓦至4千瓦。
3. 根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，其中所述的彈性介電 層具有大于100百萬分之一每攝氏度的熱膨脹系數(shù)及30°/。以上的伸長率的特 性，或大于100百萬分之一每攝氏度的熱膨脹系數(shù)及約30%至50%的伸長率 的特性。
4. 根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，其中所述的彈性介電 層包含數(shù)個含硅型介電層。
5. 根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，其中所述的彈性介電 層于所述的導電層以下的厚度為3微米以上，以及所述的彈性介電層于所述 的導電層以上的厚度約為10至50微米。
6. 根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，其中所述的導電層包 含重分布金屬層或內(nèi)部連接金屬層。
7. 根據(jù)權(quán)利要求6所述的封裝結(jié)構(gòu)，其特征在于，其中所述的重分布金 屬層的厚度為5微米以上或約為10至15微米。
8. 根據(jù)權(quán)利要求6所述的封裝結(jié)構(gòu)，其特征在于，其中所述的重分布金 屬層包含鈦、銅和金合金或鈦、銅、鎳和金合金。
9. 根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，其中所述的導電層的厚度為5微米以上。
10.根據(jù)權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于，其還包含一印刷電路 板，其耦合至所述的焊錫球， 一黏膠層，其環(huán)繞所述的晶粒，以及一固定基 板，其中所述的黏膠層及所述的晶粒形成于所述的固定基板上。
全文摘要
本發(fā)明揭露了一種晶圓級封裝結(jié)構(gòu)。利用具低介電系數(shù)k的彈性材料作為半導體組件封裝的積層的介電層材料，以改善可靠度，特別是電路板級溫度循環(huán)測試中的可靠度。原則上，彈性介電層可吸收因熱膨脹系數(shù)(CTE)不協(xié)調(diào)所造成的應力。
文檔編號H01L23/485GK101425492SQ20071018494
公開日2009年5月6日 申請日期2007年10月30日 優(yōu)先權(quán)日2007年10月30日
發(fā)明者周昭男, 楊文焜, 黃清舜 申請人:育霈科技股份有限公司