專利名稱：封裝結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種封裝結(jié)構(gòu)其制造方法，特別是涉及一種可降低芯片之 間相互電》茲干擾，使封裝結(jié)構(gòu)具有高穩(wěn)定性、高產(chǎn)品品質(zhì)、小體積及低成 本等功效的具有多個芯片的封裝結(jié)構(gòu)及其制造方法。
背景技術(shù)：
為了迎合市場的需求，近年來業(yè)界均致力于研發(fā)制造重量更輕、體積 更小的消費性電子產(chǎn)品，并且在電子裝置極度有限的空間中，加入更多功 能、線路更復(fù)雜的芯片。在半導(dǎo)體芯片的封裝制造程序中(即制程)中，一般 是將半導(dǎo)體芯片接合于基板上，并且將芯片電性連接于基板上，藉以將內(nèi)
部的微電子元件及電路電性連接至外界。隨著現(xiàn)今電子產(chǎn)品內(nèi)芯片線路的 復(fù)雜化，無論是芯片上的電性連接點數(shù)目、或是基板上的針腳密集度，均快 速地增加。另外，為因應(yīng)高整合性且多能化的各樣電子產(chǎn)品，業(yè)界發(fā)展出 一種多芯片封裝結(jié)構(gòu)，其是將多個不同功能的芯片設(shè)置于一基板上，并且 整合封裝于單一的封裝結(jié)構(gòu)中。如此一來，可以增加芯片的密度，提升空 間運用的效率。
然而每一個半導(dǎo)體芯片在運作時，不可避免地均會產(chǎn)生電磁輻射，隨著 封裝結(jié)構(gòu)體積的小型化，該種將多個芯片整合于單一封裝結(jié)構(gòu)中的方式，使 得芯片間的距離大幅減小，增加了不同芯片之間相互干擾的問題。如此一
來，不僅提高了噪訊(noise)值，影響了芯片運作的品質(zhì)，更讓芯片間的距 離無法進(jìn)一步縮減，使得封裝結(jié)構(gòu)的小型化受到一定程度的限制。
由此可見，上述現(xiàn)有的封裝結(jié)構(gòu)及其制造方法在產(chǎn)品結(jié)構(gòu)、制造方法 及使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為解決上 述存在的問題，相關(guān)廠商莫不費盡心思來謀求解決的道，但長久以來一直 未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品封裝結(jié)構(gòu)及其制造方法又沒有適 切的結(jié)構(gòu)及方法能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因 此如何能創(chuàng)設(shè)一種新的封裝結(jié)構(gòu)及其制造方法，實屬當(dāng)前重要研發(fā)課題的 一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。
有鑒于上述現(xiàn)有封裝結(jié)構(gòu)存在的缺陷，本發(fā)明人基于從事產(chǎn)品設(shè)計制 造多年豐富實務(wù)經(jīng)驗及專業(yè)知識，并配合學(xué)理的運用，積極加以研究創(chuàng)新， 以期創(chuàng)設(shè)一種新的封裝結(jié)構(gòu)及其制造方法，使其更具實用性。經(jīng)過不斷研 究、設(shè)計，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的封裝結(jié)構(gòu)存在的缺陷，而提供一種新型 結(jié)構(gòu)的封裝結(jié)構(gòu)，所要解決的技術(shù)問題是將一屏蔽板設(shè)置于一第一芯片以 及一第二芯片之間，用以降低第 一芯片及第二芯片之間的相互電磁干擾，使
得封裝結(jié)構(gòu)具有高穩(wěn)定性、高產(chǎn)品品質(zhì)、小體積以及低開發(fā)成本等功效。
本發(fā)明的另一目的在于，克服現(xiàn)有的封裝結(jié)構(gòu)的制造方法所存在的缺 陷，而提供一種新的封裝結(jié)構(gòu)的制造方法，所要解決的技術(shù)問題是使其第一 芯片及第二芯片之間產(chǎn)生的相互電磁干擾得以減少，從而更加適于實用。
本發(fā)明的目的及解決其技術(shù)問題是釆用以下的技術(shù)方案來實現(xiàn)的。依
據(jù)本發(fā)明提出的一種封裝結(jié)構(gòu)，其包括 一基板，具有一上表面及一下表 面；一屏蔽板，設(shè)置于該上表面； 一第一芯片，設(shè)置于該屏蔽板上，該第一芯 片是電姓連接于該基板； 一第一封膠，設(shè)置于該上表面，該第一封膠是覆 蓋該屏蔽板及該第一芯片； 一第二芯片，設(shè)置于該下表面，該第二芯片是 電性連接于該基板；以及一第二封膠，設(shè)置于該下表面，該第二封膠是覆 蓋該第二芯片。
本發(fā)明的目的及解決其技術(shù)問題還可釆用以下技術(shù)措施進(jìn)一步實現(xiàn)。
前述的封裝結(jié)構(gòu)，其中所述的基板具有一接合墊，位于該上表面，該屏 蔽板是連接于該接合墊。
前述的封裝結(jié)構(gòu)，其中所述的接合墊是為矩形、環(huán)形或螺旋形的平板。
前述的封裝結(jié)構(gòu)，其更包括 一導(dǎo)體引線，是導(dǎo)通該基板，該導(dǎo)體引 線是具有一第一端及一第二端，該第一端是電性連接于該屏蔽板；及一焊 料球，設(shè)置于該下表面，該第二端是連接于該焊料球。其中所述的焊料球 包括 一第一材料，具有一第一熔點； 一第二材料，包覆該第一材料，并具 有一第二熔點；其中，該第一熔點高于該第二熔點。
前述的封裝結(jié)構(gòu)，其中所述的焊料球為一接地錫球，該屏蔽板是為導(dǎo)電 材質(zhì)，該屏蔽板經(jīng)由該導(dǎo)體引線及該焊料球電性連接至一接地面。
前述的封裝結(jié)構(gòu)，其中所述的屏蔽板具有復(fù)數(shù)個孔洞或者是所述的屏 蔽板為一螺旋狀結(jié)構(gòu)。
本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本 發(fā)明提出的一種封裝結(jié)構(gòu)的制造方法，其包括提供一基板，該基板具有 一上表面及一下表面；配置一屏蔽板于該上表面；配置一第一芯片于該屏 蔽板上；充填一第一封膠于該上表面，該第一封膠覆蓋該屏蔽板及該第一芯 片；配置一第二芯片于該下表面；以及充填一第二封膠于該下表面，該第二 封膠是覆蓋該第二芯片。
本發(fā)明的目的及解決其技術(shù)問題另外還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種封裝結(jié)構(gòu)，其包括 一封裝件，包括 一基板；及一第 一芯片，電性連接于該基板； 一屏蔽板，設(shè)置于該封裝件的上方； 一支撐 件，設(shè)置于該屏蔽板下； 一第二芯片，設(shè)置于該屏蔽板上，且電性連接于該 基板；以及一第一封膠，設(shè)置于該基板上，且覆蓋該屏蔽板及該第二芯片。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實現(xiàn)。
前述的封裝結(jié)構(gòu)，其中所述的支撐件為一擬芯片，設(shè)置于該第一芯片 及該屏蔽板之間，且該第一封膠更覆蓋該擬芯片。
前述的封裝結(jié)構(gòu)，其中所述的支撐件是為一第二封膠，設(shè)置于該屏蔽板 及該基板之間，該第二封膠更覆蓋該第二芯片。
前述的封裝結(jié)構(gòu)，其中所述的基板具有一開口，該第一芯片設(shè)置于該開 口內(nèi)。
前述的封裝結(jié)構(gòu)，其中所述的支撐件是為一第二封膠，設(shè)置于該開口內(nèi) 以及該屏蔽板與該基板之間，該第一封膠更覆蓋該第二封膠。
前述的封裝結(jié)構(gòu)，其更包括 一導(dǎo)體引線，是導(dǎo)通該基板，該導(dǎo)體引 線是具有一第一端及一第二端，該第一端是藉由一導(dǎo)電元件連接于該屏蔽 板;及一焊料球，設(shè)置于該基板的一下表面，該第二端是連接于該焊料球。
前述的封裝結(jié)構(gòu)，其中所述的焊料球為一接地錫球，該屏蔽板是為導(dǎo) 電材質(zhì)，且經(jīng)由該導(dǎo)電元件、該導(dǎo)體引線及該焊料球電性連接至一接地面。
前述的封裝結(jié)構(gòu)，其中所述的焊料球包括 一第一材料，具有一第一熔 點；及一第二材料，是包覆該第一材料，并具有一第二熔點；其中，該第一熔 點高于該第二熔點。
前述的封裝結(jié)構(gòu)，其中所述的導(dǎo)電元件是選自由一導(dǎo)電膠或一導(dǎo)電金 屬球所組成的族群。
前述的封裝結(jié)構(gòu)，其中所述的屏蔽板具有復(fù)數(shù)個孔洞或者是其中該屏 蔽板為一螺旋狀結(jié)構(gòu)。。
本發(fā)明的目的及解決其技術(shù)問題另外再采用以下技術(shù)方案來實現(xiàn)。依 據(jù)本發(fā)明提出的一種封裝結(jié)構(gòu)的制造方法，其包括提供一封裝件，該封裝 件包括一第一芯片及一基板，該第一芯片是電性連接于該基板；配置一屏 蔽板于該封裝件上；配置一第二芯片于該屏蔽板上；以及充填一第一封膠 于該基板，該第一封膠覆蓋該屏蔽板及該第二芯片。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案 可知，本發(fā)明的主要技術(shù)內(nèi)容如下
根據(jù)本發(fā)明，提出一種封裝結(jié)構(gòu)，包括一基板、 一屏蔽板(shielding plate)、 一第一芯片、 一第一封膠、 一第二芯片及一第二封膠?；寰哂?一上表面及一下表面。屏蔽板設(shè)置于上表面。 一第一芯片是設(shè)置于屏蔽板 上，并且電性連接于基板。第一封膠是設(shè)置于上表面，并且覆蓋屏蔽板及第
一芯片。第二芯片設(shè)置于下表面，并且電性連接于基板。第二封膠設(shè)置于下 表面，并且覆蓋第二芯片。
根據(jù)本發(fā)明，另提出一種封裝結(jié)構(gòu)的制造方法，首先提供一基板，該基 板具有一上表面及一下表面。其次，配置一屏蔽板于上表面，并且配置一第 一芯片于該屏蔽板上。接著，充填一第一封膠于上表面，第一封膠覆蓋屏 蔽板及第一芯片。再來，配置一第二芯片于下表面，然后充填一第二封膠 于下表面，第二封膠是覆蓋該第二芯片。
及有益效果 1、 本發(fā)明是利用設(shè)置屏蔽板于第一芯片以及第二芯片之間的方式，使 得第一芯片及第二芯片之間可受到屏蔽板的屏蔽，避免了兩芯片運作時產(chǎn) 生相互電磁干擾現(xiàn)象，提升芯片運作的準(zhǔn)確性及芯片運作穩(wěn)定性，進(jìn)而提升 了產(chǎn)品的品質(zhì)。
2、 其次，依照本發(fā)明較佳實施例的封裝結(jié)構(gòu)僅需在原有封裝結(jié)構(gòu)的元 件中，如芯片、基板及封膠等元件中，增加設(shè)置屏蔽板于第一芯片及第二 芯片之間即可，因此可以節(jié)省成本，并且使封裝結(jié)構(gòu)更具有節(jié)省空間的優(yōu) 點。并且，其是相容于原有的封裝結(jié)構(gòu)制程，可節(jié)省開發(fā)新制程的成本。
3、 再者，藉由屏蔽板屏蔽兩芯片間的相互干擾，可以進(jìn)一步減小兩芯 片間的距離，進(jìn)而能夠縮小封裝結(jié)構(gòu)的體積。
綜上所述，本發(fā)明的封裝結(jié)構(gòu)，將一屏蔽板設(shè)置于一第一芯片以及一第 二芯片之間，可以降低第一芯片及第二芯片之間的相互電磁干擾，使得封 裝結(jié)構(gòu)具有高穩(wěn)定性、高產(chǎn)品品質(zhì)、小體積以及低開發(fā)成本等功效。本發(fā) 明的封裝結(jié)構(gòu)的制造方法，可以使第一芯片及第二芯片之間產(chǎn)生的相互電 磁干擾得以減少，非常適于實用。本發(fā)明具有上述諸多優(yōu)點及實用價值，其 不論在產(chǎn)品結(jié)構(gòu)、方法或功能上皆有較大改進(jìn)，在技術(shù)上有顯著的進(jìn)步，并 產(chǎn)生了好用及實用的效果，且較現(xiàn)有的封裝結(jié)構(gòu)具有增進(jìn)的突出功效，從而 更加適于實用，并具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進(jìn)步、實用的 新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的 技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和 其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附 圖，詳細(xì)"^兌明如下。


圖1A是本發(fā)明第一實施例的基板的示意圖。 圖1B是屏蔽板配置于圖1A的基板上的示意圖。
圖1C是第一芯片配置于圖1B的屏蔽板上的示意圖。
圖1D是第一封膠充填于圖1C的基板的示意圖。
圖1E是第二芯片配置于圖ID的基板下表面的示意圖。
圖1F是第二封膠充填于圖1E的基板下表面的示意圖。
圖1G是焊料球配置于圖1F的基板下表面的示意圖。
圖2是包括多個材料層的屏蔽板的示意圖。
圖3是包括多個材料的焊料球的示意圖。
圖4A是依照本發(fā)明第二實施例的封裝件的示意圖。
圖4B是支撐件配置于圖4A的封裝件上的示意圖。
圖4C是屏蔽板配置于圖4B的支撐件上的示意圖。
圖4D是第二芯片配置于圖4C的屏蔽板上的示意圖。
圖4E是第一封膠充填于圖4D的基板的示意圖。
圖4F是焊料球配置于圖4E的基板下表面的示意圖。
圖4G是以擬芯片作為支撐件的封裝結(jié)構(gòu)的示意圖。
圖5A是依照本發(fā)明第三實施例的基板的示意圖。
圖5B是膠膜配置于圖5A的基板下表面的示意圖。
圖5C是第一芯片黏貼于圖5B的膠膜上的示意圖。
圖5D是支撐件配置于圖5C的封裝件的示意圖。
圖5E是依照本發(fā)明第三實施例的封裝結(jié)構(gòu)的示意圖。
圖6是依照本發(fā)明第四實施例的封裝結(jié)構(gòu)的示意圖。
具體實施例方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功 效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的封裝結(jié)構(gòu)及其制造方 法其具體實施方式
、結(jié)構(gòu)、步驟、特征及其功效，詳細(xì)說明如后。
以下系提出較佳之實施例作為本發(fā)明之詳細(xì)說明，該些實施例不同之 處在于封裝結(jié)構(gòu)中各元件的配置方式。然而該些實施例是用以作為范例說 明，并不會限縮本發(fā)明欲保護(hù)的范圍，且該些實施例皆不脫離后附申請專 利范圍所界定之范圍。再者，實施例中之圖示亦省略不必要之元件，以清 楚顯示本發(fā)明之技術(shù)特點。
第一實施例
請同時參閱圖1A 1G所示，圖1A是繪示依照本發(fā)明第一實施例的基 板的示意圖；圖1B是繪示屏蔽板配置于圖1A的基板上的示意圖；圖1C是 繪示第一芯片配置于圖1B的屏蔽板上的示意圖；圖1D是繪示第一封膠充 填于圖1C的基板的示意圖；圖1E是繪示第二芯片配置于圖1D的基板下表 面的示意圖；圖1F是繪示第二封膠充填于圖1E的基板下表面的示意圖；圖1G是繪示焊料球配置于圖1F的板下表面的示意圖。
如圖1A所示，依照本發(fā)明第一實施例的封裝結(jié)構(gòu)的制造方法，包括以 下步驟
首先，提供一基板ll，該基板11具有一上表面lla、 一下表面llb及 一接合墊llc。接合墊llc位于上表面lla，且其為例如是矩形、環(huán)形或螺 旋形的平板。
接著，如圖1B所示，配置一屏蔽板13于上表面lla。在本實施例中，該 屏蔽板13例如是藉由一導(dǎo)電膠(conductive adhesive) 14連接于接合墊 llc,用以電性連接于接合墊llc。
再來，如圖1C所示，配置一第一芯片15于屏蔽板13上，并且打線接合 第一芯片15及基板11。
其次，如圖1D所示，充填一第一封膠16于上表面lla,其是覆蓋屏蔽板 13及第一芯片15。
然后，如圖1E所示，配置一第二芯片17于下表面llb，并且打線接合第 二芯片17及基板11。
再者，如圖1F所示，充填一第二封膠18于下表面lib,其是覆蓋第二芯 片17。較佳地是，第二封膠18僅覆蓋部分下表面llb。
此外，配置一焊料球19于下表面llb。如圖1G所示，基板11包括一導(dǎo) 體引線12，其是導(dǎo)通基板ll，并且具有一第一端12a及一第二端12b。第 一端12a連接于接合墊llc，第二端12b是連接于焊料球19。配置焊料球 19于基板11的下表面llb后，即完成依照本發(fā)明第一實施例的封裝結(jié)構(gòu) 100。
更進(jìn)一步來說，本實施例的屏蔽板13，可以具有多個孔洞，或者是具 有螺旋狀的結(jié)構(gòu)，且屏蔽板13的面積較佳地大于第一芯片15及第二芯片 17的面積。再者，屏蔽板13的材料可為單一的導(dǎo)電材質(zhì)，然而其也可包括 多個材料層。請同時結(jié)合參閱圖2所示，其是包括多個材料層的屏蔽板的 示意圖，該屏蔽板13包括一導(dǎo)電層131及一非導(dǎo)電層132。另一方面，導(dǎo)體 引線12的第一端12a電性連接于接合,墊llc，而導(dǎo)體引線的第二端12b電 性連接于焊料球19，該焊料球19例如是接地錫球，屏蔽板13是經(jīng)由接合 墊llc、導(dǎo)體引線12及焊料球19電性連接至一接地面。
請同時參閱圖3所示，其是包括多個材料的焊料球的示意圖。該焊料 球19，較佳地包括一第一材料191及一第二材料192，第二材料192是包 覆第一材錄191。第一材料191具有一第一熔點，第二材料192具有一第二 熔點，且第一熔點高于第二熔點。配置焊料球19至下表面llb時，是加熱 焊料球19至第二熔點以熱熔該第二材料192，由于第一材料191此時仍保 持固態(tài)，使得焊料球19至少可維持第一材料191得到的高度h。因此，當(dāng)封
裝結(jié)構(gòu)100經(jīng)由焊料球19與外部元件(未顯示于圖中)接合時，可維持封裝
結(jié)構(gòu)100與外部元件間的距離，避免外部元件接觸第二封膠18。
上述依照本發(fā)明第一實施例的封裝結(jié)構(gòu)及其制造方法，藉由配置屏蔽 板13于基板11的上表面lla、配置第一芯片15于屏蔽板13上以及配置第 二芯片17于基板11的下表面lib的方式，也就是讓屏蔽板13位于第一芯 片15及第二芯片17之間。此外，更讓屏蔽板13經(jīng)由接合墊llc、導(dǎo)體引 線12及焊料球19電性連接至一接地面，使得封裝結(jié)構(gòu)100運作時，第一芯 片15及第二芯片17之間受到屏蔽板13遮蔽，避免了兩芯片間發(fā)生相互千 擾，可以提升芯片運作的準(zhǔn)確性，整體而言大幅提升了產(chǎn)品的穩(wěn)定性。 第二實施例
請同時參閱圖4A 4F所示，圖4A是繪示依照本發(fā)明第二實施例的封 裝件的示意圖；圖4B是繪示支撐件配置于圖4A的封裝件上的示意圖；圖4C 是繪示屏蔽板配置于圖4B的支撐件上的示意圖；圖4D是繪示第二芯片配 置于圖4C的屏蔽板上的示意圖；圖4E是繪示第一封膠充填于圖4D的基板 的示意圖；圖4F是繪示焊料球配置于圖4E是基板下表面的示意圖。依照 本發(fā)明第二實施例的封裝結(jié)構(gòu)的制造方法，包括以下步驟
首先，提供一封裝件40，該封裝件40包括一基板41以及一第一芯片 42，且第一芯片42例如是利用打線接合方式電性連接于基板41，如圖4A所 示。
其次，如圖4B所示，配置一支撐件43于該封裝件40上。在本實施例 中，支撐件43例如是一第二封膠，配置該支撐件43的方法，包括下述步驟
首先，充填第二封膠于基板41，該第二封膠是為覆蓋第一芯片42。接 著，固化該第二封膠。
接著，配置一屏蔽板44于支撐件43上。如圖4C所示，支撐件43是 使屏蔽板44及第一芯片42之間相隔一間距dl，因此屏蔽板44不會接觸第 一芯片42打線接合于基板41的一金線421，可以避免發(fā)生短路的現(xiàn)象。另 外，基板41更包括一導(dǎo)體引線48,其是導(dǎo)通基板41，并且具有一第一端48a 及一第二端48b。第一端48a藉由一導(dǎo)電元件45連接于屏蔽板44,該導(dǎo)電 元件45例如是一導(dǎo)電膠或一導(dǎo)電錫球。
再來，如圖4D所示，配置一第二芯片46于屏蔽板44上，并且打線接 合第二芯片46及基板41。該屏蔽板44是面積較佳地大于第一芯片42以及 第二芯片46的面積。
接著，充填一第一封膠47于基板41，第一封膠47覆蓋屏蔽板44、第二 芯片46及支撐件43，如圖4E所示。
然后，如圖4F所示，配置一焊料球49于基板41的一下表面41a。導(dǎo)體 引線48的第二端48b是連接于焊料球49。配置焊料球49之后，就完成依照 本發(fā)明第二實施例的封裝結(jié)構(gòu)400。
在本實施例中，支撐件43是以第二封膠為例進(jìn)行說明，然而在本發(fā)明 所屬技術(shù)領(lǐng)域中具有通常知識的技術(shù)人員可知，本發(fā)明的技術(shù)并不限制于 此，支撐件43可為任何讓屏蔽板44及第一芯片42相互間隔開的物件。請 參閱圖4G所示，其是繪示以擬芯片作為支撐件的封裝結(jié)構(gòu)的示意圖，擬芯片 43，是設(shè)置于屏蔽板44以及第一芯片42之間，并且使屏蔽板44及第一芯 片42相隔一間距d2，用以避免屏蔽板44接觸金線421。
除此之外，導(dǎo)體引線48的第一端48a藉由導(dǎo)電元件45電性連接于屏 蔽板44,而導(dǎo)體引線48的第二端48b電性連接于焊料球49，該焊料球49 例如接地錫球，屏蔽板44是經(jīng)由導(dǎo)電元件45、導(dǎo)體引線48及焊料球49電 性連接至一接地面。
再者，本實施例中屏蔽板44以及焊料球49的材質(zhì)，與上述依照本發(fā)明 第 一 實施例所述的屏蔽板13及焊料球19相同，亦包括多個不同的材料(如 圖2及圖3所示)，此處不再加以贅述。
第三實施例
本發(fā)明第三實施例的封裝結(jié)構(gòu)與上述第二實施例的封裝結(jié)構(gòu)400 (如圖 4F所示)，不同之處在于第一芯片及基板的相對位置，其余相同之處在此不 再加以贅述。
請同時參閱圖5A 5C所示，圖5A是繪示依照本發(fā)明第三實施例的基 板的示意圖；圖5B是繪示膠膜配置于圖5A的基板下表面的示意圖；圖5C 是繪示第一芯片黏貼于圖5B的膠膜上的示意圖。本實施例中，提供封裝件 的步驟更包括以下步驟
首先，如圖5A所示，提供一基板51,其是具有一開口 51a。
其次，如圖5B所示，提供一膠膜58于基板51的一下表面51b,該膠膜 58的面積是大于開口 51a的面積。
接著，如圖5C所示，黏貼一第一芯片52于膠膜58上，并且打線接合 第一芯片52及基板51,用以設(shè)置第一芯片52于開口 51a中。打線接合后 的基板51及第一芯片52即為封裝件50。
依照本實施例的封裝結(jié)構(gòu)的制造方法，接著進(jìn)行配置支撐件的步驟，請 同時參閱圖5D所示，其是繪示支撐件配置于圖5C的封裝件的示意圖。本 實施例的支撐件53例如一第二封膠，配置該支撐件53的步驟更包括下述 步驟
首先，充填第二封膠于開口 51a內(nèi)及基板51上，第二封膠是覆蓋第一芯 片52。接著，固化該第二封膠，固化后的第二封膠即為支撐件53。
接著，移除膠膜58,并且進(jìn)行配置屏蔽板、配置第二芯片以及充填第 一封膠的步驟。該些配置屏蔽板、配置第二芯片以及充填第一封膠的步驟
是與上述依照本發(fā)明第二實施例的封裝結(jié)構(gòu)的制造方法相同，故此處不再 加以重復(fù)名又述。
請參閱圖5E所示，其是繪示依照本發(fā)明第三實施例的封裝結(jié)構(gòu)的示意 圖。充填第一封膠47于基板51之后，即完成依照本發(fā)明第三實施例的封 裝結(jié)構(gòu)500。封裝結(jié)構(gòu)500包括封裝件50、屏蔽板44、支撐件53、第二芯 片46、第一封膠47、導(dǎo)體引線48以及焊料球49。封裝結(jié)構(gòu)500是利用設(shè) 置第一芯片52于基板51的開口 51a中的方式，能夠縮減封裝結(jié)構(gòu)500的 高度，可更進(jìn)一步地小型化封裝結(jié)構(gòu)500。
第四實施例
請參閱圖6所示，其是繪示依照本發(fā)明第四實施例的封裝結(jié)構(gòu)的示意 圖。本發(fā)明第四實施例的封裝結(jié)構(gòu)600，包括一基板41、 一第一芯片62、 一 屏蔽板44、 一第二芯片46、 一第一封膠47、 一導(dǎo)體引線48以及一焊料球 49。本實施例的封裝結(jié)構(gòu)600與上述第二實施例的封裝結(jié)構(gòu)400 (繪示于圖 4F中)不同之處在于，本實施例的封裝結(jié)構(gòu)600中，第一芯片62是以倒裝 芯片接合(flip chip)的方式設(shè)置于基板41上，其余相同之處，本實施例 不再詳加贅述。
由于第一芯片62是以倒裝芯片接合的方式設(shè)置于基板41上，并且藉由 位于第一芯片62下方的多個接腳(pin)65電性連接于基板41，使得屏蔽板 44可直接設(shè)置于第一芯片62上。如此一來可以節(jié)省成本，并且使封裝結(jié)構(gòu) 600更具有節(jié)省空間的優(yōu)點。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式 上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā) 明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利 用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實 施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以 上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方 案的范圍內(nèi)。
權(quán)利要求
1、一種封裝結(jié)構(gòu)，其特征在于其包括一基板，具有一上表面及一下表面；一屏蔽板，設(shè)置于該上表面；一第一芯片，設(shè)置于該屏蔽板上，該第一芯片是電性連接于該基板；一第一封膠，設(shè)置于該上表面，該第一封膠是覆蓋該屏蔽板及該第一芯片；一第二芯片，設(shè)置于該下表面，該第二芯片是電性連接于該基板；以及一第二封膠，設(shè)置于該下表面，該第二封膠是覆蓋該第二芯片。
2、 如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于其中所述的基板具有一 接合墊，位于該上表面，該屏蔽板是連接于該接合墊。
3、 如權(quán)利要求2所述的封裝結(jié)構(gòu)，其特征在于其中所述的接合墊是為 矩形、環(huán)形或螺旋形的平板。
4、 如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于更包括一導(dǎo)體引線，是導(dǎo)通該基板，該*引^^:具有一第 一端及一第二端，該 第一端是電性連接于該屏蔽板；及一焊料球，設(shè)置于該下表面，該第二端是連接于該焊料球。
5、 如權(quán)利要求4所述的封裝結(jié)構(gòu)，其特征在于其中所述的焊料球為一 接地錫球，該屏蔽板是為導(dǎo)電材質(zhì)，該屏蔽板經(jīng)由該導(dǎo)體引線及該焊料球 電性連接至一接地面。
6、 如權(quán)利要求4所述的封裝結(jié)構(gòu)，其特征在于其中所述的焊料球包括: 一第一材料，具有一第一熔點；一第二材料，是包覆該第一材料，并具有一第二熔點； 其中，該第一熔點高于該第二熔點。
7、 如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于其中所述的屏蔽板具有 復(fù)數(shù)個孔洞或者是所述的屏蔽板為一螺旋狀結(jié)構(gòu)。
8、 一種封裝結(jié)構(gòu)的制造方法，其特征在于其包括 一基板，該基板具有一上表面及一下表面； 一屏蔽^反于該上表面； 一第一芯片于該屏蔽板上；一第一封膠于該上表面，該第一封膠覆蓋該屏蔽板及該第一芯片； 一第二芯片于該下表面；以及一第二封膠于該下表面，該第二封膠是覆蓋該第二芯片。
9、 一種封裝結(jié)構(gòu)，其特征在于其包括 一封裝件，包括供置置填置填&配配充配充 一基板；及一第一芯片，電性連接于該基板； 一屏蔽板，設(shè)置于該封裝件的上方； 一支撐件，設(shè)置于該屏蔽板下；一第二芯片，設(shè)置于該屏蔽板上，且電性連接于該基板；以及 一第一封膠，設(shè)置于該基板上，且覆蓋該屏蔽板及該第二芯片。
10、 如權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征在于其中所述的支撐件為一 擬芯片，設(shè)置于該第一芯片及該屏蔽板間，且該第一封膠更覆蓋該擬芯片。
11、 如權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征在于其中所述的支撐件是為 一第二封膠，設(shè)置于該屏蔽板及該基板間，該第二封膠更覆蓋該第二芯片。
12、 如權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征在于所述的基板具有一開 口，該第一芯片設(shè)置于該開口內(nèi)。
13、 如權(quán)利要求12所述的封裝結(jié)構(gòu)，其特征在于所述的支撐件是為一 第二封膠，設(shè)置于該開口內(nèi)以及該屏蔽板與該基板間，該第一封膠更覆蓋該 第二封膠。
14、 如權(quán)利要求9所述的封裝結(jié)構(gòu)，其特征在于更包括一導(dǎo)體引線，是導(dǎo)通該基板，該*引線具有一第一端及一第二端，該第一端是藉由一導(dǎo)電元件連接于該屏蔽板；及一焊料球，設(shè)置于該基板的一下表面，該第二端是連接于該焊料球。
15 、如權(quán)利要求14所述的封彭吉構(gòu)，其特征在于其中所述的焊料球為 一接地錫球，該屏蔽板是為導(dǎo)電材質(zhì)，且經(jīng)由該導(dǎo)電元件、該導(dǎo)體引線及該焊料球電性連接至 一接地面。
16、 如權(quán)利要求14所述的封裝結(jié)構(gòu)，其特征在于所述的焊料球包括 一第一材料，具有一第一熔點；及一第二材料，是包覆該第一材料,并具有一第二熔點； 其中，該第一熔點高于該第二熔點。
17、 如權(quán)利要求14所述的封裝結(jié)構(gòu)，其特征在于其中所述的導(dǎo)電元件 是選自由一導(dǎo)電膠或一導(dǎo)電金屬球所組成的族群。
18、 如權(quán)利要求9所述的封裝結(jié)構(gòu)，_^#4雄于其中所述的屏蔽板具有復(fù) 數(shù)個孔洞或者是所述的屏蔽板為一螺旋狀結(jié)構(gòu)。
19、 一種封裝結(jié)構(gòu)的制造方法，其特征在于其包括 提供一封裝件，該封裝件包括一第一芯片及一基板，該第一芯片是電性連接于該基板；配置一屏蔽板于該封裝件上； 配置一第二芯片于該屏蔽板上；以及充填一第一封膠于該基板，該第一封膠覆蓋該屏蔽板及該第二芯片。
全文摘要
本發(fā)明有關(guān)一種封裝結(jié)構(gòu)及其制造方法。該封裝結(jié)構(gòu)包括一基板、屏蔽板、第一芯片、第一封膠、第二芯片及第二封膠；基板具有一上表面及下表面，屏蔽板設(shè)于上表面；第一芯片設(shè)于屏蔽板上，電性連接于基板；第一封膠設(shè)于上表面，覆蓋屏蔽板及第一芯片；第二芯片設(shè)于下表面，電性連接于基板；第二封膠設(shè)于下表面，且覆蓋第二芯片。該制造方法包括提供一基板；配置一屏蔽板于上表面；配置一第一芯片于屏蔽板上；充填第一封膠于上表面，第一封膠覆蓋屏蔽板及第一芯片；配置一第二芯片于下表面；以及充填第二封膠于下表面，覆蓋第二芯片。本發(fā)明藉由將一屏蔽板設(shè)于第一芯片及第二芯片間，可降低芯片間相互電磁干擾，使得封裝結(jié)構(gòu)具有高穩(wěn)定性、高品質(zhì)、小體積及低成本等功效。
文檔編號H01L25/00GK101188230SQ20071018759
公開日2008年5月28日 申請日期2007年12月3日 優(yōu)先權(quán)日2007年3月28日
發(fā)明者安載善, 崔守珉, 李暎奎, 車尚珍, 金烔魯 申請人:日月光半導(dǎo)體制造股份有限公司