專利名稱：半導(dǎo)體結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及半導(dǎo)體裝置，特別是涉及存儲(chǔ)單元(Memory Cells)， 而更特別的是涉及零電容隨機(jī)存儲(chǔ)器(Zero-Capacitor Random Access Memory; Z-RAM)單元的結(jié)構(gòu)與形成方法。
背景技術(shù)：
零電容隨機(jī)存儲(chǔ)器單元，也稱為浮體隨機(jī)存儲(chǔ)器(Floating Body RAM; FB-RAM)單元，是一種以浮體作為電荷儲(chǔ)存裝置的單晶體(one-transistor; IT)動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Dynamic RAM; ) DRAM)單元。
圖1是傳統(tǒng)的零電容隨機(jī)存儲(chǔ)器單元2的結(jié)構(gòu)示意圖，其中零電容隨機(jī)存 儲(chǔ)器單元2形成于埋氧化層(Buried Oxide Layer) 4上。硅材料層5位于埋氧 化層4上，且淺槽隔離(Shallow Trench Isolation; STI)區(qū)域6形成于硅材料 層5之間。淺槽隔離區(qū)域6環(huán)繞一硅區(qū)域(包含源極區(qū)域8、漏極區(qū)域10和 浮體12)，而零電容隨機(jī)存儲(chǔ)器單元2即形成于此硅區(qū)域中。零電容隨機(jī)存 儲(chǔ)器單元2包括柵極電極14、柵極介電層16、源極區(qū)域8、漏極區(qū)域IO、與 浮體12，浮體12介于源極區(qū)域8和漏極區(qū)域IO之間。由于埋氧化層4與淺 槽隔離區(qū)域6的隔離，零電容隨機(jī)存儲(chǔ)器單元2為浮置的。
為了寫入"1"至電容隨機(jī)存儲(chǔ)器單元2中，電子可從源極區(qū)域8至漏極 區(qū)域10之間加速并轟擊硅原子，以產(chǎn)生成對(duì)的電子和空穴?？昭ň鄯e在浮體 12上且作為儲(chǔ)存位使用。為了寫入"0"至零電容隨機(jī)存儲(chǔ)器單元2中，可通 過(guò)源極區(qū)域8汲取出空穴，留下過(guò)量的負(fù)電荷。
儲(chǔ)存位可通過(guò)施加電壓于源極區(qū)域8和漏極區(qū)域10之間并測(cè)量最終電流 的方式來(lái)進(jìn)行讀取。例如，儲(chǔ)存"1"的零電容隨機(jī)存儲(chǔ)器單元2比儲(chǔ)存"0" 的零電容隨機(jī)存儲(chǔ)器單元2通過(guò)更多的電流，因此可決定零電容隨機(jī)存儲(chǔ)器單 元2的狀態(tài)。
與傳統(tǒng)的動(dòng)態(tài)隨機(jī)存儲(chǔ)器單元相比，其中動(dòng)態(tài)隨機(jī)存儲(chǔ)器單元包括用來(lái)儲(chǔ)存內(nèi)存單元狀態(tài)的電容以及存取該電容的晶體管，而零電容隨機(jī)存儲(chǔ)器單元僅 包括晶體管，因此零電容隨機(jī)存儲(chǔ)器單元的結(jié)構(gòu)較為簡(jiǎn)單，且零電容隨機(jī)存儲(chǔ) 器的存儲(chǔ)密度可更高。
然而，密度與結(jié)構(gòu)方面的改善是通過(guò)價(jià)格來(lái)實(shí)現(xiàn)的。目前，零電容隨機(jī)存
儲(chǔ)器形成于絕緣硅(Silicon-On-Insulator; SOI)基底上。然而，絕緣硅基底比 本體硅基底花費(fèi)更多的成本，價(jià)格的差異高達(dá)4倍。因此，需要新穎的結(jié)構(gòu)和 形成方法以減少零電容隨機(jī)存儲(chǔ)器的生產(chǎn)成本。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種半導(dǎo)體結(jié)構(gòu)，可改善傳統(tǒng)的動(dòng)態(tài)隨機(jī)存儲(chǔ)器單 元結(jié)構(gòu)較為復(fù)雜的問(wèn)題。
本發(fā)明的另一 目的是提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，可大幅改善零電容 隨機(jī)存儲(chǔ)器的傳統(tǒng)工藝采用絕緣硅做為基底所帶來(lái)的高制造成本的問(wèn)題。
根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體結(jié)構(gòu)，該結(jié)構(gòu)包括半導(dǎo)體基 底、位于半導(dǎo)體基底上的介電層、介電層中的開口、介電層上鄰近開口的半導(dǎo) 體帶、覆蓋于半導(dǎo)體帶表面的柵極介電層、覆蓋于柵極介電層上的柵極電極、 以及源極/漏極區(qū)域。其中半導(dǎo)體基底通過(guò)前述開口部暴露出來(lái)，而源極/漏極 區(qū)域位于半導(dǎo)體帶中且鄰近柵極電極。
根據(jù)本發(fā)明另一方面，提供了一種半導(dǎo)體結(jié)構(gòu)，該結(jié)構(gòu)包括半導(dǎo)體基底、 位于該半導(dǎo)體基底上的介電層、位于該介電層中的狹縫、位于該介電層上且鄰 近于該狹縫的第一與第二半導(dǎo)體帶、柵極介電帶、覆蓋于柵極介電帶上的柵極 電極、以及第一和第二源極/漏極區(qū)域。其中第一和第二半導(dǎo)體帶位于狹縫相 對(duì)的兩側(cè)，且基本上平行于該狹縫。而柵極介電帶覆蓋于第一與第二半導(dǎo)體帶 的多個(gè)上表面與多個(gè)側(cè)面，其中柵極介電帶的長(zhǎng)度方向垂直于第一與第二半導(dǎo) 體帶的長(zhǎng)度方向。第一與第二源極/漏極區(qū)域則分別位于第一與第二半導(dǎo)體帶 上。
根據(jù)本發(fā)明又一方面，提供了一種半導(dǎo)體結(jié)構(gòu)，該結(jié)構(gòu)包括半導(dǎo)體基底、 位于半導(dǎo)體基底上的介電層、位于介電層上的半導(dǎo)體帶、柵極介電層、覆蓋于 柵極介電層上的柵極電極、以及位于半導(dǎo)體帶中的源極/漏極區(qū)域。其中半導(dǎo) 體帶還至少包括基本垂直的側(cè)邊與傾斜的側(cè)邊，而傾斜的側(cè)邊基本上從半導(dǎo)體帶的最高點(diǎn)延伸至介電層的上表面。而柵極介電層則位于半導(dǎo)體帶的基本垂直 的側(cè)邊與傾斜的側(cè)邊的多個(gè)部分上。
根據(jù)本發(fā)明的再一方面，提供了一種形成半導(dǎo)體結(jié)構(gòu)的方法，該方法至少 包括提供至少包括半導(dǎo)體基底與位于半導(dǎo)體基底上的介電層的一種半導(dǎo)體結(jié) 構(gòu)、形成一開口于前述介電層中、在介電層上且鄰近開口部形成半導(dǎo)體帶、形 成覆蓋半導(dǎo)體帶上表面的柵極介電層、形成覆蓋柵極介電層的柵極電極、以及 形成源極/漏極區(qū)域于半導(dǎo)體帶中。其中半導(dǎo)體基底通過(guò)開口部暴露出來(lái)。
根據(jù)本發(fā)明的再一方面，提供了一種形成半導(dǎo)體結(jié)構(gòu)的方法，該方法至少 包括提供半導(dǎo)體基底、在半導(dǎo)體基底上形成介電層、形成狹縫于該介電層中、 外延生長(zhǎng)半導(dǎo)體材料于半導(dǎo)體基底上、移除覆蓋在狹縫上的外延區(qū)的一部分以 形成半導(dǎo)體帶、形成柵極介電層、形成柵極電極覆蓋在柵極介電層上、以及執(zhí) 行植入程序以形成源極/漏極區(qū)域于半導(dǎo)體帶中。其中半導(dǎo)體基底通過(guò)前述狹 縫暴露出來(lái)。而外延生長(zhǎng)半導(dǎo)體材料于半導(dǎo)體基底上的步驟還通過(guò)前述狹縫形 成一外延區(qū)，且該外延區(qū)至少包括一部份延伸至介電層上。柵極介電層還覆蓋 半導(dǎo)體帶的上表面與多個(gè)側(cè)面，并延伸橫越該狹縫。根據(jù)本發(fā)明的實(shí)施例，零 電容隨機(jī)存儲(chǔ)器單元的半導(dǎo)體結(jié)構(gòu)可以簡(jiǎn)化傳統(tǒng)動(dòng)態(tài)隨機(jī)存儲(chǔ)器結(jié)構(gòu)，并提升 內(nèi)存的存儲(chǔ)密度。
本發(fā)明的另一優(yōu)點(diǎn)為，因本發(fā)明的實(shí)施例中的半導(dǎo)體結(jié)構(gòu)的制造方法可不 使用絕緣硅結(jié)構(gòu)產(chǎn)生，故可減少制造成本。


為了能夠?qū)Ρ景l(fā)明及其優(yōu)點(diǎn)有較好的理解，請(qǐng)參照上述的詳細(xì)說(shuō)明并配合 相應(yīng)的圖示，相關(guān)圖示內(nèi)容說(shuō)明如下。
圖1示出了傳統(tǒng)的零電容隨機(jī)存儲(chǔ)器單元的示意圖。
圖2至圖9C示出了制造本發(fā)明的一實(shí)施例中各中間階段的俯視與剖面示 意圖。
主要組件符號(hào)說(shuō)明
2:零電容隨機(jī)存儲(chǔ)器單元
4:埋氧化層 5:硅材料層
6:淺槽隔離區(qū)域 8:源極區(qū)域10 14 20 24 28 33 35 40 43 46 50 54 70 72 80 84
漏極區(qū)域 柵極電極
外延外延區(qū) 邊緣 邊緣
柵極介電層 移除區(qū)域 源極/漏極區(qū)域 源極/漏極硅化區(qū) 連接部
零電容隨機(jī)存儲(chǔ)器單元 側(cè)邊 字符線 位線
L:長(zhǎng)度 A-A':剖面線 W2:寬度 D:距離
12 16 22 26 32 34 37 42 44 48 52 60
浮體
柵極介電層 介電層
外延帶
上表面
柵極電極
柵極間隔壁
柵極硅化區(qū)
內(nèi)層介電材料
蟲刻終止層
側(cè)邊 源極線
74: 82: Tl:
Wl: T2:
B-B':剖面線
具體實(shí)施例方式
本發(fā)明所采用的優(yōu)選實(shí)施例的產(chǎn)生與使用方式如下詳細(xì)討論。然而，應(yīng)該 理解的是，本發(fā)明提供了許多可在多種特定背景中實(shí)施的可應(yīng)用的發(fā)明概念。
以下所討論的特定實(shí)施例是僅用于教示產(chǎn)生和使用本發(fā)明的特定方式，而并非 用于限定本發(fā)明的范圍。
以下提供一種新的零電容隨機(jī)存儲(chǔ)器單元的結(jié)構(gòu)及形成方法，并介紹制作 本發(fā)明的優(yōu)選實(shí)施例的各個(gè)中間階段。在本發(fā)明所有的圖示和示范實(shí)施例中， 相同的附圖標(biāo)記用來(lái)表示相同的組件。在整篇說(shuō)明中，每一圖示號(hào)碼可以追加
有字母A、 B或C，用以表示具有相同結(jié)構(gòu)的不同視圖或具有類似結(jié)構(gòu)的不同實(shí)施例。
請(qǐng)參照?qǐng)D2，提供有一基底20。在一優(yōu)選的實(shí)施例中，基底20為一本體 硅基底。在其它的實(shí)施例中，基底20可包括復(fù)合半導(dǎo)體材料，其中復(fù)合半導(dǎo)
體材料至少包括經(jīng)常使用的半導(dǎo)體元素，例如硅、鍺、碳和前述元素的組合。
介電層22基底形成于基底20上。在一實(shí)施例中，介電層22包括氧化物 (例如氧化硅)，并可使用低壓化學(xué)氣相沉積(LPCVD)法、熱氧化法或 其它常用的形成方法來(lái)產(chǎn)生。介電層22可包括其它介電材料，例如氮化硅、 氮氧化硅、碳化硅與前述介電材料的組合。介電層22的厚度Tl可介于約200 埃與約1000埃之間。然而，本領(lǐng)域的技術(shù)人員將能夠理解本說(shuō)明中所敘述的 尺寸僅作為例子使用，而這些尺寸可根據(jù)技術(shù)世代(technical generations)的 比例加以縮放。
請(qǐng)參照?qǐng)D3，其是示出了介電層22中的狹縫24 (也可稱為開口)的俯視 圖，其中通過(guò)狹縫24可暴露出硅基底20。狹縫24的寬度Wl優(yōu)選是介于約 500埃和約2000埃之間。狹縫24的長(zhǎng)度L可足以供形成一個(gè)或多個(gè)零電容隨 機(jī)存儲(chǔ)器單元。如在本技術(shù)領(lǐng)域中所知的，狹縫24可使用干式蝕刻或其它適 合的方法來(lái)形成。
另外，介電層22和狹縫24可用熱氧化法形成。圖4是示出熱氧化工藝的 剖示圖。首先，形成并圖案化帶狀的掩膜層26，以覆蓋狹縫24的預(yù)定位置。 掩膜層26可由氮化硅組成。執(zhí)行熱氧化程序，以形成熱氧化物22，其中熱氧 化物22的基底僅形成于半導(dǎo)體的基底20被暴露出來(lái)的表面部分，而掩膜層 26所覆蓋的表面并沒(méi)有形成熱氧化物22。然后，移除掩膜層26，留下狹縫24 于熱氧化物22中。最終的結(jié)構(gòu)是相似于圖3所示的結(jié)構(gòu)。
接著，執(zhí)行外延生長(zhǎng)，而最終的結(jié)構(gòu)是如圖5A和圖5B所示出的結(jié)構(gòu)。 圖5A示出一俯視圖，而圖5B示出沿著圖5A所示的剖面線A-A，的剖面示意 圖。外延生長(zhǎng)導(dǎo)致外延區(qū)28的形成，其中外延生長(zhǎng)從半導(dǎo)體的基底20暴露出 的部分開始，經(jīng)過(guò)狹縫24，并繼續(xù)向上生長(zhǎng)。在外延區(qū)28的上表面超出介電 層22的上表面后，外延區(qū)28往垂直及水平方向生長(zhǎng)，且因此覆蓋住介電層 22環(huán)繞狹縫24的部分。在一示范性實(shí)施例中，在介電層22的上表面之上的 外延區(qū)28部分具有大于約700埃的厚度T2 (請(qǐng)參照?qǐng)D5B)，而優(yōu)選的厚度 T2是介于約700埃與約2000埃之間。因此，在介電層22上的外延區(qū)28具有介于約700埃與約2000埃間的寬度W2。從圖5A來(lái)看，狹縫24外延完全由 外延區(qū)28所覆蓋。
圖6A和圖6B示出了外延區(qū)28的圖案化。請(qǐng)參照?qǐng)D6A，形成并圖案化 掩膜32，而掩膜32僅留下用點(diǎn)遮蔽的部分。在一實(shí)施例中，與外延區(qū)28的 兩個(gè)相對(duì)邊緣33相比較，掩膜32的邊緣35從狹縫24延伸的更遠(yuǎn)。在其它實(shí) 施例中，邊緣35外延基本上與外延區(qū)28重迭，且甚至可能比兩個(gè)相對(duì)邊緣 33靠近狹縫24。接著，移除未受到掩膜32的外延所覆蓋的外延區(qū)28的部分， 留下外延帶(Epitaxial Strips) 34 (請(qǐng)參照?qǐng)D7A所示)。圖6B示出了圖6A 所示的結(jié)構(gòu)的剖視圖，其中該剖視圖示出了沿著圖6A所示的剖面線A-A'所獲 得的剖面。接著，移除掩膜32。在圖案化后，狹縫24中的半導(dǎo)體材料的上表 面37凹陷于介電層22的上表面下，使得狹縫24的兩側(cè)的帶狀半導(dǎo)體的外延 帶34彼此并不相連。在一實(shí)施例中，可將外延區(qū)28的一薄層留在狹縫24中。 在其它的實(shí)施例中，則從狹縫24外延中移除所有的外延材料。在又一實(shí)施例 中，在圖案化外延區(qū)28后，上表面37甚至可能低于介電層22的底表面，如 圖6B虛線所示部分。
圖7A是示出最終結(jié)構(gòu)的俯視圖。在圖案化外延之后，外延帶34的邊緣 與狹縫24的相對(duì)邊緣之間的距離D優(yōu)選是介于約200埃與約500埃之間。圖 7B示出了如圖7A所示的實(shí)施例的變化，其中圖案化的外延帶34形成多個(gè)短 外延帶34，每一短外延帶34用來(lái)形成一個(gè)或多個(gè)零電容隨機(jī)存儲(chǔ)器單元。
請(qǐng)參照?qǐng)D8A、圖8B與圖8C，于其中形成并圖案化柵極介電層40和柵極 電極42。圖8B與圖8C是示出圖8A所示結(jié)構(gòu)的剖視圖，其中這些剖視圖分 別示出了沿著圖8A所示剖面線A-A'與剖面線B-B'所獲得的剖面。在一優(yōu)選 的實(shí)施例中，柵極介電層40與柵極電極42與輸入/輸出(I/O)電路的金屬氧 化型半導(dǎo)體裝置的柵極介電層與柵極電極同時(shí)形成。這樣的好處是，輸入/輸 出電路的金屬氧化型半導(dǎo)體裝置的柵極介電層比核心電路的柵極介電層厚，因 此漏電流較小。如本技術(shù)領(lǐng)域中所公知，柵極介電層40和柵極電極42的形成 可包括以毯覆方式形成(blanker forming)柵極介電層與柵極電極層，以及圖 案化這些柵極介電層與柵極電極層，以留下柵極介電層40和柵極電極42。
在一實(shí)施例中，狹縫24兩側(cè)的柵極電極42的部分形成一內(nèi)連接部分，請(qǐng) 參照?qǐng)D8A所示。在其它實(shí)施例中，移除區(qū)域43的柵極電極帶部分，使得狹縫24 —邊的柵極電極42的與相對(duì)的另一邊的柵極電極42完全隔離。
在優(yōu)選的實(shí)施例中，柵極介電層40包括氧化硅，氧化硅是在濕式或干式 環(huán)境中以熱生長(zhǎng)方法形成，或以化學(xué)氣相沉積(CVD)法形成的，其中化學(xué) 氣相沉積法包括如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積和等離 子增長(zhǎng)型化學(xué)氣相沉積(PECVD)等方法。在其它實(shí)施例中，柵極介電層40 包括氮化硅、氮氧化硅或其它含氮介電材料，并可具有氧化物/氮化物/氧化物 (Oxide-Nitride-Oxide; ONO)結(jié)構(gòu)。而柵極電極42優(yōu)選地包括有多晶硅，另 外，也可使用其它導(dǎo)電材料，例如金屬、金屬氮化物、金屬硅化物和類似的材 料。請(qǐng)留意的是，形成零電容隨機(jī)存儲(chǔ)器單元僅需要一條柵極電極帶。雖然圖 8A僅示出了三條柵極電極帶，然而為了形成零電容隨機(jī)存儲(chǔ)器陣列，則必須 形成多個(gè)互相平行的柵極電極帶。
在后續(xù)的如圖9A、圖9B和圖9C所示的處理步驟中，形成柵極間隔壁(Gate Spacers) 44、源極/漏極區(qū)域46、柵極硅化區(qū)48與源極/漏極硅化區(qū)50。圖9B 和圖9C是示出圖9A所示結(jié)構(gòu)的剖視圖，其中這些剖視圖是再次分別示出沿 著圖9A所示剖面線A-A'與剖面線B-B'所獲得的剖面。如本技術(shù)領(lǐng)域中所公 知的，形成柵極間隔壁44的優(yōu)選的方式包括以毯覆方式形成介電層，并圖案 化柵極的介電層以移除水平的部分而留下柵極間隔壁44。形成源極/漏極區(qū)域 46的優(yōu)選方式是植入所需的雜質(zhì)。若有需要，也可形成輕摻雜源極/漏極區(qū)(未 示出)。柵極硅化區(qū)48與源極/漏極硅化區(qū)50是由以下方式所形成形成一 金屬層，并執(zhí)行退火以使得前述金屬層與在暴露出來(lái)的柵極電極42及源極/ 漏極區(qū)域46中的硅互相反應(yīng)。因此，形成零電容隨機(jī)存儲(chǔ)器單元70。
接著，如圖9A至圖9C所示，形成蝕刻終止層(Etch Stop Layer) 60、內(nèi) 層介電材料(Inter-Layer Dielectric) 52與連接部54。這些形成工藝是本領(lǐng)域 所公知的，因此不在重復(fù)敘述。最終的零電容隨機(jī)存儲(chǔ)器單元(金屬氧化半導(dǎo) 體裝置)可通過(guò)形成一導(dǎo)電結(jié)構(gòu)而連接到另一零電容隨機(jī)存儲(chǔ)器單元，其中導(dǎo) 電結(jié)構(gòu)將柵極電極42連接至字線(Word-Line) 80，且此導(dǎo)電結(jié)構(gòu)將源極/漏 極區(qū)域46連接至源極線(Source-Line) 82及位線(Bit-Line) 84。
請(qǐng)?jiān)賲⒄請(qǐng)D9B，值得注意的是，零電容隨機(jī)存儲(chǔ)器單元70具有三維(3D) 結(jié)構(gòu)，其中信道區(qū)(Channel Regions)也形成于外延帶34的兩側(cè)邊72和74 附近。因此，可以預(yù)期的是零電容隨機(jī)存儲(chǔ)器單元70的讀取及寫入速度會(huì)提高。因?yàn)閭?cè)邊72是以蝕刻形成，所以其基本上是垂直的；而側(cè)邊74基本上是 傾斜的且延伸至介電層22的上表面。
為了形成零電容隨機(jī)存儲(chǔ)器陣列，可以彼此平行地形成多個(gè)狹縫和多個(gè)半 導(dǎo)體帶，且每一柵極介電帶和柵極電極帶可延伸橫越前述多個(gè)半導(dǎo)體帶。
本發(fā)明的實(shí)施例使用了本體半導(dǎo)體基底替代絕緣硅基底。因此，能夠大幅 地降低制造成本。
雖然本發(fā)明及其優(yōu)點(diǎn)已經(jīng)如上詳述，可理解的是，在不脫離所附權(quán)利要求 書所定義的本發(fā)明范圍和精神的情況下，可以做出各種的更動(dòng)、替代和潤(rùn)飾。 此外，本發(fā)明的范圍并非意在限制在本說(shuō)明書所述的工藝、機(jī)器、制造以及物 質(zhì)、方式、方法和步驟所組成的特定實(shí)施例中。本領(lǐng)域的技術(shù)人員從本發(fā)明的 公開中可以輕易地理解到前述的工藝、機(jī)器、制造以及物質(zhì)、方式、方法和 步驟的組成，不論是已經(jīng)存在或后續(xù)將發(fā)展的，只要能夠如本說(shuō)明相對(duì)應(yīng)的實(shí) 施例一般執(zhí)行實(shí)質(zhì)相同的功能或達(dá)到實(shí)質(zhì)相同的結(jié)果，均包括在本發(fā)明的范圍 內(nèi)。因此，所附權(quán)利要求書意欲將這類的工藝、機(jī)器、制造、物質(zhì)組成、方式、 方法或步驟包含于其范圍中。
權(quán)利要求
1、一種半導(dǎo)體結(jié)構(gòu)，至少包括半導(dǎo)體基底；介電層，位于所述半導(dǎo)體基底上；至少一個(gè)開口，位于所述介電層中，其中所述半導(dǎo)體基底通過(guò)所述至少一個(gè)開口而暴露出來(lái)；至少一個(gè)半導(dǎo)體帶，位于所述介電層上且鄰近于所述至少一個(gè)開口；柵極介電層，位于所述至少一個(gè)半導(dǎo)體帶的表面上；柵極電極，位于所述柵極介電層上；以及源極/漏極區(qū)域，位于所述至少一個(gè)半導(dǎo)體帶中且鄰近所述柵極電極。
2、 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述至少一個(gè)半導(dǎo) 體帶具有傾斜的上表面，而所述傾斜的上表面的靠近所述至少一個(gè)開口的多個(gè) 部分高于遠(yuǎn)離所述至少一個(gè)開口的多個(gè)部分。
3、 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述柵極介電層延 伸進(jìn)入到所述至少一個(gè)開口且具有低于所述介電層上表面的底表面，且所述柵 極電極從所述至少一個(gè)開口的一邊延伸橫越至所述至少一個(gè)開口的相對(duì)邊。
4、 根據(jù)權(quán)利要求l所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，還至少包括 額外半導(dǎo)體帶，位于所述介電層上且鄰近于所述至少一個(gè)開口，其中所述額外半導(dǎo)體帶位于與所述至少一個(gè)半導(dǎo)體帶相對(duì)的所述至少一個(gè)開口的側(cè)邊， 其中所述柵極介電層延伸覆蓋在所述額外半導(dǎo)體帶的上表面與多個(gè)側(cè)壁上，其 中所述柵極電極延伸覆蓋在所述額外半導(dǎo)體帶上，而介于所述至少一個(gè)半導(dǎo)體 帶與所述額外半導(dǎo)體帶之間的區(qū)域用內(nèi)層介電材料填滿；以及 額外源極/漏極區(qū)域，位于所述額外半導(dǎo)體帶中。
5、 一種半導(dǎo)體結(jié)構(gòu)，至少包括 半導(dǎo)體基底；介電層，位于所述半導(dǎo)體基底上； 狹縫，位于所述介電層中；第一半導(dǎo)體帶與第二半導(dǎo)體帶，位于所述介電層上且鄰近所述狹縫，其中 所述第一半導(dǎo)體帶與所述第二半導(dǎo)體帶位于所述狹縫相對(duì)的兩個(gè)側(cè)邊，且平行于所述狹縫；柵極介電帶，位于所述第一半導(dǎo)體帶與所述第二半導(dǎo)體帶的多個(gè)上表面與 側(cè)壁上，其中所述柵極介電帶的長(zhǎng)度方向垂直于所述第一半導(dǎo)體帶與所述第二 半導(dǎo)體帶的長(zhǎng)度方向；柵極電極，位于所述柵極介電帶上；以及第一源極/漏極區(qū)域與一第二源極/漏極區(qū)域，分別位于所述第一半導(dǎo)體帶 與所述第二半導(dǎo)體帶上。
6、 根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述柵極介電帶的 一部分延伸至所述狹縫中，且所述柵極電極的一部分位于所述狹縫中。
7、 根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，介于所述第一半導(dǎo) 體帶與所述狹縫間的距離小于500埃。
8、 根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一半導(dǎo)體帶 具有位于面對(duì)所述狹縫的第一側(cè)面上的垂直側(cè)壁，所述第一半導(dǎo)體帶還具有位 于第二側(cè)面上的傾斜側(cè)壁，所述第二側(cè)面相對(duì)于所述第一側(cè)面，且所述傾斜側(cè) 壁由所述第一半導(dǎo)體帶的最高點(diǎn)延伸至所述介電層的上表面。
9、 一種半導(dǎo)體結(jié)構(gòu)，至少包括 半導(dǎo)體基底；介電層，位于所述半導(dǎo)體基底上；半導(dǎo)體帶，位于所述介電層上，其中所述半導(dǎo)體帶至少包括一垂直側(cè)壁與 一傾斜側(cè)壁，所述傾斜側(cè)壁由所述半導(dǎo)體帶的最高點(diǎn)延伸至所述介電層的上表 面；柵極介電層，位于所述半導(dǎo)體帶的垂直側(cè)壁與傾斜側(cè)壁的多個(gè)部分上； 柵極電極，位于所述柵極介電層上；以及 源極/漏極區(qū)域，位于所述半導(dǎo)體帶中。
10、 根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述半導(dǎo)體帶鄰近 且平行于一狹縫，其中所述狹縫位于所述介電層中且從所述介電層的上表面延 伸至底表面，而位于所述狹縫下的所述半導(dǎo)體基底的一部分具有一上表面，所 述上表面低于所述介電層的底表面。
全文摘要
一種形成零電容隨機(jī)存儲(chǔ)器單元的方法及其所產(chǎn)生的半導(dǎo)體結(jié)構(gòu)。該半導(dǎo)體結(jié)構(gòu)包括半導(dǎo)體基底、位于半導(dǎo)體基底上的介電層、介電層中的開口、介電層上鄰近開口的半導(dǎo)體帶、位于半導(dǎo)體帶表面上的柵極介電層、位于柵極介電層上的柵極電極、以及源極/漏極區(qū)域。其中半導(dǎo)體基底通過(guò)前述開口暴露出來(lái)，而源極/漏極區(qū)域位于半導(dǎo)體帶中且鄰近柵極電極。
文檔編號(hào)H01L29/78GK101308873SQ20071019479
公開日2008年11月19日 申請(qǐng)日期2007年12月6日 優(yōu)先權(quán)日2007年5月14日
發(fā)明者馮家馨, 卡洛斯·H·迪亞斯 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司