專利名稱：高壓器件的離子注入方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于制造高壓半導(dǎo)體器件的方法。更具體地說，本發(fā)明涉 及一種用于形成高壓器件的離子注入方法。
背景技術(shù)：
一般地，能在高壓下運(yùn)作的半導(dǎo)體器件，包含能在高壓環(huán)境下運(yùn)作的高壓 晶體管，和構(gòu)成邏輯電路的第二低壓晶體管。高壓晶體管需要一阻抗以抵抗高電壓，并具有高擊穿電壓和電壓/電流控制屬性的結(jié)構(gòu)。高壓晶體管結(jié)構(gòu)的實(shí)施例包括雙擴(kuò)散結(jié)構(gòu)、橫向擴(kuò)散結(jié)構(gòu)、膨 脹的漏極結(jié)構(gòu)等等。相比之下，構(gòu)成邏輯電路的第二低壓晶體管需要，包括高 集成性能和低電力需求的快速運(yùn)行屬性。通常，低壓晶體管具有可展現(xiàn)出優(yōu)越 的短溝道效應(yīng)和熱載體屬性的空心結(jié)結(jié)構(gòu)。邏輯電路的低壓晶體管和高壓晶體管具有不同的柵絕緣厚度。通常，在邏 輯區(qū)域中的柵絕緣層的厚度為大約20A，而在高壓區(qū)域中的柵絕緣層的厚度為 大約140A。由于低壓和高壓晶體管中不同的柵絕緣層厚度，所以難以通過用于在邏輯電路中形成晶體管結(jié)的離子注入工藝而在高壓區(qū)域中形成晶體管結(jié)。 因此，存在對(duì)用以形成邏輯電路的結(jié)和高壓區(qū)域中的結(jié)的分離掩模工藝的需 求。因?yàn)槭褂冒雽?dǎo)體制造方法的光刻工藝是非常昂貴且耗時(shí)的，所以有必要減 少工藝的數(shù)量，以提高生產(chǎn)率。因此，使用分離的離子注入工藝，在邏輯區(qū)域 和高壓區(qū)域都形成雜質(zhì)擴(kuò)散層，其具有不同的導(dǎo)電率和密度狀態(tài)，所以使用不 同的離子注入掩膜將導(dǎo)致在時(shí)間和成本上的巨大損失。因此，急需一種克服前 述問題的簡(jiǎn)化制造工藝的方法
發(fā)明內(nèi)容
因此，本發(fā)明涉及一種高壓器件的離子注入方法，其基本避免了現(xiàn)有技術(shù) 的一個(gè)或多個(gè)問題、局限或缺點(diǎn)。本發(fā)明的一個(gè)目的是提供一種用于制造高壓器件的離子注入方法，其可減 小用于形成器件的離子注入掩模的數(shù)量。本發(fā)明的另一個(gè)目的是提供一種高壓器件的離子注入方法，其可同時(shí)在邏 輯區(qū)域和高壓區(qū)域中形成雜質(zhì)擴(kuò)散層。為了達(dá)到這些目的以及其他優(yōu)點(diǎn)，并根據(jù)本發(fā)明的目的，本發(fā)明的一個(gè)方 案是一種制造高壓器件的離子注入方法。該方法包括在半導(dǎo)體襯底中限定邏 輯區(qū)域和高壓區(qū)域；在半導(dǎo)體襯底上在邏輯區(qū)域中形成第一柵絕緣層，并在半 導(dǎo)體襯底上在高壓區(qū)域中形成第二柵絕緣層；第二柵絕緣層厚于第一柵絕緣 層；通過將第一導(dǎo)電雜質(zhì)注入到半導(dǎo)體襯底中而在邏輯區(qū)域中形成空心區(qū)域以 及在高壓區(qū)域中形成源極區(qū)域；以及通過將第二導(dǎo)電雜質(zhì)注入到半導(dǎo)體襯底中 而在邏輯區(qū)域中形成第二導(dǎo)電雜質(zhì)層。本發(fā)明可通過使用同樣的離子注入掩模 而在邏輯區(qū)域中形成空心區(qū)域和雜質(zhì)層，并在高壓區(qū)域中形成源極區(qū)域，從而 將掩模工藝的數(shù)量從兩次減少至一次。本發(fā)明的其它優(yōu)點(diǎn)、目的和特征部分將在下述說明書中得到闡明，并且部 分對(duì)于本領(lǐng)域的普通技術(shù)人員在研究下文時(shí)將變得顯而易見或可通過實(shí)施本 發(fā)明而了解。本發(fā)明的目的及其它優(yōu)點(diǎn)可由在書面的說明書和權(quán)利要求書以及 附圖中特別指出的結(jié)構(gòu)實(shí)現(xiàn)和獲得。應(yīng)該理解，本發(fā)明的上述一般性描述和以下的詳細(xì)描述都為示例性和解釋 性的并意欲對(duì)在權(quán)利要求中所要求的本發(fā)明提供進(jìn)一歩的解釋。


附圖提供對(duì)本發(fā)明的進(jìn)一步理解，其包含在說明書中并構(gòu)成說明書的一部 分。附圖示出了本發(fā)明的實(shí)施方式并且與說明書一起用于解釋本發(fā)明的原理。 在附圖中圖1至圖3為示出現(xiàn)有工藝中公知的高壓器件的離子注入方法的示意性剖 面圖；以及圖4至圖7為示出根據(jù)本發(fā)明的實(shí)施方式的高壓器件的離子注入方法的示
意性剖面圖。
具體實(shí)施例方式
現(xiàn)在將參照在附圖中示出的實(shí)施例對(duì)本發(fā)明的優(yōu)選實(shí)施方式進(jìn)行詳細(xì)說 明。在所有附圖中將盡可能地使用相同的附圖標(biāo)記表示相同或類似的部件。圖1至3為示出現(xiàn)有工藝中公知的高壓器件的離子注入方法的示意性剖面 圖。這里，參考數(shù)字"28"表示柵極，而每個(gè)參考數(shù)字"20"和"22"代表漂移區(qū)。如圖1所示，高壓器件通常包括形成于半導(dǎo)體襯底IO上的邏輯區(qū)域。邏 輯區(qū)域由邏輯N型金屬氧化物半導(dǎo)體(NMOS)區(qū)域"a"和邏輯P型金屬氧化 物半導(dǎo)體(PMOS)區(qū)域"b"組成，而高壓區(qū)域包括高壓NMOS區(qū)域"c"和高 壓PMOS區(qū)域"d"。半導(dǎo)體襯底10中的高壓區(qū)域包括高壓p-阱區(qū)域12和高 壓n-阱區(qū)域14，而半導(dǎo)體襯底10中的邏輯區(qū)域包括邏輯p-阱區(qū)域16和邏輯 n-阱區(qū)域18。由于邏輯區(qū)域中的晶體管和高壓區(qū)域中的晶體管之間的不同操作屬性，高 壓p-阱區(qū)域12和n-阱區(qū)域14具有與邏輯p-阱區(qū)域16和n-阱區(qū)域18不同的深度。器件隔離層24形成于半導(dǎo)體襯底10中，以限定有源區(qū)域。柵絕緣層26 形成于有源區(qū)域中。特別的，邏輯區(qū)域具有相對(duì)薄的第一柵絕緣層26a，而高 壓區(qū)域具有厚于第一柵絕緣層26a的第二柵絕緣層26b。根據(jù)現(xiàn)有技術(shù)的方法，邏輯區(qū)域中的第二柵絕緣層26b和高壓區(qū)域的第一 柵絕緣層26a的不同厚度意味著不能同時(shí)在邏輯區(qū)域和高壓區(qū)域中形成輕慘 雜漏極(LDD)區(qū)域。因此，如所示，第一掩模圖案30形成于半導(dǎo)體襯底IO上 以暴露邏輯PMOS區(qū)域"b"的邏輯n-阱區(qū)域18。隨后，將雜質(zhì)注入半導(dǎo)體襯 底IO中，以形成n型空心區(qū)域34和邏輯p-LDD區(qū)域36。隨后，如圖2中所示，去除第一掩模圖案30，并形成第二掩模圖案38， 其暴露高壓NMOS區(qū)域"c"的高壓p-阱區(qū)域12。隨后，將雜質(zhì)注入半導(dǎo)體 襯底10中以形成高壓n-LDD區(qū)域42。在這種情況下，雜質(zhì)離子的注入能量 必須足夠高以穿過較厚的第二柵絕緣層26b注入雜質(zhì)。隨后，如圖3中所示，去除第二掩模圖案38，并形成第三掩模圖案44，
其暴露邏輯NMOS區(qū)域"a"。當(dāng)將雜質(zhì)注入半導(dǎo)體襯底10中時(shí)，將第三掩 模圖案44用做離子注入掩模，以形成p型空心區(qū)域46和邏輯n-LDD區(qū)域48。 在這種情況下，由于雜質(zhì)是穿過較薄的第一柵絕緣層26a注入的，所以形成邏 輯n-LDD區(qū)域48所需的離子注入能量相對(duì)較低。因此，即使邏輯區(qū)域中的 LDD區(qū)域和高壓區(qū)域中的LDD區(qū)域具有相同的雜質(zhì)和密度，仍需要不同的離 子注入能量。因此，必須應(yīng)用第二掩模圖案和第三掩模圖案以形成兩個(gè)LDD 區(qū)域。圖4至圖7為示出根據(jù)本發(fā)明的實(shí)施方式用于在高壓器件中執(zhí)行離子注入 的方法的示意性剖面圖。這里，參考數(shù)字"61"代表漂移區(qū)，以及參考數(shù)字"62" 代表漂移區(qū)。首先，如圖4中所示，將半導(dǎo)體襯底50分為邏輯區(qū)域和高壓區(qū)域，其中， 邏輯區(qū)域包括邏輯NMOS區(qū)域"a"和邏輯PMOS區(qū)域"b"，而高壓區(qū)域包 括高壓PMOS區(qū)域"c"和高壓NMOS區(qū)域"d"。半導(dǎo)體襯底50中的高壓區(qū) 域包括高壓n-阱區(qū)域52和高壓p-阱區(qū)域54，而半導(dǎo)體襯底50的邏輯區(qū)域包 括邏輯p-阱區(qū)域56和邏輯n-阱區(qū)域58。與現(xiàn)有技術(shù)相似，由于邏輯區(qū)域和高 壓區(qū)域中的晶體管之間的不同操作屬性，所以高壓p-阱區(qū)域和高壓n-阱區(qū)域 具有與邏輯區(qū)域的p-阱區(qū)域和n-阱區(qū)域不同的深度。將器件隔離層64形成于半導(dǎo)體襯底50中以限定有源區(qū)域。柵絕緣層形成 于有源區(qū)域中。邏輯區(qū)域"a"和"b"具有相對(duì)薄的第一柵絕緣層66a，而高 壓區(qū)域"c"和"d"具有與第一柵絕緣層66a相比相對(duì)更厚的第二柵絕緣層 66b。在邏輯區(qū)域中的第一柵絕緣層66a將具有大約20 A的厚度，而高壓區(qū)域 中的第二柵絕緣層66b將具有大約為140 A的厚度。柵極68形成于第一柵絕 緣層66a和第二柵絕緣層66b上。為了在邏輯PMOS區(qū)域"b"中形成晶體管結(jié)，并在高壓NMOS區(qū)域"d" 中形成晶體管結(jié)，第一掩模圖案70形成于半導(dǎo)體襯底上。邏輯PMOS區(qū)域"b" 和高壓NMOS區(qū)域"d"由第一掩模圖案70暴露。應(yīng)用第一掩模圖案70將N型雜質(zhì)72注入到邏輯PMOS區(qū)域"b"和高壓 NMOS區(qū)域"d"中。當(dāng)將n型雜質(zhì)注入半導(dǎo)體襯底50中時(shí)，n型空心區(qū)域 74a鄰近柵極68在邏輯PMOS區(qū)域"b"的n-阱區(qū)域58中形成。n型源區(qū)74b 鄰近柵極68在高壓NMOS區(qū)域"d"的高壓p-阱區(qū)域54中形成。在這一實(shí)施
例中，通過傾斜離子注入方法將n型雜質(zhì)注入到襯底中，從而使雜質(zhì)在柵極68下方橫向擴(kuò)散。應(yīng)用這一工藝，使電場(chǎng)分布在結(jié)中?？招膮^(qū)域具有深于LDD 區(qū)域的深度。因此，當(dāng)在邏輯PMOS區(qū)域"b"中形成空心區(qū)域74a時(shí)，雜質(zhì) 將在高壓NMOS區(qū)域"d"中通過第二柵絕緣層66b而滲透至襯底中，以在襯 底中形成n型源區(qū)74b。將以40keV至60keV之間的能量注入n型雜質(zhì)。隨后，如圖5中所示，應(yīng)用第一掩模圖案70作為掩模將p型雜質(zhì)75注入 半導(dǎo)體襯底50中。在這種情況下，由于應(yīng)用只有幾keV的相對(duì)較低能量注入 p型雜質(zhì)，所以p型雜質(zhì)不通過第二柵絕緣層66b延伸至半導(dǎo)體襯底50中， 并只能將其注入到邏輯PMOS區(qū)域"b"的半導(dǎo)體襯底50中。由此，p-LDD 區(qū)域76可在n型空心區(qū)域74a中形成于邏輯PMOS區(qū)域"b"中。將p型雜 質(zhì)垂直注入襯底的表面，以限制雜質(zhì)的橫向擴(kuò)散，并因而，將其形成于n型空 心區(qū)域74a中。隨后，如圖6中所示，去除第一掩模圖案70，并在半導(dǎo)體襯底50上形成 第二掩模圖案78。邏輯NMOS區(qū)域"a"和高壓PMOS區(qū)域"c"通過第二 掩模圖案78暴露。應(yīng)用第二掩模圖案78，將p型雜質(zhì)80注入到邏輯NMOS區(qū)域"a"和高 壓PMOS區(qū)域"c"中。由于將p型雜質(zhì)注入半導(dǎo)體襯底50中，將在邏輯NMOS 區(qū)域"a"的邏輯p-阱區(qū)域56中靠近柵極68形成p型空心區(qū)域82a，并且將 在高壓PMOS區(qū)域"c"的高壓n-阱區(qū)域52中靠近柵極68形成p型源區(qū)82b。 在這一實(shí)施例中，應(yīng)用傾斜離子注入方法將p型雜質(zhì)注入襯底中，從而使離子 在柵極68下方橫向擴(kuò)散。這樣具有使電場(chǎng)分布在結(jié)中的作用?？招膮^(qū)域的深 度大于LDD區(qū)域的深度。因此，當(dāng)空心區(qū)域82a形成于邏輯NMOS區(qū)域"a" 中時(shí)，雜質(zhì)透過第二柵絕緣層66b滲透至高壓PMOS區(qū)域"c"的襯底中，在 襯底中形成p型源區(qū)82b。將應(yīng)用50keV和70keV之間的能量注入p型雜質(zhì)。隨后，如圖7中所示，應(yīng)用第二掩模圖案78作為離子注入掩模，將n型 雜質(zhì)84注入半導(dǎo)體襯底50中。在這一實(shí)施例中，由于應(yīng)用只有幾keV的相 對(duì)較低能量注入n型雜質(zhì)，所以將防止n型雜質(zhì)透過第二柵絕緣層66b，并只 將其注入到邏輯NMOS區(qū)域"a"中的半導(dǎo)體襯底中。由此，n-LDD區(qū)域86 可形成于邏輯NMOS區(qū)域"a"中。更確具體地說，n-LDD區(qū)域86形成于邏 輯NMOS區(qū)域"a"的p型空心區(qū)域82a中。將n型雜質(zhì)垂直注入襯底表面，
從而限制雜質(zhì)的橫向擴(kuò)散，并因此，將其形成于p型空心區(qū)域82a中。
通過以上的說明將是顯而易見的，應(yīng)用相同的第一離子注入掩模，本發(fā)明的邏輯NMOS晶體管中的空心區(qū)域和高壓PMOS晶體管中的源極區(qū)域?qū)⑼瑫r(shí) 形成，以及使用相同的第二離子注入掩模，邏輯PMOS晶體管中的空心區(qū)域 和高壓NMOS晶體管中的源極區(qū)域同時(shí)形成。由此，可減少將離子注入邏輯 區(qū)域和高壓區(qū)域所需的掩模工藝的數(shù)量。
當(dāng)應(yīng)用較低的離子注入能量將雜質(zhì)離子注入到邏輯區(qū)域中時(shí)，高壓區(qū)域中 的厚柵絕緣層可防止雜質(zhì)離子擴(kuò)散至高壓區(qū)域中的襯底中。由此，相同的離子 注入掩?？捎糜谠诟邏簠^(qū)域中形成源極區(qū)域，同時(shí)在邏輯區(qū)域中形成第一導(dǎo)電 空心區(qū)域和第二導(dǎo)電LDD區(qū)域。
綜上所述，本發(fā)明具有減少的離子注入掩模工藝數(shù)量，從而，明顯減少了 制造成本和時(shí)間。
顯然，在不脫離本發(fā)明的精神和范圍的情況下，本領(lǐng)域的普通技術(shù)人員可 以對(duì)本發(fā)明做出各種改進(jìn)和變型。因此，本發(fā)明意欲覆蓋所有落入所附權(quán)利要 求及其等效物的范圍之內(nèi)的改進(jìn)和變型。
權(quán)利要求
1.一種用于形成高壓器件的離子注入方法，其特征在于，所述方法包括在半導(dǎo)體襯底中限定邏輯區(qū)域和高壓區(qū)域；在所述半導(dǎo)體襯底上的所述邏輯區(qū)域中形成第一柵絕緣層，并在所述半導(dǎo)體襯底上的所述高壓區(qū)域中形成第二柵絕緣層，所述第二柵絕緣層厚于所述第一柵絕緣層；通過將第一導(dǎo)電雜質(zhì)注入所述半導(dǎo)體襯底的所述邏輯區(qū)域和源極區(qū)域中而在所述邏輯區(qū)域形成空心區(qū)域以及在所述高壓區(qū)域中形成源極區(qū)域；以及通過將第二導(dǎo)電雜質(zhì)注入所述半導(dǎo)體襯底的所述邏輯區(qū)域中，在所述邏輯區(qū)域中形成第二導(dǎo)電雜質(zhì)層。
2. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述半導(dǎo)體襯底的所述高 壓區(qū)域中的所述第二柵絕緣層限定第二導(dǎo)電雜質(zhì)注入到所述半導(dǎo)體襯底的所 述邏輯區(qū)域中。
3. 根據(jù)權(quán)利要求1所述的方法，其特征在于，進(jìn)一步包括 在所述邏輯區(qū)域中形成第一導(dǎo)電阱區(qū)域；以及 在所述高壓區(qū)域中形成第二導(dǎo)電阱區(qū)域，其中所述空心區(qū)域形成于所述第一導(dǎo)電阱區(qū)域中，而所述源極區(qū)域形成于 所述第二導(dǎo)電阱區(qū)域中。
4. 根據(jù)權(quán)利要求3所述的方法，其特征在于，形成所述空心區(qū)域和所述源極區(qū)域包括形成掩模圖案，其暴露所述邏輯區(qū)域中的所述第一導(dǎo)電阱區(qū)以及所述高壓 區(qū)域中的所述第二導(dǎo)電阱區(qū)域；以及通過使用所述掩模圖案作為離子注入掩模而執(zhí)行傾斜離子注入工藝，注入 第一導(dǎo)電雜質(zhì)。
5. 根據(jù)權(quán)利要求4所述的方法，其特征在于，形成所述第二導(dǎo)電雜質(zhì)層 包括使用所述掩模圖案作為離子注入掩模，將第二導(dǎo)電雜質(zhì)注入到所述襯底 中。
6. 根據(jù)權(quán)利要求5所述的方法，其特征在于，將所述第二導(dǎo)電雜質(zhì)發(fā)射 到小于所述第二柵絕緣層厚度的深度。
7. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二導(dǎo)電雜質(zhì)層的所 述深度小于所述空心區(qū)域的深度。
8. 根據(jù)權(quán)利要求7所述的方法，其特征在于，將所述第二導(dǎo)電雜質(zhì)層形 成于所述邏輯區(qū)域的所述空心區(qū)域中。
9. 根據(jù)權(quán)利要求1所述的方法，其特征在于，其中同時(shí)使用第一離子注入掩模，邏輯N型金屬氧化物半導(dǎo)體晶體管中的所 述空心區(qū)域和高壓P型金屬氧化物半導(dǎo)體晶體管中的所述源極區(qū)域?qū)⑼瑫r(shí)形 成；以及使用第二離子注入掩模，邏輯p型金屬氧化物半導(dǎo)體晶體管中的所述空心區(qū)域和高壓N型金屬氧化物半導(dǎo)體晶體管中的所述源極區(qū)域?qū)⑼瑫r(shí)形成。
10. 根據(jù)權(quán)利要求9所述的方法，其特征在于，進(jìn)一步包括使用所述第一離子注入掩模在所述邏輯N型金屬氧化物半導(dǎo)體晶體管中 形成N擴(kuò)散區(qū)域；以及使用所述第二離子注入掩模在所述邏輯p型金屬氧化物半導(dǎo)體晶體管中 形成p擴(kuò)散區(qū)域，其中，所述第二柵絕緣層防止在所述半導(dǎo)體襯底的所述高壓p型金屬氧化物半導(dǎo)體晶體管和高壓N型金屬氧化物半導(dǎo)體晶體管中的所述源極區(qū)域中的離子注入。
11. 一種用于形成高壓器件的離子注入方法，其特征在于，所述方法包括 在半導(dǎo)體襯底中限定邏輯區(qū)域和高壓區(qū)域；在所述半導(dǎo)體襯底上在所述邏輯區(qū)域中形成第一柵絕緣層，并在所述半導(dǎo) 體襯底上在所述高壓區(qū)域中形成第二柵絕緣層，所述第二柵絕緣層厚于所述第一柵絕緣層；通過同時(shí)將第一導(dǎo)電雜質(zhì)注入所述半導(dǎo)體襯底的所述邏輯區(qū)域和所述源 極區(qū)域中，在所述邏輯區(qū)域中形成包含N型金屬氧化物半導(dǎo)體晶體管的空心 區(qū)域以及在所述高壓區(qū)域中形成包含P型金屬氧化物半導(dǎo)體晶體管的源極區(qū) 域；以及通過將第二導(dǎo)電雜質(zhì)注入所述半導(dǎo)體襯底的所述邏輯區(qū)域中而在所述邏 輯區(qū)域的所述空心區(qū)域中形成第二導(dǎo)電雜質(zhì)層。
12. 根據(jù)權(quán)利要求11所述的方法，其特征在于，在所述半導(dǎo)體襯底的所 述高壓區(qū)域中的所述第二柵絕緣層限定所述第二導(dǎo)電雜質(zhì)注入到所述半導(dǎo)體 襯底的所述邏輯區(qū)域。
13. 根據(jù)權(quán)利要求ll所述的方法，其特征在于，進(jìn)一步包括 在所述邏輯區(qū)域中形成第一導(dǎo)電阱區(qū)域；以及 在所述高壓區(qū)域中形成第二導(dǎo)電阱區(qū)域，其中所述空心區(qū)域形成于所述第一導(dǎo)電阱區(qū)域中，而所述源極區(qū)域形成于 所述第二導(dǎo)電阱區(qū)域中。
14. 根據(jù)權(quán)利要求13所述的方法，其特征在于，形成所述空心區(qū)域和所 述源極區(qū)域包括形成掩模圖案，其暴露在所述邏輯區(qū)域中的所述第一導(dǎo)電阱區(qū)以及在所述 高壓區(qū)域中的所述第二導(dǎo)電阱區(qū)域；以及通過使用所述掩模圖案作為離子注入掩模執(zhí)行傾斜離子注入工藝，注入第 一導(dǎo)電雜質(zhì)。
15. 根據(jù)權(quán)利要求14所述的方法，其特征在于，形成所述第二導(dǎo)電雜質(zhì)層包括使用所述掩模圖案作為離子注入掩模將第二導(dǎo)電雜質(zhì)注入到所述襯底 中。
16. 根據(jù)權(quán)利要求15所述的方法，其特征在于，將所述第二導(dǎo)電雜質(zhì)發(fā) 射到小于所述第二柵絕緣層厚度的深度。
17. 根據(jù)權(quán)利要求11所述的方法，其特征在于，所述第二導(dǎo)電雜質(zhì)層的 所述深度小于所述空心區(qū)域的深度。
18. 根據(jù)權(quán)利要求ll所述的方法，其特征在于，進(jìn)一步包括 使用所述第一離子注入掩模在所述邏輯N型金屬氧化物半導(dǎo)體晶體管中形成N擴(kuò)散區(qū)域；以及使用所述第二離子注入掩模在所述邏輯p型金屬氧化物半導(dǎo)體晶體管中 形成p擴(kuò)散區(qū)域，其中所述第二柵絕緣層防止在所述半導(dǎo)體襯底的所述高壓p型金屬氧化物半導(dǎo)體晶體管和高壓N型金屬氧化物半導(dǎo)體晶體管中的所述源極區(qū)域中的離子注入。
全文摘要
一種執(zhí)行高壓器件的離子注入方法。該方法包括在半導(dǎo)體襯底中限定邏輯區(qū)域和高壓區(qū)域；在半導(dǎo)體襯底上在邏輯區(qū)域中形成第一柵絕緣層以及在半導(dǎo)體襯底上在高壓區(qū)域中形成第二柵絕緣層；第二柵絕緣層厚于第一柵絕緣層；通過將第一導(dǎo)電雜質(zhì)注入到半導(dǎo)體襯底的邏輯區(qū)域和源極區(qū)域中，在邏輯區(qū)域中形成空心區(qū)域并在高壓區(qū)域中形成源極區(qū)域；以及通過將第二導(dǎo)電雜質(zhì)注入到半導(dǎo)體襯底中而在邏輯區(qū)域中形成第二導(dǎo)電雜質(zhì)層。
文檔編號(hào)H01L21/8234GK101211847SQ20071019488
公開日2008年7月2日 申請(qǐng)日期2007年12月27日 優(yōu)先權(quán)日2006年12月29日
發(fā)明者張德基 申請(qǐng)人:東部高科股份有限公司