專(zhuān)利名稱(chēng)：具有熱障的相變化存儲(chǔ)單元及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用相變化存儲(chǔ)材料的高密度存儲(chǔ)裝置、以 及制造此存儲(chǔ)裝置的方法，尤其涉及一種相變化存儲(chǔ)元件其 在相變化元件與電極之間具有熱障，其中相變化存儲(chǔ)材料包 括硫?qū)倩锱c其它材料。
背景技術(shù)：
相變化存儲(chǔ)材料廣泛地用于非易失性隨機(jī)存取存儲(chǔ)單 元。例如硫?qū)倩锱c類(lèi)似材料的這種材料，可通過(guò)施加適用 于集成電路中的電流電平，獲得在非晶態(tài)與結(jié)晶態(tài)之間的相 變化。大致非晶態(tài)的特征在于其電阻率高于大致結(jié)晶態(tài)，而 此特征可以輕易地被檢測(cè)以指定數(shù)據(jù)。
從非晶態(tài)轉(zhuǎn)變至結(jié)晶態(tài)一般為低電流步驟。從結(jié)晶態(tài)轉(zhuǎn)
變至非晶態(tài)(以下稱(chēng)為重置(reset))—般為高電流步驟，其 包括短暫的高電流密度脈沖以熔化或破壞結(jié)晶結(jié)構(gòu)，其后此 相變化材料會(huì)快速冷卻，抑制相變化的過(guò)程，使得至少部分 相變化結(jié)構(gòu)得以維持在非晶態(tài)。理想狀態(tài)下，致使相變化材 料從結(jié)晶態(tài)轉(zhuǎn)變至非晶態(tài)的重置電流幅度應(yīng)越低越好。欲降 低重置所需的重置電流幅度，可通過(guò)減小在存儲(chǔ)器中的相變 化材料元件的尺寸、以及減少電極與此相變化材料的接觸面 積而實(shí)現(xiàn)，因此可針對(duì)此相變化材料元件施加較小的絕對(duì)電 流值而實(shí)現(xiàn)較高的電流密度。
此領(lǐng)域發(fā)展的一種方法致力于在集成電路結(jié)構(gòu)上形成 微小孔洞，并使用微量可編程的電阻材料填充這些微小孔 洞。致力于這種微小孔洞的專(zhuān)利包括于1997年11月11 日公布的美國(guó)專(zhuān)利第5,687,112號(hào)"Multibit SingleCell Memory Element Having Tapered Contact"、 發(fā)明人 為0vshinky;于1998年8月4日公布的美國(guó)專(zhuān)利第 5,789,277號(hào) "Method of Making Chalogenide [sic] Memory Device"、發(fā)明人為Zahorik等；于2000年11月 21日公布的美國(guó)專(zhuān)利第6,150,253號(hào) "Controllable Ovonic Phase—Change Semiconductor Memory Device and Methods of Fabricating the Same"、 發(fā)明人為Doan等。
當(dāng)以微小尺寸制造這種裝置、且必須符合大尺寸存儲(chǔ)裝 置的嚴(yán)格工藝參數(shù)時(shí)，會(huì)發(fā)生問(wèn)題。小于相變化單元的微小 尺寸相關(guān)的問(wèn)題之一，在于圍繞著有源區(qū)域的材料的導(dǎo)熱 性。為了獲得相變化，有源區(qū)域中的相變化材料的溫度，必 須達(dá)到相變化臨界值。然而，電流通過(guò)此材料所產(chǎn)生的熱量， 被周?chē)Y(jié)構(gòu)所導(dǎo)引而散失。從有源區(qū)域的相變化材料將熱量 導(dǎo)引散失的現(xiàn)象，會(huì)減慢電流的加熱效應(yīng)，并影響相變化操 作。
因此希望可提供一種存儲(chǔ)單元結(jié)構(gòu)，其需要較小的電 流。更加地希望提供一種工藝與結(jié)構(gòu)，其可與同一集成電路 的周邊電路的制造相容。

發(fā)明內(nèi)容
存儲(chǔ)單元的制造方法，包括提供襯底，在襯底上沉積電 介質(zhì)層襯底，在電介質(zhì)層中形成過(guò)孔，以及在過(guò)孔中沉積導(dǎo) 電材料(栓塞)。此晶圓被平面化以形成第一表面，且此導(dǎo) 電材料的部分被移除(蝕刻)，以形成具有一外露側(cè)壁的凹 口，且此導(dǎo)電材料的第二表面低于第一表面。導(dǎo)電阻擋層沉 積在第二表面上、以及外露側(cè)壁部分上，且熱隔離材料沉積 在導(dǎo)電阻擋層上。此熱隔離材料與導(dǎo)電阻擋材料被平面化， 以形成外露導(dǎo)電阻擋表面。底電極形成于熱隔離材料上，其 延伸至外露導(dǎo)電阻擋表面上，并與之形成電接觸。存儲(chǔ)材料 形成于底電極上，并形成頂電極電接觸至存儲(chǔ)材料。
在一特定實(shí)施例中，此導(dǎo)電阻擋層由氮化鈦所構(gòu)成，且
其厚度介于1至10納米。在另一實(shí)施例中，底電極的厚度 不大于30納米。在另一實(shí)施例中，熱隔離材料包括旋涂玻 璃。
在一特定實(shí)施例中，外露導(dǎo)電阻擋層限定外圍，此外圍 環(huán)繞此熱隔離材料，且底電極覆蓋此外圍。在另一實(shí)施例中， 存儲(chǔ)材料與頂電極形成存儲(chǔ)核心，其具有次微米柱狀存儲(chǔ)材 料。
在某些實(shí)施例中，在過(guò)孔中沉積導(dǎo)電材料，形成了裂縫， 且蝕刻此導(dǎo)電材料會(huì)暴露一裂縫開(kāi)口。此熱隔離材料覆蓋了 裂縫開(kāi)口，以提供一表面，其與外露的導(dǎo)電阻擋表面等高。
在另一實(shí)施例中，存儲(chǔ)單元的制造方法包括提供襯底， 在襯底上沉積電介質(zhì)層襯底，在電介質(zhì)層中形成過(guò)孔；在過(guò) 孔中沉積導(dǎo)電材料，且平面化電介質(zhì)層與導(dǎo)電材料，以形成 第一表面。此導(dǎo)電材料被蝕刻以形成一凹口，其具有外露側(cè) 壁部分，并形成導(dǎo)電材料的第二表面，此第二表面低于第一 表面。導(dǎo)電阻擋層沉積于第二表面上以及外露側(cè)壁部分上， 且熱隔離材料沉積于導(dǎo)電阻擋層上。此熱隔離材料與導(dǎo)電阻 擋材料被平面化以形成外露導(dǎo)電阻擋表面，且底電極層形成 于熱隔離材料上、以及外露導(dǎo)電阻擋表面上。存儲(chǔ)核心形成 于底電極層上。此存儲(chǔ)核心具有頂電極，并在頂電極與下電 極層之間包括亞光刻柱狀存儲(chǔ)材料。側(cè)壁隔離形成于底電極 層上而環(huán)繞存儲(chǔ)核心；以及底電極依據(jù)此側(cè)壁隔離而形成。 此底電極接觸至外露導(dǎo)電阻擋表面的至少一部分，以將亞光 刻柱狀存儲(chǔ)材料電耦合到導(dǎo)電材料。
在一特定實(shí)施例中，外露導(dǎo)電阻擋表面形成環(huán)狀外圍， 其具有第一直徑，且側(cè)壁隔離具有第二直徑，第二直徑大于
第一直徑。在另一實(shí)施例中，底電極覆蓋了環(huán)狀外圍。
在另一實(shí)施例中，存儲(chǔ)單元具有襯底；電介質(zhì)層，其設(shè) 置于此襯底上并具有第一表面；過(guò)孔位于此電介質(zhì)層中并從 此第一表面延伸，此過(guò)孔具有上部與下部，此上部被側(cè)壁部 分所環(huán)繞；接點(diǎn)位于此過(guò)孔的此下部中，并具有第二表面； 導(dǎo)電阻擋層位于此接點(diǎn)上并電接觸至此接點(diǎn)，此導(dǎo)電阻擋層 沿著此側(cè)壁部分延伸至此第一表面，以在此第一表面處形成 導(dǎo)電阻擋表面，此導(dǎo)電阻擋層限定一內(nèi)部。熱隔離材料位于 此導(dǎo)電阻擋層的此內(nèi)部中。底電極設(shè)置于此熱隔離材料以及 此導(dǎo)電阻擋表面上并延伸橫跨此二者，使得此底電極底電極 電耦合到此接點(diǎn)。存儲(chǔ)材料元件位于此底電極上，此熱隔離 材料在此存儲(chǔ)材料元件與此接點(diǎn)之間提供熱隔離效果。頂電 極形成于此存儲(chǔ)材料元件上，并電接觸至此存儲(chǔ)材料元件。
在一特定實(shí)施例中，存儲(chǔ)材料元件包括亞光刻柱狀存儲(chǔ) 材料。在另一實(shí)施例中，側(cè)壁隔離形成且圍繞此亞光刻柱狀 存儲(chǔ)材料，且側(cè)壁隔離限定底電極。
在一特定實(shí)施例中，存儲(chǔ)材料元件包括硫?qū)倩?，而?另一特定實(shí)施例中，存儲(chǔ)材料元件包括鍺、銻、與碲。
在一特定實(shí)施例中，此熱隔離材料包括旋涂玻璃。在一 特定實(shí)施例中，此接點(diǎn)具有第一導(dǎo)熱性且熱隔離材料具有第 二導(dǎo)熱性，第二導(dǎo)熱性小于第一導(dǎo)熱性。
在一特定實(shí)施例中，導(dǎo)電阻擋層為氮化鈦，其厚度為約 1至10納米。在一特定實(shí)施例中，底電極的厚度不大于30 納米。在一特定實(shí)施例中，導(dǎo)電阻擋表面限定外圍，且底電 極覆蓋此外圍。


圖1為本發(fā)明的集成電路裝置的方塊圖2是圖1的代表性存儲(chǔ)陣列的一部分示意圖3A-3G示出了本發(fā)明一實(shí)施例的可編程電阻存儲(chǔ)單
元的工藝步驟，此存儲(chǔ)單元具有熱障；
圖
4示出了本發(fā)明另一實(shí)施例的可編程電阻存儲(chǔ)元件，
其具有熱障；
圖5A與圖5B示出了在本發(fā)明可編程電阻存儲(chǔ)單元中的 電流路徑；
圖6A-61示出了本發(fā)明另一實(shí)施例的具有熱障的可編 程電阻存儲(chǔ)單元的工藝步驟。
具體實(shí)施例
以下詳細(xì)說(shuō)明本發(fā)明的結(jié)構(gòu)與方法。本發(fā)明說(shuō)明書(shū)目的 并非在于定義本發(fā)明。本發(fā)明由權(quán)利要求所定義。本發(fā)明的 所有實(shí)施例、特征、目的及優(yōu)點(diǎn)等將可通過(guò)下列說(shuō)明書(shū)及附 圖獲得充分了解。
在本發(fā)明的方向性敘述中，圖式的方向與其參考座標(biāo)有 關(guān)，"上"、"下"、"左"、與"右"對(duì)應(yīng)于對(duì)應(yīng)圖式中的方向。 相同地，"厚度"指垂直方向，"寬度"指水平方向。這些方 向與操作中的電路方向無(wú)關(guān)，如本領(lǐng)域技術(shù)人員所了解。
之后涉及公知集成電路與存儲(chǔ)陣列實(shí)施例與存儲(chǔ)單元 的示例，以及本發(fā)明相變化元件與存儲(chǔ)單元的實(shí)施例，然后 則將討論工藝步驟。
請(qǐng)參考圖1，其示出集成電路10的簡(jiǎn)化方塊圖，而本 發(fā)明可能使用此集成電路。電路IO包括存儲(chǔ)陣列12，其使 用了相變化存儲(chǔ)單元(未示出)，在半導(dǎo)體襯底上包括至少 一個(gè)本發(fā)明的存儲(chǔ)單元，如下所詳述。字線(xiàn)解碼器14與多 條字線(xiàn)16形成電連接。位線(xiàn)解碼器18與多條位線(xiàn)20電連 接，以從陣列12中的相變化存儲(chǔ)單元(未示出)讀取數(shù)據(jù) 并寫(xiě)入數(shù)據(jù)。位址從總線(xiàn)22供應(yīng)至字線(xiàn)解碼器與驅(qū)動(dòng)器14 以及位線(xiàn)解碼器18。方塊24中的感測(cè)放大器以及數(shù)據(jù)輸入 結(jié)構(gòu)，經(jīng)由數(shù)據(jù)總線(xiàn)26而耦合到位線(xiàn)解碼器18。數(shù)據(jù)從集 成電路10的輸入/輸出端口、或其它集成電路10內(nèi)部或外 部的來(lái)源，經(jīng)由數(shù)據(jù)輸入線(xiàn)28，而傳送至方塊24中的數(shù)據(jù) 輸入結(jié)構(gòu)。其它電路30可包括在集成電路10上，例如通用 處理器或?qū)Ｓ脩?yīng)用電路、或模塊的組合而提供系統(tǒng)單晶片功能，并由陣列12所支援。數(shù)據(jù)從方塊24的感測(cè)放大器、經(jīng) 由數(shù)據(jù)輸出線(xiàn)32，而輸出至集成電路10的輸入/輸出端口， 或輸出至其它位于集成電路10的內(nèi)部或外部的數(shù)據(jù)目的 地。
在本實(shí)施例中所使用的控制器34，使用了偏壓安排狀 態(tài)機(jī)器，并控制了偏壓安排供應(yīng)電壓36的應(yīng)用，例如讀取、 編程、擦除、擦除確認(rèn)與編程確認(rèn)電壓?？刂破?4可利用 專(zhuān)用邏輯電路而應(yīng)用，如本領(lǐng)域技術(shù)人員所熟知。在替代實(shí) 施例中，控制器34包括了通用處理器，其可用于同一集成 電路，以執(zhí)行電腦程序而控制裝置的操作。在另一實(shí)施例中， 控制器34組合專(zhuān)用邏輯電路與通用處理器。
如圖2所示，陣列12的每一存儲(chǔ)單元包括了一個(gè)存取 晶體管(或其它存取裝置，例如二極管)、以及相變化元件， 其中四個(gè)存取晶體管示出如38、 40、 42、 44，而四個(gè)相變 化元件示出如46、 48、 50、 52。每一存取晶體管38、 40、 42、 44的源極共同連接至源極線(xiàn)54，源極線(xiàn)54在源極線(xiàn)終 端55結(jié)束。在另一實(shí)施例中，這些選擇元件的源極線(xiàn)并未 電連接，而是可獨(dú)立控制的。多條字線(xiàn)16 (包括字線(xiàn)56與 58)沿著第一方向平行地延伸。字線(xiàn)56、 58與字線(xiàn)解碼器 14進(jìn)行電交換信息。存取晶體管38、 42的柵極連接至公用 字線(xiàn)(例如字線(xiàn)56)，而存取晶體管40、 44的柵極共同連 接至字線(xiàn)58。多條位線(xiàn)20 (包括位線(xiàn)60、 62)中，位線(xiàn)60 連接到相變化元件46， 48的一端。特別地，相變化元件46 連接于存取晶體管38的漏極與位線(xiàn)60之間，而相變化元件 48連接于存取晶體管48的漏極與位線(xiàn)60之間。相似地， 相變化元件50連接于存取晶體管42的漏極與位線(xiàn)62之間， 而相變化元件52連接于存取晶體管44與位線(xiàn)62之間。需 要注意的是，在圖中為了方便起見(jiàn)，僅示出四個(gè)存儲(chǔ)單元， 在實(shí)際應(yīng)用中，陣列12可包括上千個(gè)至上百萬(wàn)個(gè)此種存儲(chǔ) 單元。同時(shí)，亦可使用其它陣列結(jié)構(gòu)，例如將相變化存儲(chǔ)元
件連接到源極。
圖3A-3G示出了本發(fā)明一實(shí)施例的具有熱障的可編程 電阻存儲(chǔ)單元的工藝步驟。圖3A示出了存儲(chǔ)單元存取層 300，其形成于半導(dǎo)體襯底302上。存取層300典型地包括 存取晶體管(未示)。如二極管等其它存取裝置亦可使用于 此。存取層300包括栓塞接點(diǎn)("接點(diǎn)")304延伸穿過(guò)電介 質(zhì)層306，栓塞接點(diǎn)可由鉤、多晶硅或氮化鈦所構(gòu)成。電介 質(zhì)層可舉例如二氧化硅，亦可使用其它材料。在一實(shí)施例中， 電介質(zhì)層306沉積于襯底上。過(guò)孔形成于電介質(zhì)層中，且導(dǎo) 電材料沉積于此過(guò)孔中。導(dǎo)電材料為栓塞材料，或可為導(dǎo)電 阻擋材料與栓塞材料。栓塞形成技術(shù)如本領(lǐng)域中所公知，故
在此不贅述其細(xì)節(jié)。
選擇性阻擋層308將栓塞304與電介質(zhì)層306隔開(kāi)。隨 著所使用材料的不同，阻擋層308在栓塞304與半導(dǎo)體襯底 302、以及栓塞304與電介質(zhì)層306之間，提供了擴(kuò)散阻擋。 舉例而言，阻擋層308由一層氮化鉭所構(gòu)成，其具有導(dǎo)電性。 栓塞304具有上表面310，其與電介質(zhì)層的上表面312等高。 舉例而言，使用化學(xué)機(jī)械研磨(CMP)步驟，而形成栓塞的 上表面310以及電介質(zhì)層的上表面312。
半導(dǎo)體襯底302中的摻雜區(qū)域作用為晶體管的終端，包 括字線(xiàn)與柵極線(xiàn)以將栓塞304耦合到公用源極線(xiàn)(未示出)。 這些元件優(yōu)選以公知方式形成，因此其細(xì)節(jié)在此不贅述。
圖3B示出了栓塞與阻擋層(圖3A中的304與308)利 用選擇性蝕刻技術(shù)移除后的存取層結(jié)構(gòu)，以形成凹口 314 以及接點(diǎn)304，。接點(diǎn)304，的上表面為第二表面316，其 低于第一表面。凹口 314具有外露側(cè)壁部分318。
圖3C示出了導(dǎo)電阻擋層320沉積于圖3B的凹口的第二 表面上(圖3B的標(biāo)號(hào)316)、以及外露側(cè)壁部分上(圖3B 的標(biāo)號(hào)318)后的圖3B存取層，而形成杯狀內(nèi)部。在一特 定實(shí)施例中，沉積一層厚度大約5納米的氮化鈦，而形成導(dǎo)電阻擋層?；蛘?，可使用氮化鉭、鈦、鉭、或其它導(dǎo)電材料、 或其組合。導(dǎo)電阻擋層的沉積，可使用多種沉積技術(shù)，例如
化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)等，如本領(lǐng)域 所公知。
熱隔離材料322沉積于導(dǎo)電阻擋層320上、以及由導(dǎo)電 阻擋層所形成的內(nèi)部中。熱隔離材料322的導(dǎo)熱性低于接點(diǎn) 304'的材料。在一實(shí)施例中，使用二氧化硅做為熱隔離材 料?；蛘撸瑩诫s氮的氮化硅鉭、摻雜氮的氮化鉭、摻雜氮的 氮化鈦、摻雜氮的二氧化硅、氮化鋁、或氧化鋁，均可做為 熱隔離材料。其它電介質(zhì)材料如低介電常數(shù)電介質(zhì)材料、以 及旋涂玻璃(SOG)等，均可做為熱隔離材料。旋涂玻璃特別 理想，因?yàn)槠涮峁┝肆己玫奶钊胄阅堋?br> 圖3D示出了圖3C的存取層經(jīng)過(guò)平面化步驟的結(jié)果，其 用以將熱隔離材料322以及導(dǎo)電阻擋層320平面化，以形成 外露導(dǎo)電阻擋表面324。在一實(shí)施例中，內(nèi)部形成有栓塞304 的過(guò)孔(未示出)，實(shí)質(zhì)上為圓柱形。導(dǎo)電阻擋層形成杯狀 結(jié)構(gòu)、并具有外露導(dǎo)電阻擋表面，形成了大致環(huán)狀的導(dǎo)電外 圍環(huán)繞了熱隔離材料322?；蛘撸饴秾?dǎo)電阻擋表面并不形
成完整外圍，或并非環(huán)狀。
圖3E示出了在圖3D的存取層上，包括外露導(dǎo)電阻擋表 面上(圖3D的標(biāo)號(hào)324)，沉積薄底電極層326的結(jié)果。薄 底電極層與熱隔離材料322共同使用時(shí)，可理想地減少?gòu)拇?儲(chǔ)元件所散失的熱量(請(qǐng)參見(jiàn)下述的圖3G)。在一特定實(shí)施 例中，薄底電極層由氮化鈦所構(gòu)成，其厚度約為20納米。 或者，薄底電極為以CVD或PVD所沉積的氮化鈦、氮化鉭、 鈦、或鉭、或各材料的組合的一層或多層結(jié)構(gòu)。光致抗蝕劑 328被圖案化，以將薄底電極層的選定部分遮蔽，而在后續(xù) 蝕刻步驟中限定底電極。
圖3F示出了圖3E的存取層中，底電極層經(jīng)過(guò)蝕刻而形 成底電極330的結(jié)果。底電極330覆蓋至少一部分的導(dǎo)電阻
擋層320，導(dǎo)電阻擋層320將底電極330耦合到接點(diǎn)304'。 在一特定實(shí)施例中，導(dǎo)電阻擋層形成導(dǎo)電外圍而接觸至底電 極。換言的，底電極330覆蓋了外露導(dǎo)電阻擋表面(圖3D 的標(biāo)號(hào)324)，此外露導(dǎo)電阻擋表面在一特定實(shí)施例中，以 頂視圖來(lái)看為環(huán)狀?；蛘?，底電極僅覆蓋了外露導(dǎo)電阻擋表 面的一部分。
圖3G示出了存儲(chǔ)單元331其具有亞光刻存儲(chǔ)核心332， 此存儲(chǔ)核心具有頂電極334、以及形成于底電極330上的亞 光刻柱狀存儲(chǔ)材料336。在一特定實(shí)施例中，亞光刻柱狀存 儲(chǔ)材料的形成，使用光刻掩模以及蝕刻技術(shù)所形成。
光刻掩模的水平尺寸典型地大約等于所使用光刻工藝 的最小光刻特征尺寸。為了減少光刻掩模的水平尺寸，使用 掩模修剪步驟，此步驟生成了經(jīng)修剪的光刻掩模，其特征尺 寸小于用以定義此掩模的最小光刻特征尺寸。在一實(shí)施例 中，此較小特征尺寸大約為40納米。在一實(shí)施例中所使用 的蝕刻工藝為干式各向異性蝕刻，使用了反應(yīng)性離子蝕刻、 并利用氬氣、氟、或氧原子等離子體化合物。當(dāng)蝕刻進(jìn)行到 電介質(zhì)薄膜層306的上表面時(shí)，可使用光學(xué)發(fā)散工具以確認(rèn) 并控制蝕刻終點(diǎn)。
在公知的蝕刻步驟中，電阻可編程柱狀結(jié)構(gòu)可能遭受到 下削切，因而使得所生成的存儲(chǔ)元件強(qiáng)度較弱?？蛇m當(dāng)選擇 電阻可編程材料以及蝕刻技術(shù)，以避免下削切的發(fā)生，如美 國(guó)專(zhuān)利申請(qǐng)11/456, 922所述，其申請(qǐng)日為2006/1/12，名 稱(chēng)為 "Method for Making a Pillar-Type Phase Change Memory Element"，發(fā)明人為龍翔瀾與Chia Hua Ho。此申 請(qǐng)列為本案的參考。
在一特定實(shí)施例中，柱狀存儲(chǔ)材料336由相變化合金所 構(gòu)成，相變化合金能在此單元有源溝道區(qū)域內(nèi)依其位置順序 在材料為一般非晶狀態(tài)的第一結(jié)構(gòu)狀態(tài)與為一般結(jié)晶固體 狀態(tài)的第二結(jié)構(gòu)狀態(tài)之間切換。這些材料至少為雙穩(wěn)定態(tài)。
此詞匯"非晶"用以指相對(duì)較無(wú)次序的結(jié)構(gòu)，其較之單晶更 無(wú)次序性，而帶有可檢測(cè)的特征如較之結(jié)晶態(tài)更高的電阻 值。此詞匯"結(jié)晶態(tài)"用以指相對(duì)較有次序的結(jié)構(gòu)，其較之 非晶態(tài)更有次序，因此包括有可檢測(cè)的特征例如比非晶態(tài)更 低的電阻值。
典型地，相變化材料可電切換至完全結(jié)晶態(tài)與完全非晶 態(tài)之間所有可檢測(cè)的不同狀態(tài)。其它受到非晶態(tài)與結(jié)晶態(tài)的 改變而影響的材料特性包括，原子次序、自由電子密度、以 及活化能。此材料可切換成為不同的固態(tài)、或可切換成為由 兩種以上固態(tài)所形成的混合物，提供從非晶態(tài)至結(jié)晶態(tài)之間 的灰階部分。此材料中的電性質(zhì)亦可能隨之改變。
相變化合金可通過(guò)施加電脈沖而從一種相態(tài)切換至另 一相態(tài)。先前觀察指出，較短、較大幅度的脈沖傾向于將相 變化材料的相態(tài)改變成大體為非晶態(tài)。較長(zhǎng)、較低幅度的脈 沖傾向于將相變化材料的相態(tài)改變成大體為結(jié)晶態(tài)。在較 短、較大幅度脈沖中的能量夠大，因此足以破壞結(jié)晶結(jié)構(gòu)的 鍵合，同時(shí)夠短因此可以防止原子再次排列成結(jié)晶態(tài)。在沒(méi) 有不適當(dāng)實(shí)驗(yàn)的情形下，可以利用實(shí)驗(yàn)方法決定特別適用于 特定相變化合金的適當(dāng)脈沖量變曲線(xiàn)。
硫?qū)倩镞m用于本發(fā)明實(shí)施例中作為存儲(chǔ)材料。硫?qū)倩?br> 物包括下列四元素的任一者氧(0)、硫(S)、硒(Se)、 以及碲(Te)，形成元素周期表上第VI族的部分。硫?qū)倩?包括將硫?qū)僭嘏c更為正電性的元素或自由基結(jié)合而得。硫 屬化合物合金包括將硫?qū)倩衔锱c其它物質(zhì)如過(guò)渡金屬等 結(jié)合。硫?qū)倩衔锖辖鹜ǔ０ㄒ粋€(gè)以上選自元素周期表第 六欄的元素，例如鍺(Ge)以及錫(Sn)。通常，硫?qū)倩?物合金包括下列元素中一個(gè)以上的復(fù)合物銻(Sb)、鎵(Ga)、 銦(In)、以及銀(Ag)。許多以相變化為基礎(chǔ)的存儲(chǔ)材料已 經(jīng)被描述于技術(shù)文件中，包括下列合金鎵/銻、銦/銻、銦 /硒、銻/碲、鍺/碲、鍺/銻/碲、銦/銻/碲、鎵/硒/碲、錫/
銻/碲、銦/銻/鍺、銀/銦/銻/碲、鍺/錫/銻/碲、鍺/銻/硒/ 碲、以及碲/鍺/銻/硫。在鍺/銻/碲合金家族中，可以嘗試 大范圍的合金成分。此成分可以下列特征式表示
TeaGebSb，-(w)，其中a與b代表了所組成元素的原子總數(shù)為 100%時(shí)，各原子的百分比。 一位研究員描述了最有用的合金 為，在沉積材料中所包含的平均碲濃度遠(yuǎn)低于70%，典型地 低于60%，并在一般形式合金中的碲含量范圍從最低23%至 最高58%，且最優(yōu)選介于48%至58%的碲含量。鍺的濃度高 于約5%，且其在材料中的平均范圍從最低8%至最高30%， 一般低于50%。最優(yōu)選地，鍺的濃度范圍介于8%至40%。在 此成分中所剩下的主要成分則為銻。(0vshinky '112專(zhuān) 利，欄10 11)由另一研究者所評(píng)估的特殊合金包括 Ge2Sb2Te5 、 GeSb2Te4 、 以及 GeSb4Te7 。 ( Noboru Yamada， ，， Potential of Ge-Sb-Te Phase-change Optical Disks for High-Data-Rate Recording" ， 67YfK. < 謂，pp. 28-37 (1997))更一般地，過(guò)渡金屬如鉻(Cr)、鐵(Fe)、鎳 (Ni)、鈮(Nb)、鈀(Pd)、鉑(Pt)、以及上述的混合物或合金， 可與鍺/銻/碲結(jié)合以形成相變化合金，其包括有可編程的電 阻性質(zhì)?？墒褂玫拇鎯?chǔ)材料的特殊范例，如0vshinsky '112 專(zhuān)利中欄11-13所述，其范例在此列入?yún)⒖?。在此，適用于 PCRAM的材料為Ge2Sb2Te5，其通常被稱(chēng)為GST。
可用于本發(fā)明其它實(shí)施例中的其它可編程的存儲(chǔ)材料 包括，摻雜N2的GST、 Ge,Sby、或其它以不同結(jié)晶態(tài)轉(zhuǎn)換來(lái) 決定電阻的物質(zhì)；PrxCayMn03、 PrSrMnO、 Zr0x、 Ti0x、 Ni0x、 W0X、經(jīng)摻雜的SrTi03或其它利用電脈沖以改變電阻狀態(tài)的 材料；或其它使用電脈沖以改變電阻狀態(tài)的物質(zhì)；TCNQ、 PCBM、 TCNQ-PCBM、 Cu-TCNQ、 Ag-TCNQ、 C60_TCNQ、以其它物 質(zhì)摻雜的TCNQ、或任何其它聚合物材料其包括有以電脈沖 而控制的雙穩(wěn)定或多穩(wěn)定電阻態(tài)。
柱狀存儲(chǔ)材料336沉積為薄膜層。在柱狀存儲(chǔ)材料336上為頂電極334，其至少覆蓋相變化層的上表面。頂電極由 一層導(dǎo)電材料所構(gòu)成，例如氮化鈦。為了方便起見(jiàn)，將柱狀 存儲(chǔ)材料336與頂電極334合并稱(chēng)為存儲(chǔ)核心332。
存儲(chǔ)核心形成于電介質(zhì)材料(未示出)中的圓柱孔內(nèi)， 或利用方向性蝕刻技術(shù)而形成為柱狀結(jié)構(gòu)，而電介質(zhì)材料被 沉積以填入柱狀結(jié)構(gòu)的周?chē)?。電介質(zhì)材料優(yōu)選包括一層以上 二氧化硅、或其它公知的替代材料。電介質(zhì)填充層的代表性 材料，包括下列元素的組合硅、碳、氧、氟、與氫，并在 存儲(chǔ)元件之間提供電絕緣效果。在某些實(shí)施例中，絕緣材料 包括熱絕緣材料，例如二氧化硅、SiCOH、聚亞酰胺、聚酰 胺、以及氟碳聚合物等。 一般而言，熱絕緣材料的導(dǎo)熱性應(yīng) 低于二氧化硅，或者低于約0.014 J/cm*K*sec。
許多低介電常數(shù)材料(此低介電常數(shù)材料的電容率小于 二氧化硅)可適用于電介質(zhì)填充層，包括氟化二氧化硅、倍 半氧硅烷(silsesquioxane)、 聚環(huán)烯醚(polyarylene ether)、對(duì)二甲苯聚體(parylene)、氟聚合物、氟化非晶 碳、類(lèi)金剛石碳、多孔性氧化硅、介多孔(mes叩orous)氧化 硅、多孔性倍半氧硅垸、多孔性聚亞酰胺及多孔性環(huán)烯醚。 單層或多層結(jié)構(gòu)可以提供熱絕緣及電絕緣效果。當(dāng)導(dǎo)熱性不 是關(guān)鍵因素時(shí)，可以使用氮化硅或其它導(dǎo)熱性大于二氧化硅 的材料。
在操作時(shí)，從接點(diǎn)304'穿過(guò)導(dǎo)電阻擋層320、底電極 330、以及柱狀存儲(chǔ)材料336到頂電極334之間，存在有電 流路徑。在一特定實(shí)施例中，頂電極電連接至存儲(chǔ)陣列的位 線(xiàn)。隨著電流流經(jīng)存儲(chǔ)材料，焦耳熱效應(yīng)將使得存儲(chǔ)材料的 溫度上升，且如上所解釋?zhuān)罁?jù)電流脈沖的長(zhǎng)度與幅度，存 儲(chǔ)元件可被置于"設(shè)置"或"重置"狀態(tài)。
在公知相變化存儲(chǔ)裝置中，施加到存儲(chǔ)元件的熱量流失 到(傳導(dǎo)到)接點(diǎn)304'，因?yàn)榻狱c(diǎn)304'通常是相當(dāng)良好 的熱導(dǎo)體、并具有相當(dāng)大的熱質(zhì)量。此將需要較高電流，且
需加熱其周?chē)鷧^(qū)域。在圖3G的存儲(chǔ)單元中，柱狀存儲(chǔ)材料 336位于底電極330上，底電極330的厚度很小，因此具有 相當(dāng)小的熱質(zhì)量以及相當(dāng)差的導(dǎo)熱性。底電極通過(guò)熱障材料 322而與接點(diǎn)304'熱絕緣。電介質(zhì)層306典型地亦具有比 接點(diǎn)還要低的導(dǎo)熱性。與其它在熱隔離材料上不包括底電極 的類(lèi)似單元相比，存儲(chǔ)單元331在"設(shè)置"或"重置"操作 時(shí)，所需要的電流較少，并產(chǎn)生較少熱量，因此使得周?chē)鷧^(qū) 域溫度較低。
舉例而言，為了寫(xiě)入到存儲(chǔ)單元331，需要供給適當(dāng)?shù)?使能信號(hào)到頂電極334以及底電極330。電流的總量與持續(xù) 時(shí)間的選擇，可加熱存儲(chǔ)材料336，并接著假設(shè)在冷卻后達(dá) 到較高或較低的電阻態(tài)。存儲(chǔ)元件的讀取通過(guò)將低電平電流 脈沖通過(guò)此元件、并感測(cè)其電阻而實(shí)現(xiàn)。
圖4示出了存儲(chǔ)單元400，其不包括薄底電極。包括有 頂電極334與亞光刻柱狀存儲(chǔ)材料336的存儲(chǔ)核心332，位 于導(dǎo)電阻擋層320、熱隔離材料322、以及電介質(zhì)層306上。 或者，存儲(chǔ)核心332位于導(dǎo)電阻擋層320與熱隔離材料322 上，或位于導(dǎo)電阻擋層320與電介質(zhì)層306上。在每一情形 下，柱狀存儲(chǔ)材料336與接點(diǎn)304'隔離，并透過(guò)導(dǎo)電阻擋 層而與接點(diǎn)304'產(chǎn)生電連接。
圖5A與圖5B示出了在本發(fā)明可編程電阻存儲(chǔ)單元內(nèi)的 電流路徑。在圖5A中，在柱狀存儲(chǔ)材料336接觸到導(dǎo)電阻 擋層320的位置，由箭頭500所代表的電流相對(duì)擁擠。在圖 5B中，底電極330從導(dǎo)電阻擋層收集電流，并以較均勻的 方式將電流傳導(dǎo)到存儲(chǔ)材料336。對(duì)于存儲(chǔ)陣列內(nèi)的存儲(chǔ)單 元在進(jìn)行持續(xù)編程的條件下，此種方式是較理想的。圖5B 示出了柱狀存儲(chǔ)材料336大致位于底電極330的中心，且即 使柱狀存儲(chǔ)材料336并非位于底電極的中心，仍能提供更均 勻的電流到柱狀存儲(chǔ)材料336。底電極330也提供了較大的 目標(biāo)區(qū)域，以在制造過(guò)程當(dāng)中讓存儲(chǔ)核心能夠?qū)?zhǔn)。底電極也提供了與存儲(chǔ)材料之間的平滑、均勻介面。此特點(diǎn)能夠改 良存儲(chǔ)材料與襯底之間的粘附性(在操作存儲(chǔ)單元時(shí)會(huì)受到加熱與冷卻的影響)，因而改良穩(wěn)定性與可靠性。圖5A中的 存儲(chǔ)材料336位于熱隔離材料322、導(dǎo)電阻擋層320、以及 電介質(zhì)層306上，因此可能會(huì)降低存儲(chǔ)材料在此介面的粘附 性。
圖6A-61示出根據(jù)本發(fā)明另一實(shí)施例的可編程電阻存 儲(chǔ)單元的制造過(guò)程。圖6A示出了存儲(chǔ)單元存取層600形成 于半導(dǎo)體襯底(未示出)上。存取層600典型地包括了存取 晶體管(未示出)。也可使用其它類(lèi)型的存取裝置。存取層 600包括接點(diǎn)602 (例如鎢、多晶硅、或氮化鈦栓塞)，延伸 經(jīng)過(guò)電介質(zhì)層306。電介質(zhì)層的材料可舉例如二氧化硅，或 其它適合材料。在一實(shí)施例中，電介質(zhì)層306沉積于襯底上。 過(guò)孔形成于電介質(zhì)層中，且導(dǎo)電材料沉積于過(guò)孔中。導(dǎo)電材 料為栓塞材料，或可為導(dǎo)電阻擋材料與栓塞材料。栓塞形成 技術(shù)為本領(lǐng)域中所公知，因此在此不贅述其細(xì)節(jié)。
裂縫604在栓塞形成時(shí)形成。裂縫604為空洞，其延伸 進(jìn)入栓塞602的第一表面之下。晶圓的平面化則外露出裂縫 開(kāi)口 605。裂縫604與開(kāi)口 605會(huì)造成粘附與可靠性問(wèn)題。
選擇阻擋層308將栓塞602與電介質(zhì)層306隔開(kāi)。隨著 所使用材料的不同，阻擋層308在栓塞602與半導(dǎo)體襯底之 間、以及栓塞601與電介質(zhì)層306之間，提供擴(kuò)散阻擋。阻 擋層308由一層如氮化鉅等導(dǎo)電材料所構(gòu)成。栓塞602具有 上表面610，其與電介質(zhì)層的上表面612等高。舉例而言， 化學(xué)機(jī)械研磨用以形成第一表面，包括栓塞的上表面610 以及電介質(zhì)層的上表面612。
半導(dǎo)體襯底中的摻雜區(qū)域作用為晶體管的終端，包括字 線(xiàn)與柵極線(xiàn)以將栓塞602耦合到共同源極線(xiàn)(未示出)。這些元件優(yōu)選以公知方式形成，因此其細(xì)節(jié)在此不贅述。
圖6B示出了利用選擇性蝕刻技術(shù)移除一部分栓塞與阻擋層(圖6A中的標(biāo)號(hào)602,308)后，形成凹口 606與接點(diǎn) 602，的存取層。接點(diǎn)602，的上表面為第二表面614，其低 于第一表面(圖6A中的標(biāo)號(hào)612)。凹口具有外露側(cè)壁部分 618。移除栓塞的一部分，同時(shí)也移除了裂縫的上部，留下 較小裂縫604'與較寬的裂縫開(kāi)口 605'。較寬裂縫開(kāi)口使 得以材料填充此裂縫時(shí)更為容易。
圖6C示出了圖6B的存取層沉積導(dǎo)電阻擋層620在第二 表面上(圖6B的標(biāo)號(hào)614)、以及凹口 (圖6B的標(biāo)號(hào)606) 的外露側(cè)壁部分上(圖6B的標(biāo)號(hào)618)的結(jié)果。在一特定 實(shí)施例中，沉積一層約5納米厚的氮化鈦，以形成導(dǎo)電阻擋 層?；蛘?，可使用氮化鉭、鈦、鉭、或其它導(dǎo)電材料或組合。 導(dǎo)電阻擋層的沉積，可使用多種沉積技術(shù)，例如化學(xué)氣相沉 積(CVD)、物理氣相沉積(PVD)等，如本領(lǐng)域所公知。
熱隔離材料622沉積于導(dǎo)電阻擋層620上、以及由導(dǎo)電 阻擋層所形成的內(nèi)部中。熱隔離材料622的導(dǎo)熱性低于接點(diǎn) 602，的材料。在一實(shí)施例中，使用二氧化硅做為熱隔離材 料?；蛘撸瑩诫s氮的氮化硅鉭、摻雜氮的氮化鉭、摻雜氮的 氮化鈦、摻雜氮的二氧化硅、氮化鋁、或氧化鋁，均可做為 熱隔離材料。其它電介質(zhì)材料如低介電常數(shù)電介質(zhì)材料、以 及旋涂玻璃(SOG)等，均可做為熱隔離材料。旋涂玻璃特別 理想，因?yàn)槠涮峁┝肆己玫奶钊胄阅?。?dǎo)電阻擋層620與熱 隔離材料622填滿(mǎn)了凹口 ，并至少部分填入裂縫的剩余部分 (圖6B的標(biāo)號(hào)606, 604，)。
圖6D示出了圖6C的存取層經(jīng)過(guò)平面化步驟的結(jié)果，其 用以將熱隔離材料622以及導(dǎo)電阻擋層620平面化，以形成 外露導(dǎo)電阻擋表面624。熱隔離材料622覆蓋了裂縫開(kāi)口(圖 6B的標(biāo)號(hào)605')，以提供表面625，其與外露導(dǎo)電阻擋表 面624等高。熱隔離材料622的平面化將為后續(xù)工藝提供平 坦、無(wú)裂縫的表面，進(jìn)而改良元件的性能與可靠性。
在一實(shí)施例中，內(nèi)部形成有栓塞的過(guò)孔(未示出)，實(shí)
質(zhì)上為圓柱形。外露導(dǎo)電阻擋表面形成了大約環(huán)狀的導(dǎo)電外
圍而環(huán)繞了熱隔離材料622。或者，外露導(dǎo)電阻擋表面并不 形成完整外圍，或并非環(huán)狀。
圖6E示出了在圖6D的存取層上，包括外露導(dǎo)電阻擋表 面上(圖6D的標(biāo)號(hào)624)，沉積薄底電極層626的結(jié)果。薄 底電極層與熱隔離材料622共同使用時(shí)，可理想地減少?gòu)拇?儲(chǔ)元件所散失的熱量(請(qǐng)參見(jiàn)下述的圖6G)。在一特定實(shí)施 例中，薄底電極層由氮化鈦所構(gòu)成，其厚度約為20納米。 或者，薄底電極為以CVD或PVD所沉積的氮化鈦、氮化鉭、 鈦、或鉭、或各材料的組合的一層或多層結(jié)構(gòu)。
存儲(chǔ)材蚪層628形成干底電極層fi26卜.日頂由.極層 630形成于存儲(chǔ)材料層628上。頂電極層由如氮化鈦等導(dǎo)電 材料所構(gòu)成。存儲(chǔ)材料層628由相變化合金所構(gòu)成，相變化 合金能在此單元有源溝道區(qū)域內(nèi)依其位置順序在材料為一 般非晶狀態(tài)的第一結(jié)構(gòu)狀態(tài)與為一般結(jié)晶固體狀態(tài)的第二 結(jié)構(gòu)狀態(tài)之間切換。相變化合金參考圖3G，有更詳盡的敘 述。在一特定實(shí)施例中，存儲(chǔ)材料層628為硫?qū)倩?，且?一尤其特定的實(shí)施例中，為GST。亦可使用其它材料作為存 儲(chǔ)材料層。存儲(chǔ)材料層的厚度優(yōu)選為20至120納米，典型 地為80納米。
圖6F示出圖6E的存取層從存儲(chǔ)材料層與頂電極層形成 存儲(chǔ)核心632的結(jié)果。存儲(chǔ)核心632在底電極層626上形成 頂電極634以及亞光刻柱狀存儲(chǔ)材料636。在特定實(shí)施例中， 使用光刻掩模與蝕刻技術(shù)以形成亞光刻柱狀結(jié)構(gòu)。亦可使用 其它類(lèi)型的相變化存儲(chǔ)單元。
光刻掩模的水平尺寸典型地大約等于所使用光刻工藝 的最小光刻特征尺寸。為了減少光刻掩模的水平尺寸，使用 掩模修剪步驟，此步驟生成了經(jīng)修剪的光刻掩模，其特征尺 寸小于用以定義此掩模的最小光刻特征尺寸。在一實(shí)施例 中，此較小特征尺寸大約為40納米。在一實(shí)施例中所使用
的蝕刻工藝為干式各向異性蝕刻，使用了反應(yīng)性離子蝕刻、 并利用氬氣、氟、或氧原子等離子體化合物。當(dāng)蝕刻進(jìn)行到
電介質(zhì)薄膜層306的上表面時(shí)，可使用光學(xué)發(fā)散工具以確認(rèn) 并控制蝕刻終點(diǎn)。
在公知的蝕刻步驟中，電阻可編程柱狀結(jié)構(gòu)可能遭受到 下削切，因而使得所生成的存儲(chǔ)元件強(qiáng)度較弱。可適當(dāng)選擇 電阻可編程材料以及蝕刻技術(shù)，以避免下削切的發(fā)生，如美 國(guó)專(zhuān)利申請(qǐng)11/456,922所述，其申請(qǐng)日為2006/1/12，名 稱(chēng)為 "Method for Making a Pillar-Type Phase Change Memory Element"，發(fā)明人為龍翔瀾與Chia Hua Ho。此申 請(qǐng)列為本案的參考。
圖6G示出了圖6F的存取層，在晶圓上形成側(cè)壁隔離層 640的結(jié)果。此側(cè)壁隔離層640由適合作為側(cè)壁隔離的材料 所構(gòu)成，如本領(lǐng)域所公知。在一特定實(shí)施例中，側(cè)壁隔離層 為二氧化硅層?；蛘撸墒褂玫枳鰹閭?cè)壁隔離層。在一 特定實(shí)施例中，側(cè)壁隔離層的厚度約為50納米。側(cè)壁隔離 層640的厚度為所生成側(cè)壁隔離(圖6H的標(biāo)號(hào)642)的寬 度的決定因素。接著，側(cè)壁隔離的寬度則決定了自對(duì)準(zhǔn)底電 極的尺寸。
一般而言，側(cè)壁隔離層的材料優(yōu)選為熱絕緣材料，以在 "設(shè)置"與"重置"操作中，將熱量保存在柱狀存儲(chǔ)材料 636中，并在存儲(chǔ)材料與底電極層626之間提供蝕刻選擇性。 換句話(huà)說(shuō)，優(yōu)選使得側(cè)壁隔離層640能被蝕刻而形成側(cè)壁隔 離，而不會(huì)蝕刻到底電極層626?；蛘?，在形成自對(duì)準(zhǔn)底電 極之后，將側(cè)壁隔離的材料移除，并在存儲(chǔ)核心的周?chē)纬?電介質(zhì)填充層，在此種情況中，側(cè)壁隔離材料則不需熱絕緣。 圖6H示出圖6G的存取層，蝕刻側(cè)壁隔離層以形成側(cè)壁 隔離642的結(jié)果。在一特定實(shí)施例中，側(cè)壁隔離642形成了 自對(duì)準(zhǔn)環(huán)而環(huán)繞存儲(chǔ)核心632，存儲(chǔ)核心則大致為圓柱狀。 一般而言，側(cè)壁隔離642利用各向異性蝕刻工藝而形成，其選擇性地包括一個(gè)以上的各向同性蝕刻技術(shù)。在一特定實(shí)施
例中，側(cè)壁隔離642提供了特征寬度W，其大于導(dǎo)電阻擋層 所形成的杯狀結(jié)構(gòu)(亦即外露導(dǎo)電阻擋表面的外周?chē)?的直 徑。側(cè)壁隔離形成方法在半導(dǎo)體工藝的領(lǐng)域中為公知，故不 在此贅述。
圖61示出了圖6H的存取層，經(jīng)過(guò)底電極蝕刻以形成底 電極644的結(jié)果。底電極644自對(duì)準(zhǔn)至側(cè)壁隔離642與存儲(chǔ) 核心632，且其寬度等于側(cè)壁隔離642的寬度(圖6H的標(biāo) 號(hào)W)。在一特定實(shí)施例中，底電極的直徑大于導(dǎo)電阻擋層 所形成的杯狀結(jié)構(gòu)的直徑。此特點(diǎn)允許底電極接觸至導(dǎo)電阻 擋層的外露表面的整個(gè)直徑，而提供了良好的電流路徑。
一旦存儲(chǔ)核心632對(duì)準(zhǔn)至導(dǎo)電阻擋層620，側(cè)壁隔離642 與底電極644即自對(duì)準(zhǔn)至存儲(chǔ)核心632。雖然圖61所示的 存儲(chǔ)核心632位于導(dǎo)電阻擋層620所形成的杯狀結(jié)構(gòu)的中 心，但圖6A-6I的實(shí)施例可容許對(duì)準(zhǔn)誤差。舉例而言，若存 儲(chǔ)核心偏離導(dǎo)電阻擋層的中心，只要底電極能充分接觸至導(dǎo) 電阻擋層的外露表面的一部分，而能在接點(diǎn)602'至柱狀存 儲(chǔ)材料6 3 6之間提供低電阻路徑，則仍能獲得良好的存儲(chǔ)單 元性能。
雖然本發(fā)明己參照優(yōu)選實(shí)施例來(lái)加以描述，需要了解的
是，本發(fā)明并未受限于其詳細(xì)描述內(nèi)容。替換方式及修改樣
式已在先前描述中建議，并且其它替換方式及修改樣式將為
本領(lǐng)域技術(shù)人員所想到。特別是，根據(jù)本發(fā)明的結(jié)構(gòu)與方法，
所有具有實(shí)質(zhì)上等同于本發(fā)明的構(gòu)件結(jié)合而實(shí)現(xiàn)與本發(fā)明
實(shí)質(zhì)上相同結(jié)果的都不脫離本發(fā)明的精神范疇。因此，所有
這種替換方式及修改樣式都將落在本發(fā)明在所附權(quán)利要求 書(shū)及其等同物所界定的范疇中。任何在前文中提及的專(zhuān)利申
請(qǐng)以及印刷文本，均列為本申請(qǐng)的參考。
權(quán)利要求
1、一種制造存儲(chǔ)單元的方法，包括提供襯底；在所述襯底上沉積電介質(zhì)層；在所述電介質(zhì)層中形成過(guò)孔；在所述過(guò)孔中沉積導(dǎo)電材料；平面化所述電介質(zhì)層與所述導(dǎo)電材料，以形成第一表面；至少蝕刻所述導(dǎo)電材料，以形成具有外露的側(cè)壁部分的凹口且所述導(dǎo)電材料的第二表面低于所述第一表面；將導(dǎo)電阻擋層沉積在所述第二表面上以及所述外露側(cè)壁部分上；在所述導(dǎo)電阻擋層上沉積熱隔離材料；平面化所述熱隔離材料以及所述導(dǎo)電阻擋層，以形成外露的導(dǎo)電阻擋表面；在所述熱隔離材料上形成底電極，所述底電極延伸至所述外露導(dǎo)電阻擋表面上并與其接觸；在所述底電極上形成存儲(chǔ)材料；以及形成頂電極，其電接觸至所述存儲(chǔ)材料。
2、 如權(quán)利要求l所述的方法，其中所述導(dǎo)電阻擋層包 括氮化鈦，且其厚度為約1至10納米。
3、 如權(quán)利要求l所述的方法，其中所述底電極的厚度 不大于30納米。
4、 如權(quán)利要求l所述的方法，其中所述熱隔離材料包 括旋涂玻璃。
5、 如權(quán)利要求l所述的方法，其中所述外露導(dǎo)電阻擋 表面限定圍繞所述熱隔離材料的外圍，且所述底電極覆蓋所 述外圍。
6、 如權(quán)利要求l所述的方法，其中所述在所述底電極 上形成存儲(chǔ)材料的步驟、以及所述形成電接觸至所述存儲(chǔ)材料的頂電極的步驟，還包括形成存儲(chǔ)核心，其具有亞光刻 柱狀存儲(chǔ)材料以及所述頂電極。
7、 如權(quán)利要求l所述的方法，其中所述在所述過(guò)孔沉 積導(dǎo)電材料的步驟形成裂縫，且其中所述至少蝕刻所述導(dǎo)電 材料的步驟外露裂縫開(kāi)口，所述熱隔離材料覆蓋所述裂縫開(kāi) 口以提供表面，所述表面與所述外露導(dǎo)電阻擋表面等高。
8、 一種用以制造存儲(chǔ)單元的方法，包括 提供襯底；在所述襯底上沉積電介質(zhì)層； 在所述電介質(zhì)層中形成過(guò)孔； 在所述過(guò)孔中沉積導(dǎo)電材料；平面化所述電介質(zhì)層與所述導(dǎo)電材料，以形成第一表面；至少蝕刻所述導(dǎo)電材料，以形成具有外露的側(cè)壁部分的 凹口且所述導(dǎo)電材料的第二表面低于所述第一表面；將導(dǎo)電阻擋層沉積在所述第二表面上以及所述外露側(cè) 壁部分上；在所述導(dǎo)電阻擋層上沉積熱隔離材料；平面化所述熱隔離材料以及所述導(dǎo)電阻擋層，以形成外 露的導(dǎo)電阻擋表面；將底電極層形成在所述熱隔離材料上以及所述外露導(dǎo) 電阻擋表面上；在所述底電極層上形成存儲(chǔ)核心，所述存儲(chǔ)核心具有頂 電極、以及位于所述頂電極與所述底電極層之間的亞光刻柱狀存儲(chǔ)材料；形成側(cè)壁隔離，其環(huán)繞位于所述底電極層上的所述存儲(chǔ) 核心；以及隨所述側(cè)壁隔離而從所述底電極層形成底電極，所述底 電極接觸所述外露導(dǎo)電阻擋表面的至少一部分，以將所述亞 光刻柱狀存儲(chǔ)材料耦合到所述導(dǎo)電材料。
9、 如權(quán)利要求8所述的方法，其中所述外露導(dǎo)電材料 阻擋表面形成環(huán)狀外圍，其具有第一直徑，且所述側(cè)壁隔離 具有大于所述第一直徑的第二直徑。
10、 如權(quán)利要求9所述的方法，其中所述底電極覆蓋所 述環(huán)狀外圍。
11、 一種存儲(chǔ)單元，包括 襯底；電介質(zhì)層，其設(shè)置于所述襯底上并具有第一表面； 過(guò)孔，位于所述電介質(zhì)層中并從所述第一表面延伸，所述過(guò)孔具有上部與下部，所述上部被側(cè)壁部分所環(huán)繞；接點(diǎn)，位于所述過(guò)孔的所述下部中，并具有第二表面； 導(dǎo)電阻擋層，位于所述接點(diǎn)上并電接觸至所述接點(diǎn)，所述導(dǎo)電阻擋層沿著所述側(cè)壁部分延伸至所述第一表面，以在所述第一表面處形成導(dǎo)電阻擋表面，所述導(dǎo)電阻擋層限定內(nèi)部；熱隔離材料，其位于所述導(dǎo)電阻擋層的所述內(nèi)部中； 底電極，設(shè)置于所述熱隔離材料以及所述導(dǎo)電阻擋表面上并延伸橫跨該二者，使得所述底電極底電極電耦合到所述接點(diǎn)；存儲(chǔ)材料元件，位于所述底電極上，所述熱隔離材料在 所述存儲(chǔ)材料元件與所述接點(diǎn)之間提供熱隔離效果；以及頂電極，形成于所述存儲(chǔ)材料元件上，并電接觸至所述 存儲(chǔ)材料元件。
12、 如權(quán)利要求11所述的存儲(chǔ)單元，其中所述存儲(chǔ)材 料元件包括亞光刻柱狀存儲(chǔ)材料。
13、 如權(quán)利要求12所述的存儲(chǔ)單元，還包括形成于所述亞光刻柱狀存儲(chǔ)材料的周?chē)膫?cè)壁隔離，所述側(cè)壁隔離限 定所述底電極。
14、 如權(quán)利要求11所述的存儲(chǔ)單元，其中所述存儲(chǔ)材 料元件包括硫?qū)倩铩?br> 15、 如權(quán)利要求11所述的存儲(chǔ)單元，其中所述存儲(chǔ)材 料元件包括鍺、銻、與碲。
16、 如權(quán)利要求11所述的存儲(chǔ)單元，其中所述熱隔離 材料包括旋涂玻璃。
17、 如權(quán)利要求11所述的存儲(chǔ)單元，其中所述接點(diǎn)具 有第一導(dǎo)熱性且所述熱隔離材料具有第二導(dǎo)熱性，所述第二 導(dǎo)熱性小于所述第一導(dǎo)熱性。
18、 如權(quán)利要求11所述的存儲(chǔ)單元，其中所述導(dǎo)電阻 擋層包括氮化鈦，其厚度為約1至10納米。
19、 如權(quán)利要求11所述的存儲(chǔ)單元，其中所述底電極 的厚度不大于30納米。
20、如權(quán)利要求11所述的存儲(chǔ)單元，其中所述導(dǎo)電阻 擋表面限定外圍，且所述底電極覆蓋所述外圍。
全文摘要
一種存儲(chǔ)單元，其在底電極與栓塞接點(diǎn)之間包括有熱隔離材料，以在編程與重置操作時(shí)，將熱量局限于存儲(chǔ)元件中。在一特定實(shí)施例中，此存儲(chǔ)元件為硫?qū)倩?，例如GST。沉積于此接點(diǎn)上以及凹口的側(cè)壁上的導(dǎo)電阻擋層，將底電極耦合到接點(diǎn)，其中凹口形成于接點(diǎn)上。
文檔編號(hào)H01L21/82GK101197317SQ20071019646
公開(kāi)日2008年6月11日 申請(qǐng)日期2007年12月5日 優(yōu)先權(quán)日2006年12月6日
發(fā)明者陳士弘, 陳逸舟, 龍翔瀾 申請(qǐng)人:旺宏電子股份有限公司