專利名稱：一種可編程非易失性存儲(chǔ)器單元、陣列及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及半導(dǎo)體存儲(chǔ)器件，尤其涉及一種可編程非易失性存儲(chǔ)器單 元、陣列及其制造方法。
背景技術(shù)：
片上系統(tǒng)(SOC， System On Chip)的制造主要以邏輯工藝為基礎(chǔ)，設(shè)計(jì) 人員在SOC研發(fā)設(shè)計(jì)過程中，常常需要在SOC內(nèi)部集成大量的非易失性存儲(chǔ) 單元。設(shè)計(jì)人員根據(jù)所設(shè)計(jì)的SOC的不同用途，選擇適當(dāng)類型和功能的非易 失性存儲(chǔ)單元來作為SOC內(nèi)部的存儲(chǔ)單元。
目前，非易失性存儲(chǔ)單元包括只讀非易失性存儲(chǔ)單元、可編程只讀非易失 性存儲(chǔ)單元、可編程可擦除只讀非易失性存儲(chǔ)單元等。其中，現(xiàn)有可編程非易 失性存儲(chǔ)單元在其結(jié)構(gòu)及設(shè)計(jì)方法上存在以下不足
首先，現(xiàn)有可編程非易失性存儲(chǔ)單元常常采用熔絲或反熔絲制造技術(shù)，這 種熔絲或反熔絲制造技術(shù)除了需要釆用傳統(tǒng)的邏輯工藝外，還需要采用特殊工 藝和特殊材料。因此，采用基于熔絲或反熔絲制造技術(shù)的可編程非易失性存儲(chǔ) 單元，不但增加了SOC的成本，而且由于制造過程中采用了特殊工藝和特殊 材料，因此，還大大降低邏輯器件的可靠性。
其次，基于邏輯工藝的可編程非易失性存儲(chǔ)器的制造原理主要是利用金屬 氧化物半導(dǎo)體(MOS， Metal-Oxide Semiconductor)的柵極電容介質(zhì)層的可擊 穿特性，由于在這種結(jié)構(gòu)中用于編程的電容是有源器件，而有源器件很容易產(chǎn) 生寄生效應(yīng)和小尺寸效應(yīng)，因此，為了避免有源器件所產(chǎn)生的寄生效應(yīng)和小尺 寸效應(yīng)對(duì)存儲(chǔ)單元所造成的影響，設(shè)計(jì)人員不得不加大相鄰電容有源區(qū)的距 離，從而大大增加了存儲(chǔ)單元所占用的面積。
另夕卜，對(duì)于基于邏輯工藝制造的可編程可擦除的非易失性存儲(chǔ)器，其在數(shù) 據(jù)保持能力遠(yuǎn)不如可編程非易失性存儲(chǔ)單元，而且其所占用的面積比可編程非
易失性存儲(chǔ)單元所占用的面積更大。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種可編程非易失性存儲(chǔ)器單元、陣列 及其制造方法。通過該可編程非易失性存儲(chǔ)器單元、陣列及其制造方法，達(dá)到 大大提高存儲(chǔ)穩(wěn)定性、縮小存儲(chǔ)器面積的目的。
本發(fā)明提供了一種可編程非易失性存儲(chǔ)器單元，包括晶體管，所述晶體管
包括柵極、源極和漏極，還包括與所述晶體管串聯(lián)連接的電容器；
所述電容器由金屬層、接觸孔、阻擋層和處于無源區(qū)的多晶硅依次連接形
成；其中，所述阻擋層為該電容器的介質(zhì)層。
該可編程非易失性存儲(chǔ)器單元中，所述阻擋層在預(yù)定電壓作用下被擊穿，
該可編程非易失性存儲(chǔ)器單元中，所述阻擋層為金屬硅化物阻擋層。
該可編程非易失性存儲(chǔ)器單元中，所述金屬層為單金屬層或者由接觸孔連
接的多層金屬層。
本發(fā)明還提供了 一種可編程非易失性存儲(chǔ)器單元的制造方法， 該方法提供金屬層、接觸孔、阻擋層、處于無源區(qū)的多晶硅、處于有源區(qū)
的多晶硅和包括有源區(qū)的襯底，處于有源區(qū)的多晶硅和包括有源區(qū)的襯底形成
晶體管；
依次連接金屬層、接觸孔、阻擋層、處于無源區(qū)的多晶硅形成電容器，將 阻擋層作為該電容器的介質(zhì)層；
將所述晶體管與所述電容器串聯(lián)連接。
該方法所述金屬層為單金屬層或者經(jīng)接觸孔連接的多層金屬層。
本發(fā)明還提供了 一種可編程非易失性存儲(chǔ)器陣列，包括
字線、位線、源線以及位于字線、位線和源線之間的多個(gè)存儲(chǔ)器單元；其
中，
所述存儲(chǔ)單元中的晶體管的柵極與字線連接；
所述存儲(chǔ)單元中的晶體管的源極與電容器串聯(lián)連接至源線上；
所述存儲(chǔ)單元中的晶體管的漏極與位線相連；
所述電容器由金屬層、接觸孔、阻擋層和處于無源區(qū)的多晶硅依次連接形成。
該可編程非易失性存儲(chǔ)器陣列中，所述阻擋層在預(yù)定電壓作用下被擊穿， 通過所述阻擋層在未擊穿和擊穿兩種狀態(tài)下產(chǎn)生的不同電阻值進(jìn)行數(shù)據(jù)存儲(chǔ)。
該可編程非易失性存儲(chǔ)器陣列中，所述金屬層為單金屬層或者經(jīng)接觸孔連 接的多層金屬層。
本發(fā)明還提供了 一種可編程非易失性存儲(chǔ)器陣列的制造方法，包括 提供金屬層、接觸孔、阻擋層、多根處于無源區(qū)的多晶硅、多根處于有源
區(qū)的多晶硅和包括有源區(qū)的襯底，多根處于有源區(qū)的多晶硅和包括有源區(qū)的襯
底形成多個(gè)晶體管；
多根處于無源區(qū)的多晶硅形成多條源線；
多根處于有源區(qū)的多晶硅形成多條字線；
金屬層中的多根金屬線形成多條位線；
依次連接金屬層、接觸孔、阻擋層、處于無源區(qū)的多晶硅形成電容器，其 中，阻擋層作為該電容器的介質(zhì)層；
將所述晶體管與所述電容器對(duì)應(yīng)串聯(lián)連接形成存儲(chǔ)單元排布在與其對(duì)應(yīng) 的字線、位線和源線之間。
該制造方法所述金屬層為單金屬層或者經(jīng)接觸孔連接的多層金屬層。 本發(fā)明所述的可編程非易失性存儲(chǔ)器單元、陣列及其制造方法，通過金屬 層、接觸孔、金屬硅化物阻擋層和處于無源區(qū)的多晶硅(Poly)所形成的金屬 層 - 金屬硅化物阻擋層-多晶硅結(jié)構(gòu)的電容器，并將該電容器與晶體管串聯(lián)連 接形成可編程非易失性存儲(chǔ)單元及存儲(chǔ)器陣列，從而實(shí)現(xiàn)了一種存儲(chǔ)單元單元 面積小，集成密度高，有利于大規(guī)模集成電路應(yīng)用的可編程非易失性存儲(chǔ)器。 另外，由于本發(fā)明所述的可編程非易失性存儲(chǔ)單元結(jié)構(gòu)中的多晶硅處于無源 區(qū)，因此在現(xiàn)有邏輯制造工藝基礎(chǔ)上，實(shí)現(xiàn)了利用無源元件制造可編程非易失 性存儲(chǔ)單元，從而大大避免了有源器件的寄生效應(yīng)和小尺寸效應(yīng)的影響。本發(fā) 明所述的可編程非易失性存儲(chǔ)器與現(xiàn)有技術(shù)中的可編程存儲(chǔ)器相比，采用無源 器件產(chǎn)生的電阻大小來進(jìn)行數(shù)據(jù)存儲(chǔ)，這種存儲(chǔ)方式下的數(shù)據(jù)在讀取過程中將 不會(huì)受電荷泄露的影響，從而打破了傳統(tǒng)的通過存儲(chǔ)電荷來實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)的方
法，大大提高了數(shù)據(jù)存儲(chǔ)穩(wěn)定性。由于本發(fā)明所述的可編程非易失性存儲(chǔ)單元 采用現(xiàn)有的邏輯工藝制造，而未使用任何特殊工藝，因此，大大降低了存儲(chǔ)器 的制造成本和功率消耗。


圖1為本發(fā)明實(shí)施例中可編程非易失性存儲(chǔ)器陣列的第一局部電路原理
圖2為本發(fā)明實(shí)施例中可編程非易失性存儲(chǔ)器陣列的第一局部典型示意
圖3為本發(fā)明實(shí)施例中可編程非易失性存儲(chǔ)器陣列的第一局部的俯視圖； 圖4為本發(fā)明實(shí)施例中可編程非易失性存儲(chǔ)器陣列的第二局部電路原理
圖5為本發(fā)明實(shí)施例中可編程非易失性存儲(chǔ)器陣列的第二局部典型示意
圖6為本發(fā)明實(shí)施例中可編程非易失性存儲(chǔ)器陣列的第二局部的俯視圖。
具體實(shí)施例方式
下面結(jié)合附圖來詳細(xì)說明本發(fā)明的具體實(shí)施例。 在半導(dǎo)體邏輯制造工藝中，為了提高集成電路的性能，需要利用難熔金屬
硅化物(Salicide)來降低有源區(qū)、多晶硅的寄生電阻，其制作方法為在完 成柵刻蝕及源漏區(qū)注入后，在硅表面淀積一層金屬，并使之與硅反應(yīng)，形成金 屬硅化物；反應(yīng)完成后去除剩余的金屬。由于金屬不與絕緣層反應(yīng)，因此不會(huì) 影響絕緣層的性能。
在自對(duì)準(zhǔn)難熔金屬硅化物制造工藝中，大規(guī)模集成電路的絕大部分有源區(qū) 和多晶硅都被低電阻的金屬硅化物覆蓋。但是有些區(qū)域，如高阻多晶硅和易擊 穿的有源區(qū)，需要較大的寄生電阻，它們?cè)诮饘俟杌锕に囍行枰粚幼钃鯇?來保護(hù)，該阻擋層^f皮業(yè)界稱為金屬硅化物阻擋層(SAB, Salicide Block )。
在半導(dǎo)體制造過程中，由于金屬硅化物阻擋層的存在，將對(duì)接觸孔的刻蝕 進(jìn)行阻擋，從而使金屬層與多晶硅不能直接接觸，這種金屬層、接觸孔、金屬
硅化物阻擋層和多晶硅所形成的特殊結(jié)構(gòu)，形成了金屬層-金屬硅化物阻擋層 -多晶硅層結(jié)構(gòu)的電容器，該電容器將直接用于可編程非易失性存儲(chǔ)單元結(jié)構(gòu) 的可編程存儲(chǔ)功能實(shí)現(xiàn)中。
本發(fā)明采用金屬硅化物阻擋層來代替現(xiàn)有的采用金屬氧化物半導(dǎo)體
(MOS, Metal-Oxide Semiconductor)的柵極電容介質(zhì)層，實(shí)現(xiàn)可編程非易失 性存儲(chǔ)單元的可編程存儲(chǔ)功能，具體實(shí)施步驟如下 步驟l，淀積多晶硅。
該步驟中，多晶硅作為可編程非易失性存儲(chǔ)單元的電容器的下電極材料。 步驟2，在完成柵刻蝕及有源區(qū)的注入后，進(jìn)行金屬硅化物阻擋層的淀積 及刻蝕。
步驟3,淀積金屬，形成自對(duì)準(zhǔn)難熔金屬硅化物后，去除剩余金屬。 步驟4，淀積第一層介質(zhì)層。 步驟5,進(jìn)行平坦化工藝。 步驟6，進(jìn)行刻蝕并制作接觸孔。 步驟7,淀積并刻蝕第一金屬層。
該步驟中，由于金屬硅化物阻擋層的材料及性質(zhì)與第一層介質(zhì)層的材料及 性質(zhì)有較大差異，因此在接觸孔刻蝕時(shí)，金屬硅化物阻擋層不能被完全刻蝕掉， 于是金屬層、接觸孔、金屬硅化物阻擋層和多晶硅就形成了金屬-氧化物- 多 晶硅結(jié)構(gòu)的電容器。
步驟8，利用該電容器的未擊穿與擊穿狀態(tài)所產(chǎn)生的不同電阻值進(jìn)行數(shù)據(jù) 存儲(chǔ)。
圖1為本發(fā)明實(shí)施例中可編程非易失性存儲(chǔ)器陣列的第一局部電路原理 圖，圖中包括晶體管1011、 1014，電容器1021、 1024，以及位線(BitLine) BL1、源線(SourceLine) SL1、字線(WordLine) WL2和WL3。其中，
晶體管1011的4冊(cè)極與WL2連接，晶體管1011的源、漏極中的一端經(jīng)電 容器1021與SL1連接，其中的另一端與BL1連接。晶體管1014的源、漏極 中的一端經(jīng)電容器1024與SL1連接，其中的另一端與BL1連接。
圖2為本發(fā)明實(shí)施例中可編程非易失性存儲(chǔ)器陣列的第一局部典型示意 圖，圖中包括第一金屬層的第一部分2011、第二部分2012、第三部分2013,
第二金屬層202，接觸孔(contact) 2031、 2032、 2033、 2034、 2035、 2036， 金屬硅化物阻擋層2041、 2042，多晶硅2051、 2052、 2053、 2054,襯底206。 多晶硅2051、 2054處于無源區(qū)，多晶硅2052、 2053處于有源區(qū)。其中，
第一金屬層的第一部分2011經(jīng)接觸孔2031連接至金屬硅化物阻擋層
2041, 金屬硅化物阻擋層2041覆蓋整個(gè)多晶硅2051; 在金屬硅化物阻擋層2041的阻擋下，接觸孔2031與多晶硅2051之間保
持預(yù)定距離，從而使第一金屬層的第一部分2011、接觸孔2031、金屬硅化物 阻擋層2041和多晶硅2051共同形成金屬層-介質(zhì)層-多晶硅層的電容結(jié)構(gòu)。 采用金屬硅化物阻擋層來代替現(xiàn)有的采用MOS晶體管的其它介質(zhì)層，實(shí)現(xiàn)可 編程非易失性存儲(chǔ)單元的可編程存儲(chǔ)功能。
第一金屬層的第一部分2011經(jīng)接觸孔2032連接至襯底206中的有源區(qū)； 第二金屬層202依次經(jīng)接觸孔2036、第一金屬層的第二部分2012、接觸 孔2033連接至襯底206中的有源區(qū)；
第一金屬層的第三部分2013經(jīng)接觸孔2034連接至襯底206中的有源區(qū)； 第一金屬層的第三部分2013經(jīng)接觸孔2035連接至金屬硅化物阻擋層
2042, 金屬硅化物阻擋層2042覆蓋整個(gè)多晶硅2054。 在金屬硅化物阻擋層2042的阻擋下，接觸孔2035與多晶硅2054之間保
持預(yù)定距離，從而使第一金屬層的第三部分2013、接觸孔2035、金屬硅化物 阻擋層2042和多晶硅2054共同形成金屬層-介質(zhì)層-多晶硅層的電容結(jié)構(gòu)。 采用金屬硅化物阻擋層來代替現(xiàn)有的采用MOS晶體管的其它介質(zhì)層，實(shí)現(xiàn)可 編程非易失性存儲(chǔ)單元的可編程存儲(chǔ)功能。
圖3為本發(fā)明實(shí)施例中可編程非易失性存儲(chǔ)器陣列的第一局部的俯視圖， 圖中屬于第二金屬層202的四根金屬線平行排布形成BL1 、 BL2、 BL3和BL4。 多晶硅2051形成源線SL1，多晶硅2052形成字線WL1,多晶硅2053形成字 線WL2，多晶硅2054形成源線SL2。
圖4為本發(fā)明實(shí)施例中可編程非易失性存儲(chǔ)器陣列的第二局部電路原理 圖，圖中包括晶體管4011、 4012、 4013、 4014,電容器4021、 4022、 4023、 4024,位線BL1、 BL2，源線(SourceLine) SL1、字線WL2和WL3。其中，
晶體管4011的柵極與WL2連接，晶體管4011的源、漏極中的一端經(jīng)電
容器4021與SL1連接，其中的另一端與BL1連接。晶體管4012的柵極與 WL2連接，晶體管4012的源、漏極中的一端經(jīng)電容器4022與SL1連接，其 中的另一端與BL2連接。晶體管4013的柵極與WL3連接，晶體管4013的源、 漏極中的一端經(jīng)電容器4023與SL1連接，其中的另一端與BL2連接。晶體管 4014的柵極與WL3連接，晶體管4014的源、漏極中的一端經(jīng)電容器4024與 SL1連接，其中的另一端與BL1連接。
圖5為本發(fā)明實(shí)施例中可編程非易失性存儲(chǔ)器陣列的第二局部典型示意 圖，圖中包括第一金屬層的第一部分5011、第二部分5012、第三部分5013、 第四部分5014,第二金屬層502,接觸孔5031、 5032、 5033、 5034、 5035、 5036、 5037、 5038,金屬硅化物阻擋層504，多晶硅5051、 5052、 5053、 5054、 5055，襯底506。多晶硅5053處于無源區(qū)，多晶硅5051、 5052、 5054、 5055 處于有源區(qū)。其中，
第二金屬層502依次經(jīng)接觸孔5037、第一金屬層的第一部分5011、接觸 孔5031連接至襯底506中的有源區(qū)；
第一金屬層的第二部分5012經(jīng)接觸孔5032連接至襯底206中的有源區(qū)；
第一金屬層的第二部分5012經(jīng)接觸孔5033連接至金屬硅化物阻擋層 504，第一金屬層的第三部分5013經(jīng)接觸孔5034連接至金屬硅化物阻擋層 504，金屬硅化物阻擋層504覆蓋整個(gè)多晶硅5053;
在金屬珪化物阻擋層504的阻擋下，接觸孔5033、 5034與多晶硅5053
之間保持預(yù)定距離，從而使第一金屬層的第二部分5012、接觸孔5033、金屬
硅化物阻擋層504和多晶硅5053共同形成金屬層-介質(zhì)層-多晶硅層的電容
結(jié)構(gòu)，并使第一金屬層的第三部分5013、接觸孔5034、金屬硅化物阻擋層504
和多晶硅5053共同形成金屬層-介質(zhì)層-多晶硅層的電容結(jié)構(gòu)。采用金屬硅
化物阻擋層來代替現(xiàn)有的采用金屬氧化物半導(dǎo)體(MOS, Metal-Oxide
Semiconductor)的其它介質(zhì)層，實(shí)現(xiàn)可編程非易失性存儲(chǔ)單元的可編程存儲(chǔ)功 臺(tái)b
月匕o
第一金屬層的第三部分5013經(jīng)接觸孔5035連接至村底506中的有源區(qū)； 第二金屬層502依次經(jīng)接觸孔5038、第一金屬層的第四部分5014、接觸 孔5036連接至襯底506中的有源區(qū)。
圖6為本發(fā)明實(shí)施例中可編程非易失性存儲(chǔ)器陣列的第二局部的俯;f見圖， 圖中屬于第二金屬層502的四根金屬線平行排布形成BL1、 BL2、 BL3和BL4。 多晶硅5053形成源線SL1，多晶硅5051形成字線WL1,多晶硅5052形成字 線WL2，多晶硅5054形成字線WL3，多晶硅5055形成字線WL4。
本發(fā)明通過金屬層、接觸孔、金屬硅化物阻擋層和處于無源區(qū)的多晶硅 (Poly )所形成的金屬層-金屬硅化物阻擋層-多晶硅結(jié)構(gòu)的電容器，并將該 電容器以串聯(lián)方式與晶體管連接形成可編程非易失性存儲(chǔ)單元，利用該電容器 的未擊穿與擊穿狀態(tài)所產(chǎn)生的不同電阻值進(jìn)行數(shù)據(jù)存儲(chǔ)。同時(shí)，由于MOS晶 體管自身作為開關(guān)對(duì)存儲(chǔ)單元的導(dǎo)通進(jìn)行控制，因此，電容器被擊穿后，只有 當(dāng)對(duì)應(yīng)的MOS晶體管^^皮施加預(yù)定電壓導(dǎo)通后，該存儲(chǔ)單元才真正導(dǎo)通，完成 數(shù)據(jù)讀取。
另外，由于本發(fā)明所述的可編程非易失性存儲(chǔ)單元中的多晶硅處于無源 區(qū)，因此在現(xiàn)有邏輯制造工藝基礎(chǔ)上，實(shí)現(xiàn)了利用無源元件制造可編程非易失 性存儲(chǔ)單元，從而大大避免了有源器件的寄生效應(yīng)和小尺寸效應(yīng)的影響。由于 本發(fā)明所述的可編程非易失性存儲(chǔ)單元釆用現(xiàn)有的邏輯工藝制造，而未使用任 何特殊工藝，因此，大大降低了存儲(chǔ)器的制造成本和功率消耗。
本發(fā)明所述的可編程非易失性存儲(chǔ)器與現(xiàn)有技術(shù)中的可編程存儲(chǔ)器相比， 采用無源器件產(chǎn)生的電阻大小來進(jìn)行數(shù)據(jù)存儲(chǔ)，這種存儲(chǔ)方式下的數(shù)據(jù)在讀取 過程中將不會(huì)受電荷泄露的影響，從而大大提高了數(shù)據(jù)存儲(chǔ)穩(wěn)定性。
本發(fā)明中所述的晶體管為P型金屬氧化物半導(dǎo)體晶體管或N型金屬氧化 物半導(dǎo)體晶體管。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā) 明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā) 明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種可編程非易失性存儲(chǔ)器單元，包括晶體管，所述晶體管包括柵極、源極和漏極，其特征在于，還包括與所述晶體管串聯(lián)連接的電容器；所述電容器由金屬層、接觸孔、阻擋層和處于無源區(qū)的多晶硅依次連接形成；其中，所述阻擋層為該電容器的介質(zhì)層。
2. 根據(jù)權(quán)利要求1所述的可編程非易失性存儲(chǔ)器單元，其特征在于，所 述阻擋層在預(yù)定電壓作用下被擊穿，通過所述阻擋層在未擊穿和擊穿兩種狀態(tài) 下產(chǎn)生的不同電阻值進(jìn)行數(shù)據(jù)存儲(chǔ)。
3. 根據(jù)權(quán)利要求1或2所述的可編程非易失性存儲(chǔ)器單元，其特征在于， 所述阻擋層為金屬硅化物阻擋層。
4. 根據(jù)權(quán)利要求1所述的可編程非易失性存儲(chǔ)器單元，其特征在于，所 述金屬層為單金屬層或者由接觸孔連接的多層金屬層。
5. —種可編程非易失性存儲(chǔ)器單元的制造方法，其特征在于， 提供金屬層、接觸孔、阻擋層、處于無源區(qū)的多晶硅、處于有源區(qū)的多晶硅和包括有源區(qū)的襯底，處于有源區(qū)的多晶硅和包括有源區(qū)的襯底形成晶體管；其特征在于，依次連接金屬層、接觸孔、阻擋層、處于無源區(qū)的多晶硅形成電容器，將 阻擋層作為該電容器的介質(zhì)層；將所述晶體管與所述電容器串聯(lián)連接。
6. 根據(jù)權(quán)利要求5所述的制造方法，其特征在于，所述金屬層為單金屬 層或者經(jīng)接觸孔連接的多層金屬層。
7 —種可編程非易失性存儲(chǔ)器陣列，其特征在于，包括字線、位線、源線 以及位于字線、位線和源線之間的多個(gè)存儲(chǔ)器單元；其中， 所述存儲(chǔ)單元中的晶體管的柵極與字線連接； 所述存儲(chǔ)單元中的晶體管的源極與電容器串聯(lián)連接至源線上； 所述存儲(chǔ)單元中的晶體管的漏極與位線相連；所述電容器由金屬層、接觸孔、阻擋層和處于無源區(qū)的多晶硅依次連接形成。
8. 根據(jù)權(quán)利要求7所述的可編程非易失性存儲(chǔ)器陣列，其特征在于，所 述阻擋層在預(yù)定電壓作用下被擊穿，通過所述阻擋層在未擊穿和擊穿兩種狀態(tài) 下產(chǎn)生的不同電阻值進(jìn)行數(shù)據(jù)存儲(chǔ)。
9. 根據(jù)權(quán)利要求7所述的可編程非易失性存儲(chǔ)器陣列，其特征在于，所 述金屬層為單金屬層或者經(jīng)接觸孔連接的多層金屬層。
10. —種可編程非易失性存儲(chǔ)器陣列的制造方法，包括 提供金屬層、接觸孔、阻擋層、多根處于無源區(qū)的多晶硅、多根處于有源區(qū)的多晶硅和包括有源區(qū)的襯底，多根處于有源區(qū)的多晶硅和包括有源區(qū)的襯 底形成多個(gè)晶體管； 其特征在于，多根處于無源區(qū)的多晶硅形成多條源線； 多根處于有源區(qū)的多晶硅形成多條字線； 金屬層中的多根金屬線形成多條位線；依次連接金屬層、接觸孔、阻擋層、處于無源區(qū)的多晶硅形成電容器，其 中，阻擋層作為該電容器的介質(zhì)層；將所述晶體管與所述電容器對(duì)應(yīng)串聯(lián)連接形成存儲(chǔ)單元排布在與存儲(chǔ)單 元對(duì)應(yīng)的字線、位線和源線之間。
11. 根據(jù)權(quán)利要求10所述的制造方法，所述金屬層為單金屬層或者經(jīng)接 觸孔連接的多層金屬層。
全文摘要
本發(fā)明公開了一種可編程非易失性存儲(chǔ)器單元、陣列及其制造方法，包括提供金屬層、接觸孔、阻擋層、多根處于無源區(qū)的多晶硅、多根處于有源區(qū)的多晶硅和包括有源區(qū)的襯底，處于多根有源區(qū)的多晶硅和包括有源區(qū)的襯底形成多個(gè)晶體管；多根處于無源區(qū)的多晶硅形成多條源線；多根處于無源區(qū)的多晶硅形成多條字線；金屬層中的多根金屬線形成多條位線；依次連接金屬層、接觸孔、阻擋層、處于無源區(qū)的多晶硅形成電容器，將所述晶體管與所述電容器對(duì)應(yīng)串聯(lián)連接形成存儲(chǔ)單元排布在與其對(duì)應(yīng)的字線、位線和源線之間。通過本發(fā)明，提高了存儲(chǔ)器的存儲(chǔ)穩(wěn)定性、進(jìn)一步縮小了存儲(chǔ)器的面積，從而更有利于大規(guī)模集成電路的應(yīng)用。
文檔編號(hào)H01L27/115GK101188240SQ20071019680
公開日2008年5月28日 申請(qǐng)日期2007年12月5日 優(yōu)先權(quán)日2007年11月14日
發(fā)明者朱一明, 洪 胡 申請(qǐng)人:北京芯技佳易微電子科技有限公司