專利名稱：積層芯片結構改良的制作方法
技術領域：
本實用新型涉及一種積層芯片結構改良，利用在陶瓷內(nèi)埋入銀制線圈 的方式，可以降低或排除以往的寄生效應、雜散能量，且該銀制線圈的層 數(shù)增加不會影響電路板厚度。
背景技術：
由于現(xiàn)代電子組件的加工生產(chǎn)技術水準日漸提高，且各種電子產(chǎn)品對 于微型組件的需求也愈來愈高，因此，目前市場上的微型電子組件便呈現(xiàn) 多樣化的趨勢，其中，積層芯片結構的開發(fā)正是現(xiàn)今業(yè)界積極往小型化發(fā) 展的重要產(chǎn)品之一，內(nèi)埋式積層芯片也正如火如荼地被開發(fā)改良，其目的 都是為了在有限的電路板空間內(nèi)創(chuàng)造更多空間來架構主動組件，并且尚有 較佳線路連接性、低接腳數(shù)、高可靠度、較低總成本、高效率的生產(chǎn)及高 組裝良率等優(yōu)點，但是，目前存在的積層芯片卻會有下列問題產(chǎn)生，請一 并參閱圖3:其一，以往積層芯片40皆采水平堆棧內(nèi)埋印刷電路41的方式，而此 種水平堆棧方式在增加印刷電路41的層數(shù)時，也會造成積層芯片40垂直 方向高度的增加，更致使電路板的厚度必須相對增厚，不符合一般手機、 P D A等高精密產(chǎn)品的低厚度需求；其二，以往積層芯片40皆采水平堆棧內(nèi)埋印刷電路41的方式，由于水平堆棧內(nèi)埋印刷電路41的每一層印刷電路41邊緣對端電極42都會產(chǎn) 生雜散電容C，公知內(nèi)部存在過多雜散電容C，造成電感性能的降低，而不能運用在高頻率領域的產(chǎn)品；以上問題己經(jīng)是現(xiàn)今改良業(yè)者最重要的競 爭特色，而上述原因也是本實用新型設計人的主要研發(fā)動機。實用新型內(nèi)容本實用新型的目的在于提供一種積層芯片結構改良，以克服公知技術 中存在的缺陷。為實現(xiàn)上述目的，本實用新型提供的積層芯片結構改良，其包括有 一芯片本體，其以陶瓷制成；二銀電極，分別一體燒結在該芯片本體外端；以及數(shù)層銀制線圈，各銀制線圈以薄片狀上下層及柱狀中間層串聯(lián)圈繞形成，數(shù)層銀制線圈垂直排列且彼此銜接埋設在該晶陶瓷片本體內(nèi)，并運用最外側的銀制線圈連接導通于該銀電極。所述積層芯片結構改良，其中該銀制線圈的圈繞形狀依照電路需求調(diào)變。所述積層芯片結構改良，其中該銀制線圈的圈繞形狀略呈矩形。 所述積層芯片結構改良，其中該銀制線圈最外側另設有薄板接頭埋設 于該銀電極，以達成銀制線圈與該銀電極的連接導通。 本實用新型的具有的效果-本實用新型在陶瓷內(nèi)埋入垂直排列、彼此銜接的銀制線圈，由此垂直排列方式的增加層數(shù)僅會增加水平方向的空間，不會增加電路板厚度，而 銀制線圈的垂直排列層數(shù)增加也就可以提升運作效能。另一重要關鍵在于，本實用新型的各銀制線圈以薄片狀上下層及柱狀 中間層串聯(lián)圈繞形成，故本實用新型的各銀制線圈可以有效降低積層芯片 結構的垂直厚度。本實用新型為了降低雜散電容，采用垂直積層的銀制線圈(內(nèi)電極)， 而垂直積層銀制線圈的方式更能使每一層銀制線圈不朝向銀電極，避免垂 直積層銀制線圈二端產(chǎn)生雜散電容，故本實用新型電感性能較佳，而能運 用在高頻率領域的產(chǎn)品。


圖1為本實用新型的立體透視圖。圖2為本實用新型雜散電容產(chǎn)生示意圖。 圖3為公知雜散電容產(chǎn)生示意圖。
具體實施方式
有關本實用新型的目的、所采用的技術，手段及其它功效，列舉一較 佳可實施例并配合附圖詳細說明如后，相信本實用新型的創(chuàng)作目的、特征 及其它優(yōu)點，當可由之得一深入而具體的了解。首先請參閱圖l所示，本實用新型的圖l (透視圖)中已明白展示出 本實用新型詳實的結構及組態(tài)特征，并清楚揭示本實用新型結構特色在 于一芯片本體IO，其以陶瓷材料制成；二銀電極20，分別一體燒結在該芯片本體10二側外端；以及數(shù)層銀制線圈30，各銀制線圈30以薄片狀上下層31及柱狀中間層 32串聯(lián)圈繞形成，數(shù)層銀制線圈30垂直排列且彼此銜接埋設在該陶瓷芯 片本體10內(nèi)，并運用最外側的銀制線圈30另設有薄板接頭33埋設于該 銀電極20內(nèi)，以達到銀制線圈30與該銀電極20的連接導通，該銀制線 圈30的圈繞形狀依照電路需求調(diào)變，本實用新型圖1中范例是圈繞形狀 略呈矩形。以上所述，即為本實用新型各相關組件的相互關系位置及其構造的概述。為了清楚說明本實用新型的作動方式與功效，再請配合參閱圖1所示 本實用新型在該陶瓷芯片本體10內(nèi)埋入垂直排列的數(shù)層銀制線圈30 (又稱內(nèi)電極)，由銀制線圈30垂直排列的方式較容易增加水平方向的層數(shù)，該銀制線圈30的層數(shù)增加僅會增加芯片本體10水平方向的占用空間；另一重要關鍵在于，本實用新型的各銀制線圈30以薄片狀上下層31 及柱狀中間層32串聯(lián)圈繞形成，故本實用新型的各銀制線圈30運用以薄 片狀上下層31可再次降低積層芯片結構的垂直方向厚度。故本實用新型不會讓陶瓷芯片本體10厚度變得更厚(不會增加電路 板垂直厚度)，其在提升效能的同時也較能符合輕薄電子精密器材的要求 (例如十分重視厚度的手機、PDA)，而積層銜接的銀制線圈30層數(shù)增 加也就不會造成制造廠商的難題；本實用新型確實是一種可以提升運作效能、印刷層數(shù)多、效能高、不增加電路板厚度的積層芯片結構改良。另一方面，請?zhí)貏e參閱圖2的本實用新型雜散電容示意圖，本實用新 型采用垂直排列積層的銀制線圈30，而垂直排列銀制線圈30的方式更能 使每一層銀制線圈30端部不朝向銀電極，避免銀制線圈30 二端產(chǎn)生雜散 電容C ，銀制線圈30僅會在朝向銀電極20的側面產(chǎn)生少量雜散電容C ， 故本實用新型相較公知產(chǎn)品具有較佳電感性能，而能運用在高頻率領域的口廣on o綜上所述，本實用新型的結構是在陶瓷芯片本體的內(nèi)埋入垂直排列的 數(shù)層銀制線圈，各銀制線圈以薄片狀上下層及柱狀中間層串聯(lián)圈繞形成， 且該陶瓷芯片本體外端一體燒結有銀電極，該銀制線圈利用二端的銀電極向外導通；由此，以往容易產(chǎn)生的寄生效應、雜散能量能運用垂直積層的銀制線圈降低或排除，此外，本實用新型排列銀制線圈的層數(shù)增加僅會增 加占用水平方向的空間，不會造成電路板厚度加厚，而垂直積層排列銀制 線圈的方式更能降低雜散電容，故本實用新型的電感性能較佳。
權利要求1. 一種積層芯片結構改良，其特征在于，包括有一芯片本體，其以陶瓷制成；二銀電極，分別一體燒結在該芯片本體外端；以及數(shù)層銀制線圈，各銀制線圈以薄片狀上下層及柱狀中間層串聯(lián)圈繞形成，數(shù)層銀制線圈垂直排列且彼此銜接埋設在該晶陶瓷片本體內(nèi)，其最外側的銀制線圈連接導通于該銀電極。
2、 如權利要求l所述積層芯片結構改良，其特征在于，其中該銀制 線圈的圈繞形狀略呈矩形。
3、 如權利要求l所述積層芯片結構改良，其特征在于，其中該銀制 線圈最外側另設有薄板接頭埋設于該銀電極，銀制線圈與該銀電極連接導 通。
專利摘要本實用新型涉及一種積層芯片，在陶瓷芯片本體的內(nèi)埋入垂直排列的數(shù)層銀制線圈，各銀制線圈以薄片狀上下層及柱狀中間層串聯(lián)圈繞形成，且該陶瓷芯片本體外端一體燒結有銀電極，該銀制線圈利用二端的銀電極向外導通；由此，以往容易產(chǎn)生的寄生效應、雜散能量能運用垂直積層的銀制線圈降低或排除，此外，本實用新型排列銀制線圈的層數(shù)增加僅會增加占用水平方向的空間，不會造成電路板厚度加厚(不占用垂直方向的空間)，而垂直積層排列銀制線圈的方式更能降低雜散電容，故本實用新型的電感性能較佳。
文檔編號H01F17/00GK201112033SQ20072015417
公開日2008年9月10日 申請日期2007年6月8日 優(yōu)先權日2007年6月8日
發(fā)明者黃其集 申請人:鈺鎧科技股份有限公司