專利名稱：集成電路中的靜電放電保護的制作方法
技術領域：
本發(fā)明涉及電子設備的過壓和電流保護的領域。更具體地，本發(fā) 明涉及保護敏感電子組件使之免于因靜電放電電流而受到損壞的領 域。
背景技術：
為了保護許多象移動電話、USB棒等的電子設備使之免于因有害 靜電放電(ESD)電流而受損壞，通常給這這些設備的輸入端配備ESD 保護設備。由于現(xiàn)有的互補金屬氧化物半導體(CMOS)工藝中的空 間非常昂貴，并且CMOS組件對于過壓非常敏感，因此大多數(shù)情況下 采用分立解決方案或集成分立來保護CMOS設備使之免于損壞。 一種 分立解決方案是通過ESD保護電路來定義的，該ESD保護電路與期望
保護的電子設備分離地構造。集成分立是也與被保護的集成電子設備 分離的集成ESD保護電路。集成分立具有益處與分立解決方案相比， 其能夠節(jié)約大量空間和資金。
從應用方面來看，對于ESD保護電路具有兩個主要的要求。首先， ESD保護電路應該提供可靠的ESD保護，其次，它們應該保持電容足 夠低，以便啟用高頻輸入信號。
對于同時具有正電壓和負電壓的信號而言，以所謂的背對背的配 置相互布置的兩個二極管廣泛地用于ESD保護。因此，將兩個二極管 串聯(lián)地布置在期望被ESD保護的設備的兩個端子之間。
US 2003/0116779 Al公開一種用于避免過壓的低電容雙方向設 備，該設備適于在高頻使用。提供該保護設備作為如上所述的集成分 立。該保護設備包括第一和第二分立的單向Shockley二極管，第一二
極管的陰極和陽極分別連接至第二二極管的陽極和陰極。每個二極管 的反向擊穿電壓介于50V和125V的范圍之間。

發(fā)明內(nèi)容
需要一種可以在緊湊的配置內(nèi)提供的有效且可靠的靜電放電保護。
這種需要可以通過一種根據(jù)權利要求l所述的用于保護電子組件 使之免于因電壓過載而受到損壞的電路裝置，具體是一種用于保護半 導體設備使之免于因有害靜電放電電流而受到損壞。
根據(jù)本發(fā)明第一方案，該電路裝置包括第一導體，被適配為連 接至第一電壓電平；第二導體，被適配為連接至第二電壓電平；第一 電氣路徑，使第一導體和第二導體互相連接；以及第二電氣路徑，使 第一導體和第二導體相互連接。該電路裝置還包括被串聯(lián)地布置在第 一電氣路徑中、且極性彼此相反的第一二極管和第二二極管，其中， 第一二極管具有第一反向擊穿電壓，第二二極管具有第二反向擊穿電 壓。此外，提供了被串聯(lián)地布置在第二電氣路徑中、且極性彼此相反 的第三二極管和第四二極管，其中第三二極管具有第三反向擊穿電壓， 第四二極管具有與第三反向擊穿電壓不同的第四反向擊穿電壓。該電 路裝置與至少又一分別連接至第一導體和第二導體的電子組件形成整 體。
所述電路裝置提供了益處兩個二極管被串聯(lián)地組合在一個電氣 路徑內(nèi)，使得兩個二極管的總電容通常比具有較小電容的單個二極管 的電容小?？傠娙莸臏p少具體是由于包括不同擊穿電壓的兩個二極管 連接在第二電氣路徑內(nèi)的事實。在上下文中，必須認為具有高擊穿電 壓的二極管的電容通常比具有更低擊穿電壓的二極管的電容小。因此， 減小了整個電路裝置的總電容。結果，所述電路裝置也適于其中高頻 信號(具體為高頻數(shù)據(jù)信號)被應用于兩個導體的應用。
本發(fā)明的上述方案基于二極管可以下述方式組合的思想根據(jù)
ESD電壓峰值的極性或方向，電流將主要流經(jīng)兩個路徑之一。
第一二極管和第二二極管被串聯(lián)地布置在第一電氣路徑中，并且 具有相反的極性。這一布置適用于第三和第四二極管，因此第三電極 和第四電極也被串聯(lián)地布置在第二電氣路徑內(nèi)，并且具有相反的極性。
這意味著，被布置在一個電氣路徑內(nèi)的二極管的陽極或陰極導電地連 接。
根據(jù)本發(fā)明的這個方案，所有電子組件形成整體。因此，可以在 緊湊的設計中以合理的成本構造ESD保護電路設備。
根據(jù)權利要求2所述的本發(fā)明的實施例，該電路裝置和另一電子組
件在一個半導體晶體內(nèi)形成。這可以提供益處可以通過單一半導體
制造工藝的方式形成受ESD保護的電子設備。
根據(jù)權利要求3所述的本發(fā)明的另一實施例，第二電壓電平處于地 電平(GND)。由于每個電路中通常都提供用于地電壓的導體，該電 路裝置可以允許用于一個或多于一個電子組件的簡單且有效的ESD保 護。
根據(jù)權利要求4所述的本發(fā)明的另一實施例，將第一二極管和第三 二極管布置為相對于第一導體具有相同的極性，以及將第二二極管和 第四二極管布置為相對于第二導體具有相同的極性。這種對稱設計具 有益處ESD保護電路裝置可以提供特別可靠的ESD保護。此外，保
護電路可以借助于標準的半導體制造工藝來生產(chǎn)。
根據(jù)權利要求5所述的本發(fā)明的另一實施例，第一反向擊穿電壓與
第四反向擊穿電壓相同，第二反向擊穿電壓與第三反向擊穿電壓相同。 在這種配置中，具有低電容和高擊穿電壓的兩個二極管與具有低擊穿 電壓和高電容的兩個二極管組合。各種二極管以下列方式組合根據(jù) ESD電流的方向，兩個電氣路徑中僅一個電氣路徑導通全電流。導通
電流的電氣路徑包括與偏置為反向擊穿的高電容二極管串聯(lián)的正向偏 置的低電容二極管。
可以在標準的雙極型半導體制造工藝中實現(xiàn)上述對稱解決方案。 因此，可以使用在構造晶體管時自動產(chǎn)生的發(fā)射極-基極二極管和集電 極-基極二極管作為第一、第二、第三和/或第四二極管。
根據(jù)權利要求6所述的本發(fā)明的另一實施例，第一反向擊穿電壓位 于30V與100V之間，優(yōu)選地位于50V與80V之間，并且第二反向擊穿電 壓位于3V與20V之間，優(yōu)選地位于5V與15V之間。通過利用具有這些 反向擊穿電壓的二極管，可以保證用于各種不同電子設備的可靠的
ESD保護。例如，這些電子設備可以是用于現(xiàn)代消費電子和/或信息技 術中的USB棒、移動電話和/或其它設備的敏感組件。
根據(jù)權利要求7所述的本發(fā)明的另一實施例，第一、第二和第三反 向擊穿電壓具有相同的值。這種非對稱設計具有益處ESD保護電路 裝置可以通過采用非常簡單且有效的半導體制造工藝來構造。原則上， 為了構造這種非對稱保護電路，僅需要四次掩模工藝。
因此，ESD保護的特征可以應用到許多不同的電子設備中，而不 需要顯著增加ESD保護設備的成本。這提供了益處可以以合理的制 造成本構造可靠的電子設備。
根據(jù)權利要求8所述的另一實施例，電路裝置還包括布置在第一電 氣路徑中的第一電阻器以及布置在第二電氣路徑中的第二電阻器。該電阻器提供了益處在具有預定極性的過壓峰值的情況下，能夠適當?shù)卣{(diào)節(jié)兩個電氣路徑之間的電流分布，從而可以保證最佳ESD保護。
根據(jù)權利要求9所述的另一實施例，將第一電阻器分別與第一二極 管和以及與第二二極管串聯(lián)地布置。以相應的方式，也將第二電阻器 分別與第三二極管以及與第四二極管串聯(lián)地布置。保護電路的這種包 含電阻器的配置具有益處可以執(zhí)行用于將整個ESD電流引導到兩個 電氣路徑上的非常準確的調(diào)節(jié)，因為在選擇兩個電阻器的歐姆值時， 也可以考慮二極管的內(nèi)部電阻器。因此，可以實現(xiàn)兩個電氣路徑之間 的非常準確的電流分布。
根據(jù)權利要求10所述的本發(fā)明的另一實施例，第一反向擊穿電壓 位于3V與20V之間，優(yōu)選地位于5V與15V之間，并且第四反向擊穿電 壓位于30V與100V之間，優(yōu)選地位于50V與80V之間。在利用本發(fā)明的 實施例所描述的非對稱ESD保護的情況下，具有給定電壓范圍內(nèi)的反 向偏置電壓的二極管提供了特別可靠的ESD保護。
上述需要可以由根據(jù)權利要求ll所述的集成電子設備來進一步滿 足。根據(jù)本發(fā)明的這一方案，集成電子設備包括期望被保護的電子組 件，以及根據(jù)上述任一實施例所述的電路裝置。
本發(fā)明的這一方案是基于集成保護電路的生產(chǎn)可以包括在集成電 路的制造工藝內(nèi)的思想。作為一個益處，有利地提供了制造新型受ESD
保護的集成電路組件的可能性，相對于現(xiàn)有的集成電路，該組件對于
ESD電壓峰值和/ESD電流較不敏感。因此，可以生產(chǎn)價格合理且設計 緊湊的電子設備，其比現(xiàn)有的設備可靠得多。
上述需要可以通過根據(jù)權利要求12所述的用于保護電子組件使之 免于因電壓過載而受到損壞(具體為用于保護集成半導體設備使之免 于因有害靜電放電電流而受到損壞)的集成電路元件來滿足。
根據(jù)本發(fā)明的這一方案，集成電路元件包括第一富集(enriched) 半導體層、在第一富集半導體層內(nèi)形成的第一富集阱(well)結構和 第二富集阱結構、在第一富集阱結構中形成的第一富集區(qū)域和第二富 集區(qū)域、在第二富集阱結構中形成的第三富集區(qū)域以及在第一富集半 導體層中形成的第四富集區(qū)域。集成電路元件還包括在公共表面上形 成的第一鈍化層，該公共表面由第一富集半導體層、第一和第二富集 阱結構以及第一、第二、第三和第四富集區(qū)域的上表面部分限定。第 一鈍化層包括四個用于接觸富集區(qū)域的通孔。此外，集成電路包括 容納于第一通孔中的第一接觸元件，用于接觸第一富集區(qū)域的；容納 于第二通孔中的第二接觸元件，用于接觸第二富集區(qū)域；容納于第三 通孔中的第三接觸元件，用于接觸第三富集區(qū)域；以及容納于第四通 孔中的第四接觸元件，用于接觸第四富集區(qū)域。
本發(fā)明的這一方案基于可以借助于更簡單且有效的半導體制造工 藝來將上述保護電路裝置構造為集成電路的思想，該工藝導致上述半 導體地形(topography)。
優(yōu)選地，接觸元件由象鋁和銅之類的金屬材料形成。
根據(jù)權利要求13所述的本發(fā)明的實施例，集成電路元件還包括為 第一富集半導體層提供基底的襯底。因此，電路元件可以通過應用用
于在預定的襯底上形成并構造不同材料層的公知的技術來構造。
根據(jù)權利要求14所述的本發(fā)明的另一實施例，襯底為低歐姆的富 集的半導體材料。低歐姆的襯底可以具有益處可以構造多個穩(wěn)定和 高品質(zhì)的集成電路元件。低歐姆的襯底還可以提供益處襯底僅產(chǎn)生 較小的電壓降。換言之，可以減小與第三二極管和第四二極管串聯(lián)的 電阻。
根據(jù)權利要求15所述的本發(fā)明的另一實施例，集成電路元件還包 括在接觸元件以及第一鈍化層的部分上形成的第二鈍化層。這具有益 處可以保護整個集成電路元件使之免受機械和/或化學損壞。
根據(jù)權利要求16所述的本發(fā)明的另一實施例，第二鈍化層包括用 于電連接接觸元件的開口。優(yōu)選地，集成電路元件自身的接觸元件借 助于在開口上和開口內(nèi)的區(qū)域中形成的焊球接觸。因此，集成電路元 件可以與在襯底(例如，印刷電路板)上形成的預定接觸點或焊盤或 在其它半導體設備上形成的接觸點相接觸。通常，采用焊接或粘合工 藝來建立接觸點與集成電路元件之間的持久接觸。
然而，作為上述隆起焊盤(bumping)的備選，還可以采用所謂 的鍵合工藝建立接觸，其中細導線持久地固定在接觸元件上。
根據(jù)權利要求17所述的本發(fā)明的另一實施例，以弧形方式(優(yōu)選 地，以圓弧方式)，環(huán)繞著第二富集區(qū)域形成第一富集區(qū)域(476a)。 因此，第一富集區(qū)域與第一富集阱結構之間的界面可以表示第一二極 管，而第二富集區(qū)域與第一富集阱結構之間的界面可以表示第二二極 管。應指出，第一富集區(qū)域與第二富集區(qū)域之間的幾乎同心的布置具 有益處可以產(chǎn)生僅包括最小內(nèi)部電阻的兩個二極管。
上述需要還可以通過根據(jù)權利要求18所述的用于制造用于保護電 子組件使之免于因電壓過載而受到損壞(具體為用于保護集成半導體 設備使之免于因靜電放電電流而受到損壞)的方法來進一步滿足。
根據(jù)本發(fā)明的這一方案，該方法包括步驟(a)在襯底上形成第 一富集半導體層；(b)在第一層中形成第一富集阱結構和第二富集阱 結構。該方法還包括步驟(c)在第一阱結構中形成第一富集區(qū)域和 第二富集區(qū)域；(d)在第二富集阱結構中形成第三富集區(qū)域；(e)在 第一富集半導體層中形成第四富集區(qū)域；(f)在由第一富集半導體層、
第一和第二富集阱結構以及第一、第二、第三和第四富集區(qū)域的上表 面部分所限定的表面上形成第一鈍化層。此外，該方法包括步驟(g) 在第一鈍化層中形成四個通孔；以及(h)形成每個均容納于一個通孔 內(nèi)的四個接觸元件，以使得四個富集區(qū)域中的每個都與四個接觸元件 中的每個接觸。
本發(fā)明的這一方案基于可以借助于更簡單且有效的半導體制造工 藝將上述保護電路裝置構造為集成電路的思想。
根據(jù)權利要求19所述的本發(fā)明的實施例，該方法還包括步驟在 接觸元件以及第一鈍化層的部分上形成第二鈍化層。這提供了益處 可以保護整個集成電路元件使之免受機械和/或化學損壞。優(yōu)選地，第 二鈍化層由Si3N4制成。
根據(jù)權利要求20所述的本發(fā)明的另一實施例，該方法還包括步驟 在第二鈍化層中形成開口，并且經(jīng)由這些開口電連接接觸元件。
通常，上述步驟之后是接下來的步驟電連接接觸元件。這個步 驟典型地通過在開口上和開口內(nèi)的區(qū)域中形成焊球來執(zhí)行。如上所述， 集成電路元件可以與襯底上形成的預定的接觸點接觸。
然而，作為上述隆起焊盤的備選，還可以采用所謂的鍵合工藝建 立接觸，其中細導線持久地固定至電接觸。
根據(jù)權利要求21所述的本發(fā)明的另一實施例，借助于外延生長工 藝在襯底上形成第一富集半導體層。這提供了益處產(chǎn)生的半導體晶 體具有非常高的品質(zhì)，從而可以利用電子特性和/或電子行為的恒定嚴 格規(guī)范來制造多個集成電路元件。
根據(jù)權利要求22所述的本發(fā)明的另一實施例，借助于擴散工藝形 成至少一個富集阱結構。在擴散工藝中，摻雜原子侵入到富集阱結構 中。通過掩模，可以獲得擴散工藝的高空間精度，該掩模包括開口， 從而保護在空間上與開口分離的部分使之免受慘雜原子侵入。
根據(jù)權利要求23所述的本發(fā)明的另一實施例，通過擴散工藝形成
至少一個富集區(qū)域。如上所示，采用適當?shù)难谀?zhí)行擴散工藝，以便 可以獲得擴散工藝的高空間分辨率。
根據(jù)權利要求24所述的本發(fā)明的又一實施例，采用空間非均勻摻
雜形成第一富集阱結構。具體地，第一富集阱結構中位于第一富集區(qū)
域附近的部分的特征在于具有與第一富集阱結構中的位于第二富集
區(qū)域附近的部分不同的摻雜水平。這具有效果形成于第一富集阱結 構與第一富集區(qū)域之間以及形成于第一富集阱結構與第二富集區(qū)域之
間的兩個二極管，分別具有不同的反向擊穿電路。
應指出，形成于第二富集阱結構與第三富集區(qū)域之間和/或形成于 第二富集阱結構與第一富集半導體層之間的二極管的擊穿電壓，可以 分別通過改變第二富集阱結構的摻雜水平來調(diào)節(jié)。
根據(jù)權利要求25所述的本發(fā)明的另一實施例，該方法還包括步驟 在襯底與第一富集半導體層之間形成掩模。這具有益處在第四富集 區(qū)域與形成于第二富集阱結構和第一富集半導體層之間的二極管之間 引入有效的歐姆電阻。在關于相應的保護電路的擊穿電壓使用非對稱 設計的情況下，可以使用這種歐姆電阻，以將整個ESD電流分布到在 兩個導體之間所形成的兩個電氣路徑上。
應指出，可以引入分別形成于第一富集區(qū)域與相應的接觸元件之 間和/或形成于第二富集區(qū)域與相應接觸元件之間的掩模，以形成另一 歐姆電阻。
此外，應注意，已經(jīng)參考電路裝置、集成電子設備和集成電路元 件描述了本發(fā)明的某些實施例，而己經(jīng)參考用于制造集成電路元件的 方法描述了本發(fā)明的其它實施例。然而，本領域的技術人員將從上述 和下述描述推測，除非另外說明，否則，除了屬于一套權利要求的特 征的任意組合以外，不同權利要求中所描述的特征之間的任意組合也 是可能的，并且應被視為已在本申請內(nèi)公開。


根據(jù)下面將要描述的實施例的示例，本發(fā)明的上述方案和其它方 面將變得顯而易見的，并且參考實施例的示例對其予以說明。下面將 參考實施例的示例詳細說明本發(fā)明，但是本發(fā)明不局限于該實施例。
圖l示出了描述具有每個都包括兩個二極管的背對背配置的兩個 電氣路徑的保護電路的電路圖2示出了描述具有每個都包括兩個二極管和一個電阻器的背對
背配置的兩個電氣路徑的保護電路的電路圖3示出了表示圖2所示的保護電路的集成電路元件的截面圖； 圖4示出了集成電路元件的一部分的俯視圖，該部分包括具有不同
擊穿電壓的兩個同心形成的二極管。
圖中所示為示意性的。應注意，在不同附圖中，相似或相同的元 件配備有相同的附圖標記，或者僅在第一位數(shù)與相應的附圖標記不同 的附圖標記。
具體實施例方式
圖1示出了保護電路100，保護電路100包括兩個導體第一導體100 和第二導體115。第一導體110包括輸入端子In，其被適配為連接至第 一電壓信號。第二導體115被適配為連接至基準電壓，根據(jù)這里所描述 的實施例，該基準電壓為地電平GND。第一導體110還包括連接至 CMOS組件(未示出)的輸入端的輸出端子Out。第二導體115也被適 配為連接至CMOS組件的地端子。
通常，可以在端子In與端子GND之間施加數(shù)據(jù)信號。該數(shù)據(jù)信號 可以具有高頻，以便可以將多個數(shù)字比特從輸入端In傳送至輸出端 Out。
在第一導體110與第二導體115之間形成兩個電氣路徑分別為第 一路徑120和第二路徑125。第一路徑120包括以彼此背對背的配置布置 的第一二極管D,和第二二極管D2。這意味著，這兩個二極管D1和D2 的陰極彼此直接連接。二極管D,具有低電容和60V的高反向擊穿電壓。 二極管D2具有高電容和7V的低反向擊穿電壓。
第二路徑125包括也以彼此背對背的配置配置的第三二極管D3和
第四二極管D4。因此，二極管D3和D4的陰極彼此直接連接。二極管D3
具有低電容和60V的高反向擊穿電壓。二極管D4具有高電容和7V的低 反向擊穿電壓。
四個二極管D" D2、 D3和D4的對稱布置確保根據(jù)導致介于7V 與60V的范圍之間的有效過壓ESD峰值的ESD事件的極性，相應的ESD 電流將始終專門流過兩個路徑120和125之一。例如，+50￥的有效￡80 電壓峰值將導致二極管D,和D3打開，并且分別提供大約1.0V的正向電 壓降。因此，分別給二極管D2和D4施加大約49V的電壓。該電壓導致 D2流到擊穿狀態(tài)，而具有60V的反向擊穿電壓的D4將保持第二路徑125 電關斷。因此，在有效的+50VESD峰值的情況下，沒有電流流過第二
路徑125，而整個ESD電流流過第一路徑120。
與此相反，有效的-50VESD峰值將導致D2和D4打開，而D,將關閉， D3將進入擊穿狀態(tài)。因此，沒有電流流過第一路徑125，而整個ESD 電流將流過第二路徑120。
在電壓信號在介于0V與大約7V的范圍內(nèi)的情況下，路徑120和25 都將關閉，從而將輸入信號從端子In傳送至于端子Out。
應指出，每個電氣路徑120和125都包括被互相串聯(lián)地布置的兩個 二極管。由于被布置在一個電氣路徑120或125內(nèi)的兩個二極管D冴口D2
或D3和D4具有不同的反向擊穿電壓，因此它們也具有不同的電容。此
外，由于串聯(lián)布置的兩個二極管的總電容通常比具有較小電容的單個 二極管的電容小，因此一個路徑的總電容分別比二極管D,和D2或D3和 D4中的較低電容值低得多。根據(jù)這四個二極管的各自電容，典型地， 整個保護電路的總電容比單個ESD保護二極管所產(chǎn)生的電容小。因此， 保護電路100也適用于在其中將高頻信號(具體為高頻數(shù)據(jù)信號)從輸 入端In傳送至輸出端Out的應用。
下面給出了對保護電路100的有益特性的簡要概述 -保護電路100使用分別用于正和負的ESD脈沖的兩個不同的路 徑120和125;
-由于使用被串聯(lián)地布置在每個路徑內(nèi)的兩個二極管，因此整個
總電容顯著減?。?br> -根據(jù)擊穿電壓的不同，實現(xiàn)在一個方向上對ESD電流的引導； -保護電路100可以借助于標準的雙極工藝應用于集成設備中，其
中，在制作晶體管時，自動產(chǎn)生發(fā)射極-基極二極管和集電極-基極二極管。
應指出，圖1中所示的保護電路100與對ESD過壓敏感的電子設備 (未示出)被制作成整體。因此，保護電路100和電子設備表示一個集 成電子設備。圖1中所示的兩個路徑ESD保護具有益處有益于象高 ESD性能之類的特性，組合了極低電容和對稱的輸入行為。此外，集 成的兩個連接ESD保護具有通常與一個電子封裝內(nèi)的不同電子電路裝 置的高集成相關聯(lián)的所有益處。例如，更小的消耗空間、更低的價格、
更低的拾放成本、更高的可靠性以及與鄰近電路和/或電路部分之間的 更好的匹配。
圖2示出了保護電路202，保護電路202包括兩個導體第一導體210 和第二導體215。第一導體110包括與圖l中所示的輸入端子In和輸出端 子Out相同的輸入端子In和輸出端子Out。第二導體215被適配為提供基 準電壓，根據(jù)這里所描述的實施例，該基準電壓為地電平GND。
在第一導體210與第二導體215之間形成兩個電氣路徑分別為第 一路徑220和第二路徑225。第一路徑120包括第 電阻器R,、第一二極 管D,以及第二二極管D2。第二路徑125包括第二電阻器112、第三二極 管D3以及第四二極管D4。利用與圖1中所示的二極管D^ D2、 03和04 相同的方式來布置二極管D,、 D2、 D3和D4。然而，除附加的電阻器R, 和R2以外，保護電路100和保護電路202之間還存在差別。在電路202 中，二極管D,僅具有7V的反向擊穿電壓。這意味著該二極管是以非對
稱的方式布置的。
應指出，圖2中所描述的電路圖中所示的電阻器R,和R2可以分別代 表D,、 D2、 D3和D4的外部電阻器和內(nèi)部電阻器。
如上所述，由于每個電氣路徑220和225中的兩個二極管分別串聯(lián)， 四個二極管D" D2、 D3和D4的總電容非常低。
四個二極管D,、 D2、 D3和D4的非對稱布置是通過保護電路202的 電行為來反映的，該行為對于正的和負的ESD動作有所不同。下面， 例證針對兩個不同的ESD事件的非對稱行為，這兩個不同ESD事件都 導致大約50A的短ESD電流脈沖。此外，假定R,的歐姆電阻為1Q。
A)在具有+50A的ESD電流的正ESD脈沖的情況下，R，處的電壓 降為50V (=50A/lOhm)。由于D,處于正向，因此D,處還存在大約1V 的正向電壓降。由于D2處于反向，并且D2具有7V的反向擊穿電壓，因 此D2處存在另一7V的電壓降。通過將路徑220內(nèi)的所有電壓降相加， 可以獲得總共58V的電壓降。該電壓存在于兩個電氣路徑120與125之 間。由于二極管D4的反向擊穿電壓比58V高，因此電流沒有流經(jīng)第二 電氣路徑225。這意味著，在由此所描述的ESD中，整個ESD電流將流 經(jīng)左電氣路徑220。
作為一般規(guī)則，整個ESD電流將流經(jīng)左電氣路徑220，當二極管
D,的擊穿電壓UBD,與二極管D2的擊穿電壓UBD2之間的差值大到滿足下
面的不等式l時
<formula>formula see original document page 18</formula> (1)
咖
B)在具有-50A的ESD電流的負ESD脈沖的情況下，兩個二極管
D2和D4均處于正向。結果，兩個二極管D2和D4產(chǎn)生大約1V的正向電壓
降。此外，顯而易見的是，ESD脈沖足以克服Di和D3的反向擊穿電壓。 因此，將根據(jù)R,與R2之間的關系，對具有50A的幅度的ESD電流進行 劃分。例如，如果假定R,是R2的九倍，則整個ESD電流的90。/。將流經(jīng) 第二電氣路徑225，而僅有整個ESD電流的10Q/。流經(jīng)第一電氣路徑220。 因此，在負ESD事件的情況下，可以通過選擇歐姆電阻R,與R2之間的 適當關系來講相應的ESD電流導入兩個路徑220和225。
保護電路202具有益處與圖1中所描述的保護電路100相比，可以 借助于半導體制造工藝來生產(chǎn)電路202，該半導體制造工藝僅包括其中 采用掩模的四個工藝步驟。由于需要掩模的工藝步驟通常更加耗費時 間，因此也更為昂貴，可以利用非常有效的方式來生產(chǎn)保護電路202。 下面將參考圖3，說明用于保護電路202的示例性制造工藝。
圖3示出了代表保護電路202的集成電路元件350的截面圖。電路元 件350在襯底360上形成，根據(jù)由此所描述的實施例，該襯底360為低歐 姆？++富集襯底。在襯底360上，配備了p-富集層365，優(yōu)選地，該p-富集層365是借助于外延生長工藝形成的。
在p-富集層365中，配備了兩個n富集阱結構第一n富集阱結構 370a和第二n富集阱結構370b。優(yōu)選地，這些阱結構370a和370b是借助 于所謂的n阱擴散在第一MS中形成的。p-富集層365與第二n富集 阱結構370b的之間的界面代表p-n結，根據(jù)由此所描述的實施例，p-n 結代表圖2中所描述的第四二極管D4。
在第一n富集阱結構370a中，分別配備有兩個p+富集區(qū)域分別 為第一p+富集區(qū)域375a和第二p+富集區(qū)域375b。此外，在第二n富集 阱結構370b中，配備了第三p+富集區(qū)域375c。此外，在p-富集層365
中，配備了第四p+富集區(qū)域375d。優(yōu)選地，p+富集區(qū)域375a、 375b、 375c和375d是借助于淺p+擴散工藝在第二掩模步驟中形成的。第一n 富集阱結構370a與兩個p+富集區(qū)域375a和375b之間以及第二n富集阱 結構370b與第三p+富集區(qū)域375c之間的每個界面分別形成p-n結。三個 p-n結分別代表圖2中所示的二極管D,、 D2和Ds。
在由p-富集層365、第一n富集阱結構370a、第二n富集阱結構370b 以及p+富集區(qū)域375a、 375b、 375c和375d的上表面部分所限定的表面 上，形成第一鈍化層380。根據(jù)這里所描述的實施例，第一鈍化層380 由SiCb制成。然而，也可以使用其它絕緣材料來形成第一鈍化層380。
在第一鈍化層380內(nèi)，形成算了位于四個p+富集區(qū)域375a、 375b、 375c和375d之上的四個開口。在每個開口中，容納有金屬接觸元件， 因此集成電路元件350包括第一金屬接觸元件385a、第二金屬接觸元件 385b、第三金屬接觸元件385c和第四金屬接觸元件385d。優(yōu)選地，開 口的形成以及四個金屬元件385a、 385b、 385c和385d的形成是借助于
已用于第二掩模步驟的相同掩模來執(zhí)行的。因此，不需要附加的掩模 步驟來分別構造四個金屬接觸元件385a、 385b、 385c和385d。
由于四個p+富集區(qū)域375a、 375b、 375c和375d與四個金屬接觸元 件385a、 385b、 385c和385d之間分別不存在氧化物材料，則分別在四 個p+富集區(qū)域375a、 375b、 375c和375d中的每個與相應的金屬接觸元 件385a、 385b、 385c和385d之間配備可靠的電接觸。
從圖3所示的截面圖可以看出，分別與金屬接觸元件3S5a、 38化、
385c和385d的相應下半部分相比，金屬接觸元件385a、 385b、 385c和
385d的上半部分被加寬。金屬接觸元件385a、 385b、 385c和385d的形
狀反映了金屬接觸元件385a、 385b、 385c和385d為導體路徑提供了電
接觸，該導體路徑由第二保護層390覆蓋。因此，金屬接觸元件385a、
385b、 385c和385d的上半部分代表這種導體路徑的截面圖，該導體路
徑垂直延伸至用作電路元件350的截面圖的圖平面。這些導體路徑在籃
三掩模步驟中構建。
為了進一步保護集成電路元件350，在第一鈍化層380和包括導體
路徑在內(nèi)的四個金屬接觸元件385a、 385b、 385c和385d之上配備了第
二鈍化層390。該第二鈍化層優(yōu)選地由Si3N4制成。
為了接觸整個集成電路元件350，在第二鈍化層390中配備了開口 (未示出)。典型地，這些開口由焊球填充，焊球用于持久地接觸具有 在襯底(例如，印刷電路板)上形成的接觸點或焊盤或形成在其它半 導體設備上形成的接觸點的電路元件350。接觸點與集成電路元件之間 的持久接觸通常由焊接或粘合工藝來建立。第二鈍化層390內(nèi)的開口通 過第四掩模步驟形成。
從以上描述可以看出，可以借助于半導體制造工藝來生產(chǎn)集成電 路元件350，該半導體制造工藝總共僅需要四個掩模步驟。因此，圖2 所示的非對稱電路裝置202能以非常有效且低成本的方式實現(xiàn)。
在上下文中，應注意，圖3所示的電路元件350可通過應用另一掩 模步驟來修改，在所述另一掩模步驟中，減小了襯底360與p-富集層365 之間的界面的面積。因此，圖2所示的電阻器R2的值增加。這意味著，
可以通過建立這樣的另一掩模步驟來調(diào)節(jié)R2的精確電阻。
可以通過另一掩模步驟執(zhí)行電路元件350的又一修改，在所述另一 掩模步驟中，可以產(chǎn)生二極管D,和D3的兩個不同的低擊穿電壓。因此， 在第一n富集阱結構370a與p富集層365之間引入了淺n擴散。這種空間 上設置的n擴散導致與第二n富集阱結構370b的摻雜水平不同的第一富 集阱結構370a的摻雜水平。因此，可以產(chǎn)生二極管D,和D3的不同的反 向擊穿電壓。
應指出，n富集阱結構中的摻雜水平的降低導致在n富集阱結構與
相應的p+富集區(qū)域之間的界面處形成的二極管的相應的反向擊穿電 壓的增加。這一事實提供了下列可能性D,和D2的擊穿電壓之間的不 同也可以通過第一富集阱結構370a內(nèi)的另一空間非均勻n擴散來產(chǎn)生。 例如，第一富集阱結構370a的右部分可以包括比第一富集阱結構370a 的左部分高的n摻雜水平。這可能導致二極管D2的反向擊穿電壓比二 極管D,的反向擊穿電壓低。因此，通過適當?shù)卣{(diào)節(jié)第二n富集阱結構 370b的摻雜水平和空間非均勻第一富集阱結構370a的摻雜水平，可以 以簡單且非?？煽康姆绞絹碇圃炀哂蟹菍ΨQ二極管布置的保護電路 202。
如果將具有較高的擊穿電壓的二極管布置在電路裝置202的第一 路徑"0中，則改善負ESD脈沖情況下的電路元件350的電行為。這意 味著具有較高擊穿電壓的二極管是圖2中所示的二極管D,。從而減小 了負ESD激勵下的流經(jīng)第一路徑220的部分ESD電流。下面等式給出了 用于計算該部分ESD電流的公式
Zl 二 ^J咖—("則—^P3 ) 7， (A + A )
因此，1,是流經(jīng)第一電氣路徑220的電流。lESD是總ESD電流，其 由包括負極性的ESD事件感應。R,和R2是圖2所示的電阻器R,和R2的歐
姆電阻。UBD,是二極管D、的反向擊穿電壓，UBD2是二極管D2的反向擊
穿電壓。
應指出，當半導體材料的摻雜類型互換時，可以實現(xiàn)電路元件350 的相同的電行為。這意味著，在p型摻雜的所有區(qū)域中提供n型摻雜， 以及在具有n型摻雜的所有區(qū)域中提供具有相同摻雜水平的p型摻雜。
圖4示出了n富集阱結構471的俯視圖，其中以優(yōu)美(elegant)的方 式形成了具有不同反向擊穿電壓的二極管D,和D2。附圖標記472表示
阱結構471的邊緣。
第一二極管D,由第一p+富集區(qū)域476a與n富集阱結構471之間的 界面形成。通過在第一p+富集區(qū)域476a上形成的第一金屬接觸的下半 部分486a接觸芯片二極管Dl 。第一金屬接觸的上半部分487a在第一鈍 化層(圖4中未示出)上形成。
第二二極管D2由第二p+富集區(qū)域476b與n富集阱結構Wl之間的 界面形成。通過在第二p+富集區(qū)域476b上形成的第二金屬接觸的下半 部分區(qū)域486b接觸芯片二極管D2。第二金屬接觸的上半部分487b在第 一鈍化層(圖4中未示出)上形成。
從圖4可以看出，二極管Di是以圓弧的方式環(huán)繞著二極管D2形成
的。因此，二極管D2具有關于中心二極管D2的同心的環(huán)狀物的一部分
的形狀。
應注意，術語"包括"不排除其它元素或步驟，"一"或"一個" 不排除多個。也可以對結合不同實施例所描述的元素進行組合。還應
注意，權利要求中的附圖標記不應被理解為限制權利要求的范圍。 為了概括本發(fā)明的上述實施例，說明如下
描述了靜電放電保護，其中將二極管布置在同時在兩個導體之間 延伸的兩個電氣路徑中，這兩個導體與ESD敏感電子組件的輸入端子 連接。每個路徑都包括被串聯(lián)地布置、且彼此極性相反的兩個二極管。 總共四個二極管中的至少一個包括不同的反向擊穿電壓。保護電路和 ESD敏感組件形成整體。由于每個路徑中的兩個二極管的串聯(lián)，相應
的ESD保護電路包括極低的電容。
根據(jù)第一實施例，兩個路徑的概念將具有低電容和高擊穿電壓的
兩個二極管與具有高ESD性能和高電容的兩個二極管組合起來。第一 路徑將保護右路徑及所連接的IC使之免受正ESD脈沖，另一路徑針對 負ESD脈沖。
根據(jù)第二實施例，僅提供一個具有高反向擊穿電壓的二極管連接 到地。在負ESD脈沖的情況下，通過調(diào)整兩個路徑的內(nèi)部電阻的關系 來實現(xiàn)第一路徑的保護。
所述集成ESD保護可用于電子裝置或集成電路，特別是用于所有
象移動電話和媒體播放器等的手持設備，其中空間是重要因素。兩個 路徑集成的ESD保護設備的低電容使得其適用于象USB2.0的快速應用。
附圖標記列表:
100保護電路
110第一導體
115第二導體
120第一電氣路徑
125第二電氣路徑
D1二極管
D2二極管
D3二極管
D4二極管
In輸入端
Out輸出端
GND地
202保護電路
210第一導體
215第二導體
220第一電氣路徑
225第二電氣路徑
D1二極管
D2 二極管
D3 二極管
D4 二極管
R1 電阻
R2 電阻
In 輸入端
Out 輸出端
GND 地
350 集成電路元件 360 ++富集襯底
365 p-富集外延生長層
3冗a 第一n富集阱結構
370b 第二n富集阱結構
375a 第一p+富集區(qū)域
375b 第二p+富集區(qū)域
375c 第三p+富集區(qū)域
375d 第四p+富集區(qū)域
380 第一鈍化層(Si02)
385a 第一金屬接觸元件
385b 第二金屬接觸元件
385c 第三金屬接觸元件
385d 第四金屬接觸元件
390 第二鈍化層(Si3N4)
D, 二極管
D2 二極管
D3 二極管
D4 二極管
471 n富集阱結構
472 n富集阱結構的邊緣 476a 第一p+富集區(qū)域 476b 第二p+富集區(qū)域
486a 第一金屬接觸的下半部分(在第一p+富集區(qū)域上形成)
486b 第二金屬接觸的下半部分(在第二p+富集區(qū)域上形成)
487a 第一金屬接觸的上半部分(在第一鈍化層上形成)
487b 第二金屬接觸的上半部分(在第一鈍化層上形成)
二極管
D2 二極管
權利要求
1、一種電路裝置，用于保護電子組件使之免于因電壓過載而受到損壞，具體用于保護集成半導體設備使之免于因靜電放電電流而受到損壞，所述電路裝置包括第一導體(110，210)，被適配為連接至第一電壓電平；第二導體(115，215)，被適配為連接至第二電壓電平；第一電氣路徑(120，220)，使第一導體(110，210)與第二導體(115，215)相互連接；第二電氣路徑(125，225)，使第一導體(110，210)與第二導體(115，215)相互連接；第一二極管(D1)和第二二極管(D2)被串聯(lián)地布置在第一電氣路徑(120，220)內(nèi)、且極性彼此相反，其中第一二極管(D1)具有第一反向擊穿電壓，第二二極管(D2)具有第二反向擊穿電壓；第三二極管(D3)和第四二極管(D4)被串聯(lián)地布置在第二電氣路徑(125，225)內(nèi)、且極性彼此相反，其中第三二極管(D3)具有第三反向擊穿電壓，第四二極管(D4)具有與第三反向擊穿電壓不同的第四反向擊穿電壓；其中電路裝置(100，202)與至少一個另一電子組件形成整體，所述電子組件分別連接至第一導體(110，210)和第二導體(115，215)。
2、 根據(jù)權利要求1所述的電路裝置，其中電路裝置(100， 202)和所述另一電子組件在一個半導體晶體內(nèi) 形成。
3、 根據(jù)權利要求1所述的電路裝置，其中 所述第二電壓電平為地電平(GND)。
4、 根據(jù)權利要求l所述的電路裝置，其中第一二極管(D。和第三二極管(D3)被布置為相對于第一導體 (110， 210)具有相同的極性；以及第二二極管(D2)和第四二極管(D4)被布置為相對于第二導體 (115， 215)具有相同的極性。
5、 根據(jù)權利要求1所述的電路裝置，其中第一反向擊穿電壓與第四反向擊穿電壓相同；以及第二反向擊穿電壓與第三反向擊穿電壓相同。
6、 根據(jù)權利要求5所述的電路裝置，其中第一反向擊穿電壓位于30伏與100伏之間，優(yōu)選地位于50伏與 80伏之間；以及第二反向擊穿電壓位于3伏與20伏之間，優(yōu)選地位于5伏與15 伏之間。
7、 根據(jù)權利要求l所述的電路裝置，其中 第一、第二和第三反向擊穿電壓具有相同的值。
8、 根據(jù)權利要求7所述的電路裝置，還包括 第一電阻器(R,)，被布置在第一電氣路徑(220)中；以及 第二電阻器(R2)，被布置在第二電氣路徑(225)中。
9、 根據(jù)權利要求8所述的電路裝置，其中將第一電阻器(R,)分別與第一二極管(D,)以及與第二二極管 (D2)串聯(lián)地布置；以及將第二電阻器(R2)分別與第三二極管(D3)以及與第四二極管 (D4)串聯(lián)地布置。
10、 根據(jù)權利要求7所述的電路裝置，其中 第一反向擊穿電壓位于3伏與20伏之間，優(yōu)選地位于5伏與15伏之間；以及第四反向擊穿電壓位于30伏與100伏之間，優(yōu)選地位于50伏與 80伏之間。
11、 一種集成電子裝置，包括 電子組件；以及根據(jù)權利要求1至10中任一項所述的電路裝置(100， 202)。
12、 一種集成電路元件，用于保護電子組件使之免于因電壓過載 而受到損壞，具體用于保護集成半導體設備使之免于因有害靜電放電 電流而受到損壞，所述集成電路元件包括第一富集半導體層(365); 第一富集阱結構(370a)和第二富集阱結構(370b)， 二者都在第 一富集半導體層(365)中形成；第一富集區(qū)域(375a)和第二富集區(qū)域(375b)， 二者都在第一富 集阱結構(370a)中形成；第三富集區(qū)域(375c)，在第二富集阱結構(370b)中形成；第四富集區(qū)域(375d)，在第一富集半導體層(360)中形成；第一鈍化層(380)，在由第一富集半導體層(365)、第一和第二 富集阱結構(370a， 370b)、第一、第二、第三和第四富集區(qū)域(375a， 375b， 375c， 375d)的上表面部分限定的公共表面形成；其中第一鈍化層(380)包括用于接觸富集區(qū)域(375a， 375b， 375c， 375d)的四個通孔；第一接觸元件(385a)，容納于用于接觸第一富集區(qū)域(375a)的 第一通孔中；第二接觸元件(385b)，容納于用于接觸第二富集區(qū)域(375b)的 第二通孔中；第三接觸元件G85c)，容納于用于接觸第三富集區(qū)域(375c)的 第三通孔中；第四接觸元件(385d)，容納于用于接觸第四富集區(qū)域(375d)的 第四通孔中。
13、 根據(jù)權利要求12所述的集成電路元件，還包括 襯底(360)，為第一富集半導體層(365)提供基底。
14、 根據(jù)權利要求13所述的集成電路元件，其中 所述襯底(360)由低歐姆富集半導體材料制成。
15、 根據(jù)權利要求12所述的集成電路元件，還包括 第二鈍化層(390)，在接觸元件(385a， 385b， 385c， 385d)上以及在第一鈍化層(380)的部分上形成。
16、 根據(jù)權利要求15所述的集成電路元件，其中 第二鈍化層(390)包括用于電連接接觸元件(385a， 38化，385c，385d)的開口。
17、 根據(jù)權利要求12所述的集成電路元件，其中 以弧形方式，優(yōu)選地以圓弧方式，環(huán)繞著第二富集區(qū)域(476b) 形成第一富集區(qū)域(476a)。
18、 一種用于制造集成電路元件的方法，所述集成電路元件用于 保護電子組件使之免于因電壓過載而受到損壞，具體用于保護集成半 導體設備使之免于因靜電放電電流而受到損壞，所述方法包括步驟在襯底(360)上形成第一富集半導體層(365);在第一富集半導體層(365)中形成第一富集阱結構(370a)和 第二富集阱結構(370b);在第一富集阱結構(370a)中形成第一富集區(qū)域(375a)和第 二富集區(qū)域(375b);在第二富集阱結構(370b)中形成第三富集區(qū)域(375c);在第一富集半導體層(365)中形成第四富集區(qū)域(375d);在由第一富集半導體層(365)、第一和第二富集阱結構(370a， 370b)、以及第一、第二、第三和第四富集區(qū)域(375a， 375b， 375c， 375d)的上表面部分所限定的表面上形成第一鈍化層(380);在第一鈍化層(380)中形成四個通孔；形成四個接觸元件(385a， 385b， 385c， 385d)，其中的每一個 都被容納在一個通孔內(nèi)，以使得所述四個富集區(qū)域(375a，375b，375c， 375d)中的每一個都與四個接觸元件(385a， 385b， 385c, 385d)之一接觸。
19、 根據(jù)權利要求18所述的方法，還包括步驟在接觸元件(385a， 385b， 385c， 385d)上以及第一鈍化層(380) 的部分上形成第二鈍化層(390)。
20、 根據(jù)權利要求19所述的方法，還包括步驟 在第二鈍化層中形成開口；以及經(jīng)由所述開口，電連接接觸元件(385a， 385b， 385c， 385d)。
21、 根據(jù)權利要求18所述的方法，其中 通過外延生長工藝在襯底(360)上形成第一富集半導體層(365)0
22、 根據(jù)權利要求18所述的方法，其中 通過擴散工藝形成富集阱結構(370a， 370b)中的至少一個。
23、 根據(jù)權利要求18所述的方法，其中 通過擴散工藝形成富集區(qū)域(375a， 375b， 375c， 375d)中的至少一個。
24、 根據(jù)權利要求18所述的方法，其中 通過空間非均勻摻雜形成第一富集阱結構(370a)。
25、 根據(jù)權利要求18所述的方法，還包括步驟在襯底(360)和第一富集半導體層(365)之間形成掩模。
全文摘要
本發(fā)明描述了靜電放電保護，其中二極管被布置在同時在兩個導體之間延伸的兩個電氣路徑中，這兩個導體與ESD敏感電子元件的輸入端子連接。每個路徑包括被串聯(lián)地布置、且極性彼此相反的兩個二極管。全部四個二極管中的至少一個包括不同的反向擊穿電壓。保護電路和ESD敏感電子元件形成整體。由于每個路徑中的兩個二極管的串聯(lián)，相應的ESD保護電路包括極低的電容。
文檔編號H01L27/02GK101385143SQ200780005774
公開日2009年3月11日 申請日期2007年2月13日 優(yōu)先權日2006年2月17日
發(fā)明者呂迪格·萊烏納爾, 漢斯-馬丁·瑞特, 馬蒂亞斯·斯波德 申請人:Nxp股份有限公司