專利名稱：：用于標準正交電路的混合取向方案的制作方法
技術領域：
：這里的實施例提出了一種用于標準正交電路的混合取向方案的器件、方法等等。
背景技術：
：眾所周知，在電流流動方向沿<110>方向的(110)珪襯底的空穴遷移率大于常規(guī)(100)襯底的兩倍，或等價地、大于任何具有沿<001>族取向的襯底的兩倍。然而電子遷移率在(IOO)襯底上是最高的。為充分利用取決于表面取向的栽流子遷移率的優(yōu)點，已在具有不同晶體取向的混合襯底上制備CMOS器件，NFET在(100)表面取向的硅上以及PFET在(110)表面取向上NFET和PFET電流流動都被選擇為沿<110>方向。已經(jīng)^iE了使用90nm技術的物理柵極氧化物厚度薄至1.2nm的高性能CMOS器件。已獲得了顯著的PFET的增強.然而，當集成電路需要具有多個取向的PFET時，例如在集成電路中一些PFET定向為正交于其它的PFET，當使用常規(guī)<001>襯底時，具有不同的取向的PFET將具有基本上不同的性能特性。因此，需要一種包括具有多個取向的PFET的集成電路，其中該多個取向的PFET具有等價的高性能。
發(fā)明內(nèi)容這里的實施例提供了一種器件、方法等用于標準正交電路的混合取向方案。本發(fā)明的實施例的一種集成電路包括混合取向襯底，其包括具有第一晶體取向的第一區(qū)域和具有第二晶體取向的第二區(qū)域。所述第一晶體取向為(110)表面，其中多晶硅柵極對準為使其源極-漏極方向為(-llsqrt(2))或(1-1sqrt(2))方向。這里，所述兩個柵極取向彼此正交并具有相同的電流流動方向。所述第二晶體取向為具有(110)和(1-10)多晶硅柵極取向的(OOl)表面。所述第一區(qū)域的所述第一晶體取向不平行或垂直于所述第二區(qū)域的所述第二晶體取向。所述集成電路還包括在所述第一區(qū)域上的第一類型器件和在所述第二區(qū)域上的第二類型器件(每一個都包括多晶硅柵極)，其中所述第一類型器件平行或垂直于所述第二類型器件。具體而言，所述笫一類型器件包括p型場效應晶體管(PFET)以及所述第二類型器件包括n型場效應晶體管(NFET)。在所述笫一區(qū)域內(nèi)，構建所述正交的柵極以便所述第一類型器件包括第一方向電流流動和第二方向電流流動，其中所述第一電流流動正交于所述第二電流流動。所述第一電流流動的第一載流子遷移率等于所述第二電流流動的第二載流子遷移率。構建所述第二區(qū)域正交柵極以便所述第二類型器件同樣包括具有相同的栽流子遷移率的第一方向電流流動和第二方向電流流動。這里的實施例還包括一種形成集成電路的方法，其中所述方法將具有第一晶體取向的第一晶片附著到具有第二晶體取向的第二晶片以便所述第一晶體取向不平行或垂直于所述第二晶體取向。接下來，所述方法在所述第一晶片內(nèi)刻蝕開口并通過所述開口生長所述第二晶片以在所述第一晶片內(nèi)構建第二晶片區(qū)域。然后，所述方法在所述第一晶片區(qū)域上形成第一類型器件并在所述第二晶片區(qū)域上形成第二類型器件。具體而言，所述第一和第二類型器件的形成包括形成PFET和NFET。此外，將所述第二類型器件形成為平行或垂直于所述第一類型器件。當附著所述第一晶片時，以使所述第一類型器件包括第一電流流動和第二電流流動的角度將所述第一晶片附著到所述第二晶片，其中所述第一電流流動正交于所述第二電流流動。此外，所述方法形成具有第一和第二電流流動的所述第一類型器件，所述第一和第二電流流動分別具有第一載流子遷移率和第二載流子遷移率，其中所述第一載流子遷移率等于所述第二載流子遷移率。此外，所述方法形成了同樣具有第一和第二電流流動的所述第二類型器件，所述第一和第二電流流動具有相同的栽流子遷移率。因此，所述兩個面內(nèi)正交方向具有相同的遷移率。它們沿(11sqrt(2))和(1l-sqrt(2))方向。雖然不能直接測量沿(11sqrt(2))方向的電流流動的遷移率，合理的提議為空穴遷移率值將在<110>(100)與<110>(110)方向的值之間。因此，取代用于現(xiàn)有才支術的兩個正交方向的大偏斜的157%和70%的獲益，這里的實施例沿兩個方向都得到了約110%的獲益。這給出了集成正交設計的電路的主要結構機會。當結合下列描述和附圖考慮時，將更好地了解和理解本發(fā)明的這些、和其它的方面和目的。然而，應該理解，以示例而不是限制的方式給出了下列描述，雖然其指出了本發(fā)明的實施例和多個具體細節(jié)?？梢栽诒景l(fā)明的范圍內(nèi)做出多種改變和修改而在不背離其精神，并且本發(fā)明包括所有這樣的修改。通過下列詳細的描述并參考附圖，將更好的理解本發(fā)明，其中圖1A和1B是示例了依賴于表面取向的栽流子遷移率的圖2A和2B是示例了使用混合取向技術的半導體器件的圖3A、3B、3C、4A、4B、以及4C示例了用于形成使用了混合取向技術的半導體器件的方法步驟的圖5A、5B、5C和5D示例了使用了混合取向技術的半導體器件的表面和電;充力t動方向的圖6是示例了集成電路的圖；以及圖7是示例了本發(fā)明的方法的流程圖。具體實施例方式通過參考附圖和下列的描述中詳述的非限制性實施例，更充分地解釋了本發(fā)明及其各種特征和有利的細節(jié)。應該注意，在附圖中示例的特征不必按比例繪制。略去了對公知的組件和處理技術的描述以免不必要地模糊本發(fā)明。這里^f吏用的實例僅僅旨在有助于理解實踐本發(fā)明的方法和進一步使本領域的技術人員能夠?qū)嵺`本發(fā)明。因此，不應將實例解釋為限制本發(fā)明的范圍。本發(fā)明的實施例提出了具有相同的遷移率的兩個面內(nèi)正交電流流動。雖然不能直接測量電流流動的遷移率，合理的提議為空穴遷移率值在<110>(100)和<110>(110)的空穴遷移率值之間。因此，取代用于現(xiàn)有才支術的兩個正交方向的高偏斜的157%和70%的獲益，這里的實施例沿兩個方向都得到約110%的獲益。這給出了集成正交設計的電路的主要結構機會。主要關注為了集成而需要最優(yōu)化的多個工藝節(jié)點。對于NFET和PFET,如果退回到常規(guī)<001>表面器件，那么兩個正交器件的比率將根本上改變并且電路i殳計會失敗。已經(jīng)提出混合取向方案(Yang等，IEDM2002)以平衡最好的空穴和電子遷移率優(yōu)點。在(100)晶片表面上電子遷移率最高，而在(110)表面上空穴遷移率最高，如圖1A-1B所示。更具體而言，實線表示在(110)晶片表面上的載流子遷移率；點線表示在(111)晶片表面上的載流子遷移率；以及虛線表示在(100)晶片表面上的載流子遷移率。因此，Yang提出了圖2A-2B中的結構，其中n型場效應晶體管(NFET)在(100)表面而p型場效應晶體管(PFET)在(110)表面，以及在圖3和4中示出用于該結構的工藝。具體而言，圖2A示例了在(110)絕緣體上硅24上的PFET20和在(100)硅處理晶片25上的NFET21，其中STI構件28在(100)珪處理晶片25的上部。此外，圖2B示例了在(100)絕緣體上硅26上的NFET22和在(110)硅處理晶片27上的PFET23，其中STI構件28在(110)珪處理晶片27的上部。<table>tableseeoriginaldocumentpage8</column></row><table>圖3A示例了薄氧化物和氮化物淀積，其中在硅處理晶片300上形成掩埋氧化物層(BOX)302，在BOX302上形成絕緣體上硅304并在絕緣體上硅304上形成氮化物層306。接下來，將氮化物層306、絕緣體上硅304、以及BOX302的中間部分去除以形成空隙307，其中在空隙307中形成隔離物308(圖3B)。通過空隙307外延生長上硅處理晶片300,然后化學機械拋光(圖3C)。如圖4A中所示例的，去除氮化物層306。接下來，在絕緣體上硅304與硅處理晶片300的外延生長部分之間構建標準淺溝道隔離。還去除了隔離物308(圖4B)。將柵極和隔離物器件310形成在絕緣體上硅304和硅處理晶片300的外延生長部分之上(圖4C)。圖5A和5B示出了(100)表面的NFET和(110)表面的PFET的柵極的取向。圖5C示例了柵極、源極以及漏極區(qū)域的頂視圖。在用于NFET的(100)表面上，電流流動為<110>方向。在(110)表面上，空穴遷移率沿<110>方向最高(圖5D)。Yang提出沿(110)方向?qū)蕱艠O以獲得最大獲益。然而，雖然其具有最好的遷移率獲益，但其使得電路設計復雜。這是因為正交于<110>方向的PFET器件具有溝道電流流動<100>方向。這會使兩個器件不同。在SRAM和其它邏輯電路中，這會造成電路設計中的復雜的附加的層并限制柵極取向。現(xiàn)在參考圖6，本發(fā)明的實施例包括具有凹口610、PFET620、以及NFET630的混合取向襯底600。襯底600可以表示類型A結構，其中PFET620在(110)絕緣體上硅(即，(110)晶體取向的表面)上并且NFET630在(100)硅外延層(即，(100)晶朱取向的表面)上；或類型B結構，其中NFET630在(100)絕緣體上硅上并且PFET620在(110)硅外延層之上(參見圖2)。每一個PFET620和每一個NFET630包括源極、漏極、溝道、以及柵極(未示出)?？梢钥蛇x地使用擴展。源極和漏極是襯底600中的重摻雜的區(qū)域，其中多數(shù)載流子通過源極流動到溝道中并通過漏極流出。溝道是連接源極和漏極的高導電性區(qū)域，其中通過柵極控制溝道的導電性。PFET620包括不同的柵極取向并包括電流流動621和622;以及NFET630包括不同的柵極取向并包括電流流動631和632。具體而言，將電流流動621定向為沿<1-1sqrt(2)>方向并將電流流動622定向為沿<-11sqrt(2)>方向。電流流動621正交于電流流動622。通過層轉(zhuǎn)移技術采用晶片接合形成襯底600。首先將氫注入到用于類型A的具有(IIO)取向或用于類型B的具有(IOO)取向的氧化的硅襯底中。然后將晶片倒裝接合至具有不同表面取向的處理晶片。然后進行兩階段(phase)熱處理以分離注入氫的晶片并增強接合。最終拋光頂SOI(絕緣體上硅)層并減薄至希望的厚度例如約50nm。在圖3和4中示出了在混合襯底上的CMOS制造的工藝流程。增加了一個附加的光刻層至標準CMOS工藝，使用該附加的光刻層以蝕刻通過SOI和掩埋的氧化物層從而暴露處理晶片的表面。在類型A襯底的情況下開口的區(qū)域用于NFET630或?qū)τ陬愋虰則用于PFET620。在隔離物形成之后，利用快速熱化學氣相淀積通過開口選擇性生長外延硅。由于外延的特性，該外延硅的晶體取向?qū)⑴c處理晶片相同。獲得了來自(100)和(110)處理晶片的無缺陷硅外延層。在隔離物缺失的情況下，會產(chǎn)生在從SOI層生長的外延硅與處理晶片之間的缺陷界面，這可以通過改進的工藝來去除。為了避免來自歸因于選擇性外延的刻面(facet)的潛在的問題，將外延硅厚度調(diào)整到這樣的程度，其中外延層的整個面完全在薄氮化物的頂表面之上。利用化學機械拋光(CMP)拋光掉過量的硅至薄氮化物并回蝕刻以與SOI表面齊平。用于在NFET(或PFET)區(qū)域中的硅外延的附加的光刻層為大阻擋層(幾倍于臨界尺寸)，并可以按比例縮放超過45mn技術節(jié)點。在去除薄氮化物和氧化物之后，繼續(xù)CMOS制造(包括兩種類型的器件)，包括淺溝隔離、井注入、柵極氧化物和多晶硅柵極形成、隔離物(氧化物或氮化物或其多個的組合)形成、用于結形成的注入(暈圏、擴展、源^漏極等等)硅化物形成(可以為Ni、Co、Pt、NiPt、NiPtRe、Pd、Ti、以及其它是2或3相珪化物)以及金屬接觸(W、Cu等等)。構圖柵極疊層用于多重取向PFET以具有沿<1-1sqrt(2)>方向的第一電流流動(即，電流流動621)和沿<-11sqrt(2)〉方向的第二電流流動(即，電流流動622)。因此，這里的實施例提出了包括混合取向襯底600的集成電路，包括具有第一晶體取向的第一區(qū)域和具有第二晶體取向的第二區(qū)域。第一區(qū)域的第一晶體取向不平行或不垂直于第二區(qū)域的第二晶體取向。例如，如上所述，第一區(qū)域在(110)絕緣體上硅(類型A)上或在(110)硅外延層(類型B)上。此外，第二區(qū)域在(100)硅外延層(類型A)上或在(100)絕緣體上硅(類型B)上。本發(fā)明的實施例涵蓋上述具有雙SOI和用于體的直接硅接合的HOT組合。集成電路還包括在第一區(qū)域上的第一類型器件和在第二區(qū)域上的第二類型器件，其中第一類型器件平行或垂直于第二類型器件。更具體而言，第一類型器件包括PFET620以及第二類型器件包括NFET630。如上所述，每一個PFET620和每一個NFET630包括源極、漏極、溝道、以及柵極。源極和漏極是在襯底600內(nèi)的重摻雜的區(qū)域，其中多數(shù)栽流子通過源極流動到溝道中并通過漏極流出。溝道是連接源極和漏極的高導電性區(qū)域，其中通過柵極控制溝道的導電性。因而，這里的實施例平衡了最佳的空穴和電子遷移率的優(yōu)點。如上所述，在<001>晶片表面上電子遷移率最高而在<110>表面上空穴遷移率最高，如圖1所示。本發(fā)明的實施例包括在<110>表面上的PFET620和在<001>表面上的NFET630。此外，第一類型器件包括第一電流流動和第二電流流動，其中第一電流流動正交于第二電流流動，并且其中第一電流流動的第一載流子遷移率等于第二電流流動的第二載流子遷移率。這里的實施例還包括一種形成集成電路的方法，其中該方法將具有第一晶體取向的第一晶片(例如(110)絕緣體上硅)附著到具有第二晶體取向的第二晶片(例如(100)硅外延層)使得第一晶體取向不平行或垂直于第二晶體取向。如上所述，進行兩階段熱處理以分離注入氫的晶片(即第一晶片)并增強接合。由于不同的活化能，(110)晶片需要較高的分離溫度。將頂SOI(絕緣體上硅)層拋光并減薄到希望的厚度例如約50nm。接下來，該方法在第一晶片內(nèi)蝕刻開口并通過開口生長第二晶片以在第一晶片內(nèi)構建第二晶片區(qū)域。如上所述，為了避免來自歸因于選擇性外延的刻面的潛在的問題，將外延硅厚度調(diào)整到這樣的程度，其中外延層的整個面完全在薄氮化物的頂表面之上。利用化學機械拋光(CMP)拋光掉過量的硅至薄氮化物并回蝕刻以與SOI表面齊平。用于在NFET(或PFET)區(qū)域中的硅外延的附加的光刻層為大阻擋層(幾倍于臨界尺寸)，并可按比例縮放超過45nm技術節(jié)點。然后，該方法在第一晶片上形成第一類型器件并在第二晶片區(qū)域上形成第二類型器件，其中將第二類型器件形成為平行或垂直于第一類型器件。具體而言，第一和第二類型器件的形成包括形成PFET620和NFET630。如上所述，每一個PFET620和每一個NFET630包括源極、漏極、溝道、以及柵極。此外，當附著第一晶片時，以使第一類型器件包括第一電流流動和第二電流流動的角度將第一晶片附著到第二晶片，其中第一電流流動正交于第二電流流動。例如，將電流流動621形成為沿〈l-lsqrt(2)>方向定向并將電流流動622形成為沿<-11sqrt(2)>方向定向。此外，第一電流流動的第一載流子遷移率等于第二電流流動的第二載流子遷移率。因此，如上所述，這里的實施例平衡了最佳的空穴和電子遷移率優(yōu)點，其中在<001>晶片表面上電子遷移率最高而在<110>表面上空穴遷移率最高。圖7示例了一種形成集成電路的方法的流程圖。在項目800中，該方法通過將具有第一晶體取向的第一晶片附著到具有第二晶體取向的第二晶片以使第一晶體取向不平行和垂直于第二晶體取向而開始，具有第一晶體取向的第一晶片到具有第二晶體取向的第二晶片以便第一晶體取向不平行或垂直于第二晶體取向。如上所述，將氫注入到具有用于類型A的(110)晶體取向或具有用于類型B的(100)晶體取向的氧化的硅襯底。然后將晶片(即，第一晶片)倒裝-接合到具有不同表面取向的處理晶片(即，第二晶片)。接下來，該方法在第一晶片內(nèi)蝕刻開口(項目810)并通過開口生長第二晶片以在笫一晶片內(nèi)構建第二晶片(項目820)。如上所述，為標準CMOS工藝增加附加的光刻層，使用該附加的光刻層以蝕刻通過SOI和掩埋的氧化物層從而暴露處理晶片的表面。在類型A襯底的情況下，開口的區(qū)域用于NFET630或?qū)τ陬愋虰則用于PFET620。在隔離物形成之后，利用快速熱化學氣相淀積通過開口選擇性生長外延硅。由于外延的特性，該外延硅的晶體取向?qū)⑴c處理晶片相同。(110)硅的生長速率比(100)硅小。在隔離物缺失的情況下，會產(chǎn)生在從SOI層生長的外延硅與處理晶片之間的缺陷界面，這可以通過改進的工藝來去除。在這之后，在第一晶片上形成第一類型器件(項目830)并在第二晶片區(qū)域上形成笫二類型器件(項目840)，其中將第二類型器件形成為平行或垂直于第一類型器件(項目842)。第一類型器件的形成和第二類型器件的形成包括形成晶體管，特別地PFET620和NFET630。如上所述，每一個PFET620和每一個NFET630包括源極、漏極、溝道、以及柵極。源極和漏極是在襯底600內(nèi)的重摻雜區(qū)域，其中多數(shù)載流子通過源極流動到溝道中并通過漏極流出。溝道是連接源極和漏極的高電導性區(qū)域，其中通過柵極控制溝道的導電性。此外，在附著第一晶片的步驟期間，以使第一類型器件包括第一電流流動和第二電流流動的角度將第一晶片附著到第二晶片，其中第一電流流動正交于第二電流流動。例如，將電流流動621形成為沿<1-1sqrt(2)>方向定向并將電流流動622形成為沿<-1lsqrt(2)>方向定向。此外，第一電流流動等于第二電流流動。因此，兩個面內(nèi)正交方向具有相同的遷移率。雖然不能直接測量該電流流動的遷移率，合理的提議為空穴遷移率值將在<110>(100)和<110>(110)方向的空穴遷移率值之間。因此，取代用于現(xiàn)有技術的兩個正交方向的高偏斜的157%和70%的獲益，這里的實施例沿兩個方向都得到約110%的獲益。這給出了集成正交設計的電路的主要結構機會。主要關注為了集成而需要最優(yōu)化的多個工藝節(jié)點。對于NFET和PFET，如果退回到常規(guī)<001>表面器件，那么兩個正交器件的比率將根本上改變并且電路設計會失敗。上述特定的實施例的描述將全面揭示本發(fā)明的一般本質(zhì)，使得其他4支術人員可以通過應用電流知識容易地修改這樣的特定的實施例和/或使其適應各種應用而不脫離一般概念，因此，應該并旨在在公開的實施例的等價物的意義和范圍內(nèi)理解這樣的適應和修改。應該理解，這里采用的措辭或術語用于描述而不是限制。因此，雖然關于優(yōu)選的實施例描述了本發(fā)明，但本領域的技術人員將認識到可以在所附權利要求的精神和范圍內(nèi)的修改地實踐本發(fā)明。權利要求1.一種集成電路包括:混合取向襯底(600)，包括具有第一晶體取向的第一區(qū)域和具有第二晶體取向的第二區(qū)域；第一類型器件(620)，在所述第一區(qū)域上；以及第二類型器件(630)，在所述第二區(qū)域上；其中所述第一類型器件(620)包括第一電流流動(621)和第二電流流動(622)，其中所述第一電流流動(621)正交于所述第二電流流動(622)，以及其中所述第一電流流動(621)的第一載流子遷移率等于所述第二電流流動(622)的第二載流子遷移率。2.根椐權利要求1的集成電路，其中所述第一類型器件(620)和所述第二類型器件(630)包括晶體管。3.根據(jù)權利要求2的集成電路，其中所述第一類型器件(620)包括p型場效應晶體管，以及其中所述第二類型器件(630)包括n型場效應晶體管。4.根據(jù)權利要求l的集成電路，其中所述第一晶體取向不平行或垂直于所述第二晶體取向。5.—種集成電路，包括混合取向襯底，包括具有第一晶體取向的第一區(qū)域和具有第二晶體取向的第二區(qū)域；第一類型器件(620)，在所述第一區(qū)域上；以及第二類型器件(630),在所述第二區(qū)域上；其中所述第一晶體取向不平行或垂直于所述笫二晶體取向。6.根據(jù)權利要求5的集成電路，其中所述第一類型器件(620)和所述第二類型器件(630)包括晶體管。7.根據(jù)權利要求6的集成電路，其中所述第一類型器件(620)包括p型場效應晶體管，以及其中所述第二類型器件(630)包括n型場效應晶體管。8.根據(jù)權利要求5的集成電路，其中所述第一類型器件(620)平行或垂直于所述第二類型器件(630)。9.根據(jù)權利要求5的集成電路，其中所述第一晶體取向與所述第二晶體取向之間的角度使得所述第一類型器件(620)包括第一電流流動(621)和第二電流流動(622)，其中所述第一電流流動(621)正交于所述第二電流流動(622)。10.根據(jù)權利要求5的集成電路，其中所述第一類型器件(620)包括第一電流流動(621)和第二電流流動(622),其中所述第一電流流動(621)的第一載流子遷移率等于所述第二電流流動(622)的笫二載流子遷移率。11.一種形成集成電路的方法，包括以下步驟將具有第一晶體取向的第一晶片(304)附著到具有第二晶體取向的第二晶片(300M吏得所述第一晶體取向不平行或垂直于所述第二晶體取向；在所述第一晶片(304)內(nèi)刻蝕開口(307);通過所述開口(307)生長所述第二晶片(300)以在所述第一晶片(304)內(nèi)構建第二晶片區(qū)域；在所述笫一晶片(304)上形成所述第一類型器件(620);以及在所述第二晶片區(qū)域上形成第二類型器件(630)。12.根據(jù)權利要求11的方法，其中形成所述第一類型器件(620)和形成所述第二類型器件(630)包括形成晶體管。13.根據(jù)權利要求12的方法，其中形成所述笫一類型器件(620)和形成所述第二類型器件(630)包括形成p型場效應晶體管和n型場效應晶體管。14.根據(jù)權利要求11的方法，其中形成所述第二類型器件(630)包括形成平行或垂直于所迷第一類型器件(620)的所述第二類型器件(630)。15.根據(jù)權利要求ll的方法，其中附著所述笫一晶片(304)包括以使所述第一類型器件(620)包括第一電流流動(621)和第二電流流動(622)的角度將所述第一晶片(304)附著到所述第二晶片(300)，其中所述第一電流流動(621)正交于所述第二電流流動(622)。16.根據(jù)權利要求11的方法，其中形成所述第一類型器件(620)包括形成具有第一電流流動(621)和第二電流流動(622)的所述第一類型器件(620)，其中所述第一電流流動(621)的第一載流子遷移率等于所述第二電流流動(622)的第二載流子遷移率。17.—種形成集成電路的方法，包括以下步驟將具有第一晶體取向的第一晶片(304)附著到具有第二晶體取向的第二晶片(300)使所述第一晶體取向不平行或垂直于所述第二晶體取向；在所述第一晶片(304)內(nèi)刻蝕開口(307);通過所述開口(307)生長所述第二晶片(300)以在所述第一晶片(304)內(nèi)構建第二晶片區(qū)域；在所述笫一晶片(304)上形成所述第一類型器件(620);以及在所述第二晶片區(qū)域上形成第二類型器件(630)，其中附著所述第一晶片(304)包括以使所述笫一類型器件(620)包括第一電流流動(621)和第二電流流動(622)的角度將所述第一晶片(304)附著到所述第二晶片(300)，其中所述第一電流流動(621)正交于所述笫二電流流動(622)。18.根據(jù)權利要求17的方法，其中形成所述第一類型器件(620)和形成所述第二類型器件(630)包括形成p型場效應晶體管和n型場效應晶體管。19.根據(jù)權利要求17的方法，其中形成所述第二類型器件(630)包括形成平行或垂直于所述第一類型器件(620)的所述第二類型器件(630)。20.根據(jù)權利要求17的方法，其中形成所述笫一類型器件(620)包括形成具有第一電流流動(621)和第二電流流動(622)的所述第一類型器件(620)，其中所述第一電流流動(621)的第一載流子遷移率等于所述第二電流流動(622)的第二載流子遷移率。全文摘要本發(fā)明的實施例的一種集成電路包括混合取向襯底(600)，其包括具有第一晶體取向的第一區(qū)域和具有第二晶體取向的第二區(qū)域。所述第一區(qū)域的所述第一晶體取向不平行或垂直于所述第二區(qū)域的所述第二晶體取向。所述集成電路還包括在所述第一區(qū)域上的第一類型器件(620)和在所述第二區(qū)域上的第二類型器件(630)，其中所述第一類型器件(620)平行或垂直于所述第二類型器件(630)，并且所述第一類型器件(620)包括彼此正交的第一電流流動(621)和第二電流流動(622)，其中所述第一電流流動(621)和第二電流流動(622)的載流子遷移率彼此相等。具體而言，所述第一類型器件包括p型場效應晶體管(PFET)以及所述第二類型器件包括n型場效應晶體管(NFET)。文檔編號H01L29/04GK101385144SQ200780005924公開日2009年3月11日申請日期2007年3月5日優(yōu)先權日2006年3月6日發(fā)明者D·奇丹巴爾拉奧申請人:國際商業(yè)機器公司