專利名稱：具有增加的閾值穩(wěn)定性而沒有驅(qū)動電流降級的晶體管器件的制作方法
技術(shù)領(lǐng)域：
一般而言，本發(fā)明系關(guān)于集成電路之形成，且尤有關(guān)于包括通過
環(huán)狀區(qū)域(halo region)形成之增強(qiáng)摻雜分布(enhanced dopant profile)之
半導(dǎo)體區(qū)域的形成。
背景技術(shù)：
集成電路之制造需要根據(jù)特定之電路布局于給定之芯片面積上形 成大量的電路組件。就此目的而言，具有或不具有額外的摻雜材料之 實質(zhì)上結(jié)晶(crystalline)的半導(dǎo)體區(qū)域系定義于特定之基板位置以作用 為"主動(active)"區(qū)域，也就是說，至少暫時地作用為導(dǎo)電區(qū)域。 一般 而言，目前實行有復(fù)數(shù)種工藝技術(shù)，其中就復(fù)雜電路而言(例如微處理 器、儲存芯片等等)，因為鑒于操作速度及/或電力消耗及/或成本效益 的優(yōu)異特性，MOS技術(shù)系目前最有可為之其中一種方法。在利用例如 MOS技術(shù)制造復(fù)雜的集成電路期間，數(shù)百萬個晶體管(例如N溝道的 晶體管及/或P溝道的晶體管)系形成于包括結(jié)晶半導(dǎo)體層之基板上。晶 體管(不論其為N溝道晶體管或P溝道晶體管或任何其它考慮到的晶體 管架構(gòu))包含重濃度摻雜區(qū)域(highly doped region)(例如漏極與源極區(qū) 域)之接口所形成之所謂的PN結(jié)(PNjunction),鄰接于該重濃度摻雜區(qū) 域設(shè)有輕濃度摻雜(slightly d(5ped)或無摻雜區(qū)域(例如溝道區(qū)域)。
在場效晶體管之情況中，溝道區(qū)域之導(dǎo)電率(conductivity)(亦即導(dǎo) 電溝道之驅(qū)動電流能力)系由柵極電極所控制，該柵極電極為鄰接于該 溝道區(qū)域而形成并通過薄絕緣層與該溝道區(qū)域分隔。于形成導(dǎo)電溝道 后，由于對柵極電極施加適當(dāng)?shù)目刂齐妷海摐系绤^(qū)域之導(dǎo)電率系視 慘雜濃度、電荷載子之移動率、以及(對該溝道區(qū)域在晶體管寬度方向 上的特定延伸而言)源極與漏極區(qū)域間之距離(亦稱為溝道長度)而定。 因此，于施加控制電壓至柵極電極后，結(jié)合于絕緣層下方快速產(chǎn)生導(dǎo)電溝道的能力，溝道區(qū)域之導(dǎo)電率實質(zhì)上會影響MOS晶體管的效能。 因此，當(dāng)產(chǎn)生溝道之速度(視柵極電極之導(dǎo)電率而定)和該溝道之電阻系
數(shù)(resistivity)實質(zhì)上確定了晶體管的特性時，溝道長度的尺寸縮放 (scaling)(以及與其相關(guān)聯(lián)的溝道電阻系數(shù)的降低與柵極電阻系數(shù)的增 加)使該溝道長度成為主要的設(shè)計標(biāo)準(zhǔn)用來實現(xiàn)集成電路之操作速度的 增加。
然而，晶體管尺寸的持續(xù)縮減承受著復(fù)數(shù)個與其相關(guān)聯(lián)而必須解 決的問題，使得不會過度地抵銷通過穩(wěn)定地減小晶體管尺寸所獲得的 優(yōu)點。在此方面的 一 個主要問題系增強(qiáng)光微影(enhanced photolithography)之顯影(devel叩ment)與蝕刻策略，用以為新器件世代 可靠且可再生地產(chǎn)生關(guān)鍵尺寸(critical dimension)之電路組件(例如晶體 管的柵極電極)。而且，在垂直方向以及側(cè)向(lateral)方向上，漏極與源 極區(qū)域需要高度精密的摻雜分布以提供結(jié)合所希望的溝道可控性之低 的薄片(sheet)和接觸電阻系數(shù)。
然而，柵極長度之縮減系與個別溝道之降低的可控性相關(guān)聯(lián)，因 而需要明顯的側(cè)向摻雜分布及摻雜梯度(dopant gradient)(至少在PN結(jié) 之鄰近處)。因此，所謂的環(huán)狀區(qū)域通常由離子植入(ion implantation) 所形成，用以引入導(dǎo)電率類型為對應(yīng)于剩余的溝道及半導(dǎo)體區(qū)域之導(dǎo) 電率類型的慘雜種類，以利于在形成個別延伸及深漏極與源極區(qū)域后 "增強(qiáng)"所產(chǎn)生之PN結(jié)。在此方式中，晶體管之臨限電壓(代表在溝 道區(qū)域中形成導(dǎo)電溝道的電壓)明顯地確定了溝道之可控性，其中對于 縮減的柵極長度可觀察該臨限電壓之明顯變化。因此，通過提供適當(dāng) 的環(huán)狀植入?yún)^(qū)域，可以增強(qiáng)溝道之可控性，因而也縮小了臨限電壓之 變化(亦稱為臨限下降(threshold roll off))，并且也縮小了柵極長度變化 之晶體管效能的明顯變化。然而，因為柵極長度的持續(xù)縮減，通過環(huán) 狀植入對臨限變化的有效補(bǔ)償可產(chǎn)生明顯程度的個別延伸區(qū)域的反向 慘雜(counter-doping)，尤其在非常淺并需要高度摻雜環(huán)狀植入時，其可 更有效地縮減相較于較深之環(huán)狀植入的臨限變化，可對其提供減少的 摻雜濃度尚且提供較不有效的補(bǔ)償機(jī)制。結(jié)果，通過縮小柵極絕緣層 之厚度而可增強(qiáng)溝道可控性，然而，其也許受到增加的靜態(tài)漏電流 (static leakage current)及廣為接受的絕緣材料(例如二氧化硅)之物理限制情況所限制。
參照圖la至圖lc，將更詳細(xì)敘述牽涉習(xí)知之晶體管器件之形成的 問題。圖la以剖面圖示意地說明可接收淺環(huán)狀植入的第一晶體管組件 100S，以及用于接收適度深之植入的第二晶體管組件100D。第一與第 二晶體管100S、 100D可包含形成于溝道區(qū)域103之上之個別的柵極電 極104，該溝道區(qū)域103設(shè)置于半導(dǎo)體材料102(例如硅層)中，而該半 導(dǎo)體材料102依序形成于基板101之上。柵極電極104(可已于其側(cè)壁 上形成有間隔件組件(spacer element) 107)通過柵極絕緣層105而與溝道 區(qū)域103分隔。關(guān)于目前為止所敘述之組件，可假設(shè)晶體管IOOS、 100D 可具有實質(zhì)上相同之配置。此外，晶體管100S可受到離子植入工藝 108S用于在半導(dǎo)體層102中形成可被視為淺環(huán)狀區(qū)域之個別的環(huán)狀區(qū) 域106S，該等淺環(huán)狀區(qū)域在器件100S之操作期間于增強(qiáng)溝道形成于溝 道區(qū)域103中之可控性可以是高效率的。因此，系以適當(dāng)?shù)墓に噮?shù)(例 如植入劑量、能量、以及(如圖標(biāo))相對于實質(zhì)上垂直于層102之方向之 傾斜角度)執(zhí)行植入工藝108S，以利于在由柵極電極104與間隔件107 所定義之結(jié)構(gòu)下方獲得延伸至某種程度的植入?yún)^(qū)域106S，其中該間隔 件107作用為植入掩膜(implantation mask)。然而，應(yīng)注意的是，需要 適度高的植入劑量以及因此在淺區(qū)域106S中之摻雜濃度，以提供有效 的補(bǔ)償機(jī)制用于減小短溝道效應(yīng)(short channel effect)(例如減小的臨限 下降)，用以獲得增強(qiáng)的溝道可控性。另一方面，第二晶體管IOOD受 到被指定以提供較低之摻雜濃度的環(huán)狀植入108D，因而需要明顯較大 的深度以利于提供相對于臨限變化適度高的補(bǔ)償效果。應(yīng)了解的是， 柵極絕緣層105之厚度可典型地從1至3奈米(nm)的范圍并且可基于 常用材料(例如二氧化硅、氮化硅(siliconnitride)等等)而不明顯地縮小。 基于已建立完備之技術(shù)可形成晶體管100S、 IOOD，該等技術(shù)包括用于 該等晶體管兩者除了環(huán)狀植入108S、 108D外之實質(zhì)上相同之技術(shù)。
圖lb示意地顯示在最終制造階段的晶體管IOOS、 IOOD。晶體管 IOOS、 IOOD兩者可包含適當(dāng)?shù)膫?cè)壁間隔件結(jié)構(gòu)111，該側(cè)壁間隔件結(jié) 構(gòu)111可包含復(fù)數(shù)個個別的間隔件組件及適當(dāng)?shù)囊r里(liner)材料，視工 藝及器件需求而定。此外，連接至個別之延伸區(qū)域109的漏極和源極 區(qū)域110可形成于鄰接于溝道區(qū)域103之半導(dǎo)體層102內(nèi)，其中該等延伸區(qū)域109相對于環(huán)狀區(qū)域106S或106D可形成PN結(jié)，如前所說 明者。此外，金屬硅化物(silicide)區(qū)域112可形成于漏極和源極區(qū)域110 以與門極電極104內(nèi)，以降低用于連接至該柵極電極104以及該漏極 和源極區(qū)域110的串聯(lián)電阻。
典型地，可通過執(zhí)行用于形成延伸區(qū)域109之適當(dāng)之植入工藝而 形成晶體管100S、 100D，可能通過設(shè)置適當(dāng)?shù)拈g隔件組件(未圖標(biāo))或 以間隔件107為基礎(chǔ)，視工藝及器件需求而定。之后，可基于廣為接 受之技術(shù)形成間隔件結(jié)構(gòu)111，該等技術(shù)包括適當(dāng)材料(例如氮化硅)之 沉積以及后續(xù)之非等向性(anisotr叩ic)蝕刻工藝。之后，可執(zhí)行進(jìn)一步 的植入工藝以引入摻雜材料用于形成深漏極和源極區(qū)域110。應(yīng)注意的 是，在形成延伸區(qū)域109以及漏極和源極區(qū)域110之前，可也已執(zhí)行 或間歇地已執(zhí)行其它的植入工藝以及用于活化(activate)個別摻雜材料 之任何中間退火工藝(intermediate anneal process)。在完成個別的植入及 退火工藝后，因而形成在延伸區(qū)域109與環(huán)狀區(qū)域106S或106D之間 之PN結(jié)，可基于任何適當(dāng)之工藝技術(shù)(例如牽涉任何適當(dāng)?shù)哪突鸾饘?(refractory metal)(例如鈷(cobalt)、鈦(titanium)、鎳(nickel)、鉬(platinum) 或其組合物)之沉積)形成金屬硅化物區(qū)域112 ，并以后續(xù)之熱處理用 于形成個別的金屬硅化物。
圖lc示意地說明相對于臨限電壓之變化具有對其他情況有相同配 置之柵極長度(亦即，在圖la及圖lb中柵極電極104之水平尺寸)之晶 體管IOOS、 100D的特性，其中(如前所述)淺環(huán)狀植入?yún)^(qū)域(例如區(qū)域 106S)可對減少之柵極長度提供縮小的臨限電壓變化，如圖lc中曲線A 所指示者。另一方面，對其他情況有相同之晶體管配置而言，適度深 的環(huán)狀植入?yún)^(qū)域(例如區(qū)域106D)可產(chǎn)生顯著的臨限下降，因而使得此 種類型的晶體管較不適合用于精密的應(yīng)用。雖然鑒于其關(guān)于臨限下降 之特性對晶體管100S可以是有利的，然而，在區(qū)域106S中之適度高 的摻雜濃度對該晶體管100S之整體串聯(lián)電阻具有顯著的影響，因而明 顯地降低其電流驅(qū)動能力。也就是說，由于在環(huán)狀植入?yún)^(qū)域106S中之 適度高的摻雜濃度，在延伸區(qū)域109中提供了高度的反向摻雜，因而 降低該延伸區(qū)域109的導(dǎo)電率。因此，金屬硅化物112與溝道區(qū)域103 之間的部分109A可已具有相較于晶體管100D之個別區(qū)域109A之增加之電阻，其中該晶體管100D于個別的環(huán)狀區(qū)域106D中具有明顯較 低的摻雜濃度。結(jié)果，用于先進(jìn)應(yīng)用之典型晶體管配置可代表增強(qiáng)之 臨限下降特性對于驅(qū)動電流能力之間的折衷方案。
鑒于上述之情況，存在有用于形成晶體管組件之增進(jìn)技術(shù)，同時 避免上述之一個或多個問題或至少減輕其效果的需要。
發(fā)明內(nèi)容
以下提出本發(fā)明之簡化概要以提供本發(fā)明之某些態(tài)樣的基本了 解。此概要并非本發(fā)明之詳盡概觀。其非意欲識別本發(fā)明之關(guān)鍵或重 要的組件或意欲描述本發(fā)明之范疇。其唯一 目的在于以簡化形式提出 某些概念作為稍后將討論之更詳細(xì)之?dāng)⑹龅那把浴?br>
一般而言，本發(fā)明系針對一種能夠制造具有關(guān)于縮小之臨限變化 之增進(jìn)特性而同時提供高驅(qū)動電流能力的晶體管組件的技術(shù)。就此目 的而言，環(huán)狀區(qū)域系鄰接于個別溝道區(qū)域而局部地形成，以明顯地降 低或?qū)嵸|(zhì)上完全避免個別的漏極和源極延伸區(qū)域的反向摻雜 (counter-doping)。以此方式，可實質(zhì)上形成具有所需之高摻雜濃度之淺 環(huán)狀區(qū)域，而不會負(fù)面地影響個別之PN結(jié)與金屬硅化物之間的串聯(lián)電 阻。此外，在本發(fā)明之某些態(tài)樣中，環(huán)狀區(qū)域之局部形成可結(jié)合提供 應(yīng)變(strained)半導(dǎo)體材料于漏極和源極區(qū)域中，因而能夠于溝道區(qū)域中 產(chǎn)生個別之應(yīng)變，其遂導(dǎo)致明顯增進(jìn)之晶體管效能。
根據(jù)本發(fā)明之一個例示實施例， 一種方法包含下列步驟形成鄰 接于場效晶體管的溝道區(qū)域的摻雜區(qū)域，其中該摻雜區(qū)域包含第一導(dǎo) 電率類型的第一摻雜種類。此外，該摻雜區(qū)域的部分系被半導(dǎo)體材料 所取代，而不同于該第一導(dǎo)電率類型的第二導(dǎo)電率類型的第二摻雜種 類系引入至該半導(dǎo)體材料中，以與鄰接于該溝道區(qū)域之該第一摻雜種 類一起形成PN結(jié)。
根據(jù)本發(fā)明之另一例示實施例， 一種方法包含下列步驟在結(jié)晶 半導(dǎo)體區(qū)域中形成凹陷，以在該結(jié)晶半導(dǎo)體區(qū)域之上所形成的蝕刻掩 膜之下延伸。再者，在該蝕刻掩膜之下延伸之摻雜區(qū)域系基于該凹陷 而形成，其中該摻雜區(qū)域包含第一導(dǎo)電率類型的第一摻雜種類。再者， 半導(dǎo)體材料系形成于該凹陷中，其中該半導(dǎo)體材料包含不同于該第一
9導(dǎo)電率類型的第二導(dǎo)電率類型的第二摻雜種類，且其中該第一與第二 摻雜種類形成PN結(jié)。
根據(jù)本發(fā)明之又一例示實施例， 一種半導(dǎo)體器件包含柵極電極 結(jié)構(gòu)，形成于溝道區(qū)域之上；以及漏極區(qū)域和源極區(qū)域，鄰接于該溝 道區(qū)域而形成，藉之以形成PN結(jié)，其中該漏極和源極區(qū)域相較于該 PN結(jié)處的反向摻雜濃度，具有減少的反向摻雜濃度的低電阻區(qū)域。此 外，該半導(dǎo)體器件包含形成于該漏極和源極區(qū)域中的金屬硅化物區(qū)域， 其中該金屬硅化物區(qū)域連接至該低電阻區(qū)域。
通過參照以上敘述結(jié)合隨附圖式可了解本發(fā)明，其中相似之組件 符號識別相似之組件，且其中.-
圖la至圖lb根據(jù)習(xí)知工藝策略，示意地顯示半導(dǎo)體器件之剖面
圖，該半導(dǎo)體器件包含在各種制造階段具有淺環(huán)狀區(qū)域與深環(huán)狀區(qū)域
之晶體管組件；
圖lc示意地說明對具有淺環(huán)狀區(qū)域與深環(huán)狀區(qū)域之晶體管器件而 言，臨限電壓關(guān)于柵極長度之特性；
圖2a至圖2d根據(jù)本發(fā)明之例示實施例，示意地顯示在用于形成 具有漏極和源極區(qū)域之減少的反向摻雜的淺環(huán)狀區(qū)域的各種制造階段 期間晶體管組件之剖面圖3a至圖3c根據(jù)本發(fā)明之其它實施例，示意地顯示在基于外延 生長工藝形成局部環(huán)狀區(qū)域期間晶體管組件之剖面圖；以及
圖4a至圖4c根據(jù)本發(fā)明之其它實施例，示意地顯示在基于擴(kuò)散 工藝局部形成淺環(huán)狀區(qū)域期間晶體管組件之剖面圖。
雖然本發(fā)明容許各種修改及替代形式，但已經(jīng)由附圖中之范例顯 示并在此詳細(xì)描述其特定實施例。然而，應(yīng)了解的是，在此描述之特 定實施例并非意欲限制本發(fā)明至所揭示之特定形式，相反地，本發(fā)明 系意欲涵蓋所有落于附加之申請專利范圍所定義之本發(fā)明之精神與范 疇內(nèi)的修改、等效物和替代物。
具體實施方式
以下敘述本發(fā)明之例示實施例。為求清楚，在此說明書中并未描 述實際實作的所有特征。當(dāng)然，將了解到在任何此種實際實施例的開 發(fā)中，必須作出許多實作特定的決定以達(dá)成開發(fā)者的特定目標(biāo)(例如符 合系統(tǒng)相關(guān)或商業(yè)相關(guān)的限制)，這些決定將依實作而變化。此外，將 了解到，此種開發(fā)效果可能是復(fù)雜且費時的，不過這對藉助于此揭露 之該技術(shù)領(lǐng)域中具有通常知識者而言是例行工作。
現(xiàn)將參照附圖來敘述本發(fā)明。附圖中示意地說明之各種結(jié)構(gòu)、系 統(tǒng)和器件僅用于解釋目的，俾使不以熟習(xí)該技術(shù)領(lǐng)域者所熟知之細(xì)節(jié) 模糊本發(fā)明。不過，仍包括附圖以敘述及解釋本發(fā)明之例示范例。在 此所使用之字詞和詞組應(yīng)被理解并解釋成具有符合熟習(xí)該相關(guān)技術(shù)者 所理解之該字詞和詞組的意義。在此前后一致使用之術(shù)語和詞組并非 意欲暗示該術(shù)語和詞組的特殊定義(亦即，不同于熟習(xí)該技術(shù)領(lǐng)域者所 理解之通常及習(xí)慣之意義的定義)。就意欲具有特殊意義之術(shù)語或詞組 的范圍而言(亦即不同于熟習(xí)該技術(shù)領(lǐng)域者所理解之意義)，此種特殊定 義將在說明書中以定義方式明確地提出而直接或明確地提供用于該術(shù) 語或詞組的特殊定義。
一般而言，本發(fā)明涉及用于形成環(huán)狀區(qū)域的技術(shù)，該等環(huán)狀區(qū)域 具有高摻雜濃度并位于靠近溝道區(qū)域處，以獲得關(guān)于具有柵極長度之 縮小臨限變化的增進(jìn)特性。就此目的而言，在某些例示實施例中，可 選擇性地移除環(huán)狀區(qū)域之材料并以可依照器件需求摻雜之半導(dǎo)體材料 取代，其中對個別之延伸和漏極和源極區(qū)域產(chǎn)生實質(zhì)上較低程度的反 向摻雜。在某些實施例中，可以應(yīng)變半導(dǎo)體材料之形式提供對應(yīng)之半 導(dǎo)體材料，然后該應(yīng)變半導(dǎo)體材料在鄰接的溝道區(qū)域中引發(fā)個別的應(yīng) 變，因而更進(jìn)一步增進(jìn)個別晶體管組件之效能。在其它例示實施例中，
可基于外延生長技術(shù)及/或擴(kuò)散工藝以高度局部方式(highly local fashion)形成環(huán)狀區(qū)域，因而實質(zhì)上避免植入引發(fā)的晶體損害 (implantation-induced crystal damage),否則當(dāng)通過離子植入技術(shù)引入用 于該環(huán)狀區(qū)域之摻雜種類時可產(chǎn)生該晶體損害。
參照圖2a至2d、圖3a至3c、和圖4a至4c，現(xiàn)將更詳細(xì)敘述本 發(fā)明之進(jìn)一步的例示實施例。圖2a示意地說明半導(dǎo)體器件200之剖面 圖，在例示實施例中，該半導(dǎo)體器件200可代表特定導(dǎo)電率類型的場效晶體管，例如P溝道晶體管或N溝道晶體管。器件200可包含基板201，該基板201可代表形成結(jié)晶半導(dǎo)體層202于其上之任何適當(dāng)之基 板。例如，基板201可代表基體(bulk)半導(dǎo)體基板，例如硅基板、絕緣 層上覆硅(silicon-on-insulator, SOI)基板或任何其它適當(dāng)?shù)某休d材料。在 某些例示實施例中，半導(dǎo)體層202可代表硅基(silicon-based)層(亦即具 有鉆石結(jié)構(gòu)(diamond structure)并包括一定含量之硅的結(jié)晶層)，例如大 約50個原子百分比或更多的硅。在其它實施例中，半導(dǎo)體層202可代 表任何其它適當(dāng)?shù)陌雽?dǎo)體材料，例如硅/鍺以及之類。于半導(dǎo)體層202 之上可形成掩膜特征(mask feature)215，藉此覆蓋溝道區(qū)域203。在某 些例示實施例中，掩膜特征215可包含柵極電極204，該柵極電極204 可形成于柵極絕緣層205上，其中該柵極電極204根據(jù)工藝及器件需 求可包含多晶硅(polysilicon)或任何其它適當(dāng)?shù)牟牧稀４送?，在包含?極電極204時，掩膜特征215可包含覆蓋層(capping layer)213和側(cè)壁間 隔件207。在某些例示實施例中，襯里214(例如以二氧化硅以及之類之 形式)可形成于間隔件207與柵極電極204之間并可亦覆蓋半導(dǎo)體層 202之水平部分。應(yīng)了解的是，掩膜特征215可亦代表用于在后續(xù)制造 階段中將要形成柵極電極之預(yù)留位置(placeholder)，其中，在此情況中， 特征215可實質(zhì)上由單一材料制成，該單一材料具有適當(dāng)尺寸用于將 要形成之柵極電極，且該尺寸作為用于后續(xù)工藝(例如用于形成摻雜區(qū) 域206之離子植入，該摻雜區(qū)域206包括第一導(dǎo)電率類型的摻雜種類， 其適合用于形成漏極和源極區(qū)域以及將形成之延伸區(qū)域之間的PN結(jié)) 之掩膜。以下，摻雜區(qū)域206可亦稱為環(huán)狀區(qū)域，其中該區(qū)域206可 具有適當(dāng)形狀用于提供關(guān)于臨限變化之期望的特性，如上所討論者。用于形成如圖2a中所示之半導(dǎo)體器件200之典型工藝流程可包含 下列工藝。在提供基板201或形成基板201后(例如該基板201代表SOI 基板時)，可形成半導(dǎo)體層202(例如通過外延生長技術(shù))。在外延生長期 間或之后，通過例如離子植入可產(chǎn)生適當(dāng)?shù)拇怪睋诫s分布，其中，為 求方便，不圖標(biāo)任何此種摻雜分布。之后，當(dāng)假設(shè)掩膜特征215包含 柵極電極204時，在通過沉積適當(dāng)?shù)臇艠O電極材料后，可形成柵極絕 緣材料(例如通過沉積及/或氧化作用)。此外，在此情況中，適當(dāng)?shù)母?蓋材料(例如氮化硅)可形成于柵極電極材料上，而這些層可基于精密的微影和蝕刻技術(shù)而被圖案化，以利于獲得被覆蓋層213所覆蓋的柵極電極204。之后，可移除柵極絕緣層之暴露部分以形成如圖2a中所示 之柵極絕緣層205。接著，可形成襯里214，例如通過氧化器件200以 獲得用于該襯里214之期望的厚度。隨后，可沉積適當(dāng)?shù)拈g隔件材料(例 如以氮化硅之形式)，其中鑒于間隔件207之期望寬度可選擇間隔件層 的厚度，然后通過非等向性蝕刻工藝形成該間隔件層。之后，可基于 適當(dāng)?shù)墓に噮?shù)(亦即，可基于設(shè)計規(guī)則選擇劑量、能量和傾斜角度， 其中可修改該設(shè)計規(guī)則用于獲得關(guān)于臨限變化之期望的特性)執(zhí)行離子 植入工藝208。也就是說，就相對于器件IOOS在其它方面具有相同設(shè) 計標(biāo)準(zhǔn)的器件200而言，在該器件200期望如圖lc中品質(zhì)上所例示之 特性時，可選擇相同的植入?yún)?shù)。因此，可設(shè)計工藝208用于獲得具 有高效率之環(huán)狀區(qū)域206用于縮小臨限下降，與習(xí)知策略相反的是， 其中鑒于較不降低之電流驅(qū)動能力，典型地提供在該區(qū)域206中之減 少之掾雜濃度作為折衷方案。圖2b示意地說明在進(jìn)階的制造階段之器件200，其中凹陷216系 鄰接溝道區(qū)域203而形成，俾使摻雜區(qū)域206之一部分被移除。就此 目的而言，器件200受到非等向性蝕刻工藝217，其中掩膜特征215(可 代表被密封的柵極電極204)可具有相對于層202之材料之高選擇性。 例如，可使用已建立完備之對硅和氮化硅有高選擇性的蝕刻工藝。在 蝕刻工藝217期間，區(qū)域206之暴露部分的材料可被移除至一深度， 第一摻雜種類在該深度處會有顯著減少之濃度。應(yīng)了解的是，由于工 藝208之本性，區(qū)域206之界線可不代表摻雜濃度明顯的轉(zhuǎn)變，但可 為其或多或少逐漸的轉(zhuǎn)變。亦應(yīng)了解的是，層202之剩余材料可將第 一導(dǎo)電率類型的摻雜種類并入于其中。然而，至少摻雜區(qū)域206之一 部分(具有在溝道區(qū)域203附近所需要之高摻雜濃度用于縮小臨限變化) 可通過蝕刻工藝217而被移除，因而留下具有結(jié)合仍將形成之個別延 伸區(qū)域之環(huán)狀區(qū)域所需要之特性的部分206A。圖2c示意地說明在更進(jìn)階的制造階段之器件200。器件200可包 含半導(dǎo)體材料218，該半導(dǎo)體材料218在某些例示實施例中可代表如用 于層202之實質(zhì)上相同的材料，例如硅。在其它的例示實施例中，半 導(dǎo)體材料218可包含應(yīng)變半導(dǎo)體材料，其中，在某些實施例中，可包括壓縮應(yīng)變(compressive strain)(如箭頭219C所指)的材料，而在其它實 施例中可提供拉應(yīng)變(tensile stmin)(如箭頭219T所指)。此外，不論是 否提供半導(dǎo)體材料218作為應(yīng)變或無應(yīng)變材料，在某些實施例中，可 包括摻雜之期望類型于該材料218中，例如不同于在摻雜區(qū)域206A中 之摻雜之導(dǎo)電率類型的第二導(dǎo)電率類型的摻雜種類，而在其它實施例 中，可形成該材料218作為實質(zhì)上未摻雜的半導(dǎo)體材料。
半導(dǎo)體材料218可通過已建立完備之選擇性外延生長技術(shù)而形成， 其中該材料218系選擇性地沉積于化學(xué)氣相沉積環(huán)境中，以利于黏附 凹陷216內(nèi)之暴露的結(jié)晶部分，同時實質(zhì)上不會黏附其它材料，例如 在覆蓋層213和間隔件207中所提供之氮化硅或任何其它適當(dāng)?shù)慕殡?材料。如上所解釋，在選擇性外延生長期間，可將前驅(qū)物(precursor)材 料引入沉積環(huán)境中以獲得該材料218中之摻雜濃度的期望程度，其中 在沉積工藝期間的任何適當(dāng)時間點可開始添加個別的摻雜材料。此外， 例如在分別使用硅/鍺以及硅/碳作為材料218時，通過添加具有相較于 層202(作用為結(jié)晶模板)之材料之不同晶格間距(lattice spacing)的材料， 可獲得所產(chǎn)生材料之期望應(yīng)變(例如壓縮應(yīng)變219C或拉應(yīng)變219T)。此 外，可控制選擇性外延生長工藝以利于在凹陷216中獲得材料218的 期望量，其中可達(dá)成實質(zhì)上平齊的(flush)配置(如圖2c中所示)，同時在 其它實施例中，于該外延生長工藝期間，可產(chǎn)生一定程度的過度生長 (overgrowth)或一定程度的未滿量，視器件需求而定。
圖2d示意地說明在進(jìn)一步的制造階段之半導(dǎo)體器件200。器件200 包含漏極和源極區(qū)域210，可在材料218中以及層202內(nèi)(視器件之設(shè) 計而定)形成該漏極和源極區(qū)域210。再者，個別之延伸區(qū)域209A系形 成于材料218內(nèi)，其中該等延伸區(qū)域209A以及漏極和源極區(qū)域210包 括所需要之第二導(dǎo)電率類型的摻雜種類，俾使該延伸區(qū)域之該部分 209A與環(huán)狀區(qū)域206A形成PN結(jié)209J。結(jié)果，通過提供環(huán)狀區(qū)域206A 己選擇之摻雜濃度與深度，以利于獲得相對于臨限變化之期望的效能， 個別之PN結(jié)209J具有期望之特性，其中在該PN結(jié)209J處的反向摻 雜程度可實質(zhì)上對應(yīng)于器件100S之PN結(jié)處的反向摻雜程度，然而， 與習(xí)知設(shè)計相反的是，由于移除了先前執(zhí)行的蝕刻工藝217中之個別 反向摻雜材料，則在部分209A中的反向摻雜的對應(yīng)程度則明顯較低。結(jié)果，部分209A之所產(chǎn)生之導(dǎo)電率相較于例如于圖lb中所示之器件 100S的部分109A明顯增加。此外，器件200可包含形成于柵極電極 204上之側(cè)壁間隔件結(jié)構(gòu)211、以及位于該柵極電極204中之金屬硅化 物區(qū)域212、以及漏極和源極區(qū)域210。用于形成如圖2d中所示之器件200之典型工藝流程可包含下列工 藝。在形成材料218后，可移除覆蓋層213和間隔件207(例如由氮化 硅組成時，基于熱磷酸來移除)，并且之后如有需要，可形成進(jìn)一步的 間隔件組件(未圖標(biāo))，以通過離子植入來形成延伸區(qū)域209A。在其它 例示實施例中，當(dāng)間隔件217被視為適合用于形成延伸區(qū)域209A時， 可在移除間隔件207之前執(zhí)行個別之植入。之后，可形成間隔件結(jié)構(gòu) 211，其中如前所解釋，如有需要，可執(zhí)行任何中間的間隔組件及植入 工藝，例如非晶化(amorphization)植入、緩沖植入以及之類。再者，視 工藝策略而定，可實行中間的退火工藝以活化摻雜并再結(jié)晶 (re-crystallize)植入引發(fā)的損害?；陂g隔件結(jié)構(gòu)211，可以后續(xù)的退火 制成形成深漏極和源極區(qū)域210，且之后可基于任何適當(dāng)之工藝技術(shù)形 成金屬硅化物區(qū)域212，例如參照器件100S、 IOOD所敘述者。結(jié)果，半導(dǎo)體器件200可具有關(guān)于臨限下降之增進(jìn)之效能，同時 由于延伸區(qū)域209A中所含的反向摻雜(counter-dopant)的減少濃度，額 外地提供PN結(jié)209J與金屬硅化物區(qū)域212之間的低串聯(lián)電阻。此外， 視是否可提供材料218作為應(yīng)變材料而定，可獲得額外的效能增益， 因為可在溝道區(qū)域203中產(chǎn)生對應(yīng)之應(yīng)變，因而修改個別主要電荷載 子之移動率。例如，若器件200代表N溝道晶體管，則材料218可包 括半導(dǎo)體材料(例如硅/碳)以產(chǎn)生拉應(yīng)變，其中該拉應(yīng)變被傳送至溝道 區(qū)域203中，因而增加電子移動率。在其它情況中，器件200可代表P 溝道晶體管，其中在具有壓縮應(yīng)變之材料218中可包含硅/鍺材料，而 該壓縮應(yīng)變轉(zhuǎn)化為溝道區(qū)域203中之個別的壓縮應(yīng)變，因而增加電洞 移動率并因此增加個別之電流驅(qū)動能力。之后，個別之接觸蝕刻終止 層(未圖標(biāo))可設(shè)置于晶體管200之上，因而提供電位以通過形成該個別 之接觸蝕刻終止層作為高度應(yīng)力層(stressed layer)(包括拉應(yīng)力或壓縮 應(yīng)力)來更進(jìn)一步增進(jìn)溝道區(qū)域203中的應(yīng)變。參照圖3a至3c和圖4a至4c，現(xiàn)將敘述本發(fā)明之進(jìn)一步的例示實15施例，在該等實施例中可實質(zhì)上不需離子植入工藝而形成對應(yīng)之環(huán)狀 區(qū)域，因而縮小植入對進(jìn)一步之器件特性之可能的影響，其中，特別 就包括應(yīng)變半導(dǎo)體材料之晶體管配置而言，個別的策略可有利于減小
晶體缺陷(crystal defect),該晶體缺陷在其它方面可導(dǎo)致某種程度的應(yīng) 變松弛(strain relaxation)。
在圖3a中，系以剖面圖說明在中間的制造階段期間之半導(dǎo)體器件 300，器件300可包含實質(zhì)上與先前相對于器件200所敘述者相同的組 件。因此，器件300可包含基板301、包括溝道區(qū)域303之半導(dǎo)體層 302，在該溝道區(qū)域303之上可形成柵極電極304，該柵極電極304系 通過柵極絕緣層305與該溝道區(qū)域303分隔。此外，可通過覆蓋層303 以及間隔件307以及襯里314來密封柵極電極304。就這些組件而言， 相同標(biāo)準(zhǔn)適用如前所概述關(guān)于器件200之個別組件。因此，省略這些 組件以及用于制造該等組件之工藝的詳述。
再者，在此制造階段中，器件300可包含凹陷316，該凹陷316 系鄰接于密封之柵極電極304而形成。凹陷316可在間隔件307之下 延伸某種程度，也就是說該間隔件307可被底切(undercut)至某種程度， 其中該底切之程度可實質(zhì)上對應(yīng)于增加之摻雜濃度之區(qū)域的期望位 置，以利于形成環(huán)狀區(qū)域。可基于用于選擇性地蝕刻層302之半導(dǎo)體 材料(例如硅)的非等向性蝕刻工藝而形成凹陷316。結(jié)果，對應(yīng)之工藝 可導(dǎo)致個別之蝕刻不足(under-etch)面積，俾使凹陷316可在間隔件307 之下延伸。應(yīng)了解的是，適當(dāng)?shù)牡认蛐晕g刻方法系該技術(shù)領(lǐng)域中已建 立完備。更應(yīng)了解的是，可控制對應(yīng)之等向性蝕刻工藝使得可以獲得 期望程度的蝕刻不足，然后可實質(zhì)上定義環(huán)狀區(qū)域306的形狀，其中 該環(huán)狀區(qū)域306系基于選擇性外延生長工藝319而形成。在某些實施 例中，可在達(dá)成期望程度的蝕刻不足后通過執(zhí)行非等向性蝕刻工藝， 而從間隔件307下之蝕刻不足程度來獨立定義凹陷316之深度(亦即， 在選擇性外延生長工藝319之前的深度)。
之后，可基于任何適當(dāng)之半導(dǎo)體材料執(zhí)行外延生長工藝319，其中 可額外地添加第一導(dǎo)電率類型的摻雜種類至該工藝319之沉積環(huán)境中， 以提供所需要之環(huán)狀摻雜濃度。結(jié)果，可將對應(yīng)之摻雜種類并入至在 工藝319期間所沉積之材料的結(jié)晶結(jié)構(gòu)中，而實質(zhì)上不會產(chǎn)生晶體缺陷。在生長工藝319期間，可控制用于形成區(qū)域306所沉積之材料的 厚度以獲得在溝道區(qū)域303與將形成之延伸區(qū)域之間所期望之厚度或 寬度。在某些例示實施例中，當(dāng)區(qū)域306之水平部分可視為不過度地 影響晶體管300之整體效能時，可持續(xù)外延生長工藝319而不持續(xù)供 應(yīng)第一摻雜種類以生長實質(zhì)上未摻雜的材料，或者，在其它例示實施 例中，形成進(jìn)一步選擇性地?fù)诫s的材料作為含有第二摻雜種類的摻雜 材料，其中該第二摻雜種類具有對應(yīng)于用于形成PN結(jié)所需之類型的第 二導(dǎo)電率類型。在另外其它的例示實施例中，當(dāng)凹陷316已基于結(jié)合 等向性蝕刻工藝及后續(xù)的非等向性蝕刻工藝而形成時(如虛線所指示 者)，因而產(chǎn)生對應(yīng)之凹陷316A，生長工藝319可產(chǎn)生區(qū)域306，該區(qū) 域306之水平界線可由將形成于該凹陷316A中之個別的延伸區(qū)域而被 明顯地抵銷。并且在此情況中，可基于無摻雜材料或基于摻雜材料而 持續(xù)工藝319，視工藝需求而定。例如，可以個別之延伸區(qū)域所需要之 摻雜濃度沉積具有第二摻雜種類的半導(dǎo)體材料，因而產(chǎn)生具有先前沉 積之摻雜材料的部分306A的高度控制之PN結(jié)。應(yīng)了解的是，不論用 于沉積工藝319所使用之方式(regime)為何，能以應(yīng)變材料之形式提供 個別之材料，因而定位對應(yīng)之應(yīng)變材料靠近于溝道區(qū)域303。例如，在 圖3a所示之配置中，部分306A可因此由應(yīng)變材料組成，例如包括所 需程度之摻雜濃度的硅/鍺或硅/碳。在沉積工藝319后，當(dāng)凹陷316A 已填滿適當(dāng)?shù)陌雽?dǎo)體材料時，可如參照圖2d所敘述者繼續(xù)進(jìn)一步的處 理，其中應(yīng)了解的是，當(dāng)在沉積用于環(huán)狀區(qū)域316之材料后提供適當(dāng) 地?fù)诫s之半導(dǎo)體材料時，可能省略用于形成至少個別之延伸區(qū)域的植 入順序。
圖3b根據(jù)進(jìn)一步的例示實施例示意地說明器件300，其中，從如 圖3a所示之配置開始(亦即部分地填滿用于形成環(huán)狀區(qū)域306之凹陷 316)，可執(zhí)行非等向性蝕刻工藝320以移除該區(qū)域306之暴露部分，因 而在留下部分306A時同時移除該區(qū)域306之高度摻雜的材料，其中， 在某些實施例中，也可使用該工藝320用于提供該凹陷316之期望深 度(現(xiàn)指示為316A者)。
圖3c示意地說明在更進(jìn)階的制造階段之器件300，其中凹陷316A 可基于進(jìn)一步選擇性的外延生長工藝而填滿適當(dāng)?shù)陌雽?dǎo)體材料。并且在此情況中，可以無摻雜或摻雜材料之形式提供材料318，其中可選擇 摻雜程度以對應(yīng)于將形成于該材料318內(nèi)之延伸區(qū)域的期望摻雜濃度。 結(jié)果，可省略或可用減少之劑量來形成對應(yīng)之延伸植入，因而顯著地 減小晶體缺陷。又于其它的實施例中，可以應(yīng)變半導(dǎo)體材料之形式來 提供材料318，如前所解釋者。之后，可如參照圖2d所敘述者繼續(xù)進(jìn) 一步的處理。圖4a示意地說明半導(dǎo)體器件400，其可具有實質(zhì)上與器件300相 同的配置，其中系以相同的組件符號來表示組件，除了第一個數(shù)字以 "4"代替"3"之外。因此，器件400可包含凹陷416，該凹陷416 鄰接于密封之柵極電極404而形成，其中，與器件300相反的是，可 以犧牲層(sacrificiallayer)421部分地或完整地填滿該凹陷，其中該犧牲 層421可由任何適當(dāng)材料(例如二氧化硅、氮化硅以及之類)組成。犧牲 層421可代表含有高含量之第一類型的摻雜材料的層，如用于形成環(huán) 狀區(qū)域所需要者?？梢勒杖缦惹皡⒄掌骷?00及器件300所解釋之相 同的工藝策略來形成器件400。也就是說，可基于等向性蝕刻來形成凹 陷416，可能如前所述結(jié)合后續(xù)之非等向性工藝。之后，可基于任何適 當(dāng)之沉積技術(shù)(例如電漿輔助化學(xué)氣相沉積法(plasma enhanced chemical vapor deposition; PECVD))形成犧牲層421 ，其中提供適當(dāng)之摻 雜前驅(qū)物材料以并入期望程度的摻雜材料。在某些例示實施例中，器 件400可能受到非等向性蝕刻工藝422以移除凹陷416內(nèi)之層421的 一部分。在其它例示實施例中，可在后續(xù)階段執(zhí)行非等向性工藝422 并可先實行熱處理，以驅(qū)使摻雜材料進(jìn)入鄰接之半導(dǎo)體層402之材料 中，因而在鄰接于犧牲層421之層402的材料中產(chǎn)生期望的摻雜濃度。 圖4b示意地說明在完成非等向性蝕刻工藝422后之器件400，因 而在用于局部地驅(qū)動摻雜材料進(jìn)入鄰接之半導(dǎo)體材料中的熱處理423 之前，移除犧牲層421之水平部分。如前所解釋者，當(dāng)在蝕刻工藝422 之前可基于無蝕刻(non-etched)層421來執(zhí)行個別之熱處理時，可亦驅(qū) 動對應(yīng)之摻雜材料進(jìn)入層402之水平部分中，然后，如有需要，可通 過類似于該工藝422之后續(xù)非等向性蝕刻工藝來移除該層402。例如， 在對應(yīng)之熱處理后，可基于用于移除層402之材料的選擇性非等向性 蝕刻來移除如圖4a中所示之犧牲層421，因而也移除其不想要之摻雜部分。在其它實施例中，在基于完整的犧牲層421之熱處理后，可執(zhí)行工藝422以提供如圖4b所示之器件，然后接著基于個別的蝕刻化學(xué) 可將該犧牲層421蝕刻至層402之材料中，以移除其摻雜部分。圖4c示意地說明在更進(jìn)階的制造階段之器件400，其中，從如圖 4b所示之器件開始，基于選擇性等向性蝕刻工藝來移除犧牲層421之 剩余部分，該犧牲層421己被用來熱驅(qū)動摻雜材料進(jìn)入鄰接于溝道區(qū) 域403之半導(dǎo)體材料中。因此，形成摻雜區(qū)域406A，其可具有所需之 第一導(dǎo)電類型的摻雜種類的摻雜濃度，以利于作用為適當(dāng)?shù)沫h(huán)狀區(qū)域。 之后，可通過執(zhí)行選擇性外延生長工藝(如前所述)而繼續(xù)進(jìn)一步的處 理，用如前所述之適當(dāng)?shù)陌雽?dǎo)體材料(摻雜或無摻雜、應(yīng)變或無應(yīng)變) 填滿凹陷416。因此，在此情況中，可以高度局部化的方式形成具有減 小之缺陷程度的環(huán)狀區(qū)域406A，因而更加增進(jìn)器件400之效能。因此，本發(fā)明提供用于以高度局部化方式形成淺環(huán)狀區(qū)域的技術(shù) 以提供明顯地縮小臨限電壓變化之電位，同時提供實質(zhì)上無降級或甚 至增強(qiáng)之電流驅(qū)動能力。就此目的而言，環(huán)狀區(qū)域之一部分可被移除 或可不形成于對應(yīng)于延伸區(qū)域之面積中，因而明顯地減小在該對應(yīng)之 延伸區(qū)域中的反向摻雜程度，其中，在某些例示實施例中，甚至可達(dá) 到實質(zhì)上完全移除反向摻雜。就此目的而言，在環(huán)狀植入之后可使漏 極和源極區(qū)域凹陷并且可隨后填滿半導(dǎo)體材料，該半導(dǎo)體材料可以應(yīng) 變或無應(yīng)變材料之形式提供，其中亦可完成特定程度之摻雜。在其它實施例中，可基于具有后續(xù)外延生長工藝或熱驅(qū)動擴(kuò)散 (thermally driven diffusion)工藝之等向性蝕刻工藝來建立環(huán)狀區(qū)域之形 狀和位置。在這些情況中，可達(dá)成明顯減小之晶體缺陷率。因此，由 于在漏極和源極延伸區(qū)域中明顯減小的反向摻雜所導(dǎo)致之減小的串聯(lián) 電阻以及增加的電荷載子移動率，結(jié)合在漏極和源極區(qū)域中之應(yīng)變半 導(dǎo)體材料，達(dá)成高驅(qū)動電流能力，其中，在某些實施例中，可亦定位 應(yīng)變材料靠近于溝道區(qū)域，該應(yīng)變材料可進(jìn)一步增強(qiáng)應(yīng)變引發(fā)機(jī)制。以上所揭示之特定實施例僅作例示用，因為對于熟習(xí)該技術(shù)領(lǐng)域 者而言，藉助于此處之教示而能以不同但等效之方式修改及實施本發(fā) 明是顯而易見的。例如，以上所提出之工藝步驟可以不同順序執(zhí)行。 再者，在此所示之架構(gòu)或設(shè)計細(xì)節(jié)并非意欲限制，除了以下附加之申請專利范圍所敘述者以外。因此，很明顯的是，可在本發(fā)明之精神與 范疇內(nèi)改變或修改以上所揭示之特定實施例及所思及之所有此等變 化。因此，本發(fā)明所要求保護(hù)者系如附加之申請專利范圍所提出者。
權(quán)利要求
1、一種方法，包括下列步驟形成鄰接于場效晶體管(200、300、400)的溝道區(qū)域(203、303、403)的摻雜區(qū)域(206A、306A、406A)，該摻雜區(qū)域(206A、306A、406A)包括第一導(dǎo)電率類型的第一摻雜種類；以半導(dǎo)體材料(218、318)替代該摻雜區(qū)域(206A、306A、406A)的部分；以及將不同于該第一導(dǎo)電率類型的第二導(dǎo)電率類型的第二摻雜種類引入至該半導(dǎo)體材料(218、318)中，從而與鄰接于該溝道區(qū)域(203、303、403)的該第一摻雜種類一起形成PN結(jié)。
2、 如權(quán)利要求l所述的方法，其中，形成該摻雜區(qū)域(206A)包括執(zhí)行 離子注入工藝以及使用掩膜特征(215)覆蓋該溝道區(qū)域(203)。
3、 如權(quán)利要求l所述的方法，其中，替代該摻雜區(qū)域(206A、 306A、 406A)的部分包括形成鄰接于該溝道區(qū)域(203、 303、 403)的凹陷(216、 316A、 416)以及通過外延生長工藝形成該半導(dǎo)體材料(218、 318)。
4、 如權(quán)利要求l所述的方法，其中，形成該摻雜區(qū)域(306A)包括形成 鄰接于該溝道區(qū)域(304)的凹陷(316)以及通過外延生長工藝形成該摻雜 區(qū)域(306A)。
5、 如權(quán)利要求4所述的方法，其中，該凹陷(316)是通過基于覆蓋該溝 道區(qū)域(304)的蝕刻掩膜(315)的蝕刻工藝而形成，且其中，該蝕刻工藝 被控制以提供該蝕刻掩膜(315)的已定義的蝕刻不足。
6、 一種方法，包括下列步驟在結(jié)晶半導(dǎo)體區(qū)域(302、 402)中形成凹陷(316、 416)，以在該結(jié)晶 半導(dǎo)體區(qū)域(302、 402)之上所形成的蝕刻掩膜(315、 400)之下延伸； 形成在該蝕刻掩膜(315、 400)之下延伸的摻雜區(qū)域(306A、 406A)，該摻雜區(qū)域(306A、 406A)包括第一導(dǎo)電率類型的第一摻雜種類；以及 在該凹陷(316、 416)中形成半導(dǎo)體材料(318)，該半導(dǎo)體材料(318)包括不同于該第一導(dǎo)電率類型的第二導(dǎo)電率類型的第二摻雜種類，該 第一與第二摻雜種類形成PN結(jié)。
7、 如權(quán)利要求6所述的方法，其中，該蝕刻掩膜(315、 400)包括場效 晶體管(300、 400)的柵極電極(304、 404)。
8、 如權(quán)利要求6所述的方法，其中，形成該摻雜區(qū)域(306A)包括通過 選擇性外延生長工藝形成摻雜的半導(dǎo)體層(306)。
9、 如權(quán)利要求8所述的方法，其中，該摻雜半導(dǎo)體層(306)的部分是在 形成該半導(dǎo)體材料(318)之前通過非等向性蝕刻工藝而移除的。
10、 如權(quán)利要求6所述的方法，其中，通過在該蝕刻掩膜下的該凹陷(416) 內(nèi)形成包含該第一摻雜種類的摻雜犧牲層(421)、熱處理該摻雜犧牲層 (421)以驅(qū)使該第一摻雜種類的部分進(jìn)入該結(jié)晶半導(dǎo)體區(qū)域(402)中、以 及移除該摻雜犧牲層(421)而形成該摻雜區(qū)域(406A)。
11、 如權(quán)利要求8所述的方法，其中，該半導(dǎo)體材料(318)是通過選擇 性外延生長工藝而形成。
12、 如權(quán)利要求1或6所述的方法，其中，該半導(dǎo)體材料(218、 318) 形成為應(yīng)變的半導(dǎo)體材料。
13、 一種半導(dǎo)體器件(200、 300、 400)，包括 柵極電極結(jié)構(gòu)(215、 315)，形成于溝道區(qū)域(203、 303、 403)之上； 漏極區(qū)域和源極區(qū)域(210)，鄰接于該溝道區(qū)域(203、 303、 403)而形成，從而以形成PN結(jié)(209J)，相較于該PN結(jié)(209J)處的反向摻雜濃 度，該漏極和源極區(qū)域(210)具有減少的反向摻雜濃度的低電阻區(qū)域 (209A);以及金屬硅化物區(qū)域(212)，形成于該漏極和源極區(qū)域(210)中，該金屬硅化物區(qū)域(212)連接至該低電阻區(qū)域(209A)。
14、如權(quán)利要求13所述的半導(dǎo)體器件(200、 300、 400)，其中，該漏極 和源極區(qū)域(210)包括應(yīng)變的半導(dǎo)體材料。
全文摘要
本發(fā)明通過移除環(huán)狀區(qū)域(halo region)(206，306)的部分或通過避免在可基于再生長的半導(dǎo)體材料(218，318)而后續(xù)形成之延伸區(qū)域(209A)內(nèi)形成該環(huán)狀區(qū)域(206，306)，而可顯著地改善臨限下降特性(thresholdroll off behavior)，其中可同時達(dá)成增強(qiáng)的電流驅(qū)動能力。
文檔編號H01L21/336GK101405848SQ200780006908
公開日2009年4月8日 申請日期2007年2月20日 優(yōu)先權(quán)日2006年2月28日
發(fā)明者A·魏, J·亨奇爾, M·霍斯特曼, T·卡姆勒 申請人:先進(jìn)微裝置公司