專利名稱：降低瞬時(shí)電壓抑制器驟回的電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種瞬時(shí)電壓抑制器的電路結(jié)構(gòu)及其制作方法，特別是有關(guān) 一種大量降低驟回的改善的瞬時(shí)電壓抑制器的電路結(jié)構(gòu)及其制作方法。
2.
背景技術(shù)：
由于集成電路通常設(shè)計(jì)用來執(zhí)行高于正常范圍的工作電壓的工作，因此 一般是通過瞬時(shí)電壓抑制器來保護(hù)集成電路，以避免受到因?yàn)楫a(chǎn)生異常過電 壓而施加到集成電路上所導(dǎo)致的損害，然而，例如在靜電放電(electrostatic discharge, ESD)、快速電力暫態(tài)(electrical fast transient, EFT)與閃爍(lightning) 的狀況下， 一非預(yù)期且無法控制的高電壓可能意外地沖擊到電路上，因此， 需要瞬時(shí)電壓抑制器件來提供保護(hù)功能，以避免發(fā)生過電壓時(shí)對(duì)集成電路產(chǎn) 生類似的損害。隨著應(yīng)用了易受到過電壓損害的集成電路的器件數(shù)目逐漸地 增加，因此對(duì)于瞬時(shí)電壓抑制器的需求與依賴也隨之增加。其中瞬時(shí)電壓抑 制器的典型應(yīng)用是通用串行總線式(USB)電源、數(shù)據(jù)線保護(hù)、數(shù)字影像界 面、高速以太網(wǎng)絡(luò)、筆記本電腦、顯示裝置與平面式面板顯示器。
圖Al-l所示為一種典型已商業(yè)化的雙溝道瞬時(shí)電壓抑制器陣列10，其 中有兩組控向二極管(streeing diode)，也就是二極管15-H與15-L以及20-H 與20-L，其分別對(duì)應(yīng)于兩個(gè)輸入輸出端點(diǎn)1/0-1與1/0-2。另外，在高電壓端 點(diǎn)至接地電壓端點(diǎn)之間，也就是自Vcc端點(diǎn)至Gnd端點(diǎn)之間，設(shè)置一具有較 大尺寸的齊納二極管，也就是晶體管30，以提供和雪崩二極管(avalanche diode) 相似的功能。同時(shí)，當(dāng)一正向電壓進(jìn)入到一個(gè)輸入輸出點(diǎn)時(shí)，為高壓側(cè)二極 管15-H與20-H提供一正向偏壓，并且其受到具有較大尺寸的Vcc-Gnd 二極 管(也就是齊納二極管30)的箝制，而控向二極管15-H、 15-L、 20-H、 20-L被 設(shè)計(jì)成具有較小尺寸的晶體管以降低輸入輸出電容，并以此降低高速線中的 插入損失，常見的應(yīng)用為高速以太網(wǎng)。圖1A-2顯示了如圖1A-1所示的瞬時(shí)電壓抑制器數(shù)組10中的介于Vcc與Gnd之間的雙通道的反向電流(IR)和阻隔 電壓的特征圖。圖1A-2中所示的反向電流IR代表通過齊納二極管導(dǎo)通的反 向電流，也就是說，此反向電流介于Vcc與Gnd之間，在此，假設(shè)每一控向 二極管的反向擊穿電壓高于齊納二極管的反向擊穿電壓。不過在高電流的情 況下，當(dāng)Vcc和Gnd之間的電壓等于或是高于控向二極管的反向擊穿電壓的 總和時(shí)，上述的電壓可能同時(shí)流經(jīng)所有雙串聯(lián)的控向二極管路徑。因?yàn)辇R納 二極管中每一單位面積所具有的電阻高于雙極型結(jié)型晶體管(BJT)或硅控 整流器(silicon controlled rectifier, SCR)，且對(duì)于雙極型結(jié)型晶體管來說，因 為其中的控向二極管在反向條件下必須能承受惡劣的條件，因而使得雙極型 結(jié)型晶體管并不適合在高電流的環(huán)境下操作。在同時(shí)兼具有硅控整流器與雙 極型結(jié)型晶體管的情況下，齊納二極管的箝制電壓在較高的電流條件下呈現(xiàn) 出較低的狀態(tài)，也因此控向二極管的路徑將不會(huì)被電性導(dǎo)通，而Vcc-Gnd二 極管30的擊穿電壓與控向二極管15、20的擊穿電壓應(yīng)大于操作電壓(Vrwm)， 以致于可使得這些二極管只在電壓暫態(tài)的時(shí)間內(nèi)開啟。但是Vcc-Gnd箝制二 極管所面臨的問題在于這些典型的二極管在反向阻卻模式下都具有相當(dāng)高的 阻值，需要由較大的面積來降低二極管的阻抗。如圖1A-2中所示，高阻抗 導(dǎo)致高電流下的擊穿電壓增加，然而此現(xiàn)象是并非樂見的，因?yàn)檩^高的擊穿 電壓不但導(dǎo)致上述控向二極管的擊穿，也使得原本用以保護(hù)電路的瞬時(shí)電壓 抑制器反而會(huì)造成對(duì)電路的傷害。被迫通過增加二極管的尺寸來解決上述問 題，卻也同時(shí)導(dǎo)致無法實(shí)現(xiàn)瞬時(shí)電壓抑制電路微小化的目標(biāo)。
而在集成電路中，常用來規(guī)避上述缺點(diǎn)的方法是利用一齊納觸發(fā)式NPN 結(jié)構(gòu)做為箝制器件，如圖1B-1所示，在圖1B-1中所示的瞬時(shí)電壓抑制電路 50包括一 NPN雙極型晶體管55，并聯(lián)于一齊納二極管60以提供與一齊納觸 發(fā)NPN雙極瞬時(shí)電壓抑制器件相類似的功能。而圖1B-2是齊納觸發(fā)NPN 二極管器件的電流與電壓(IV)特征圖。如圖lB-2所示，當(dāng)NPN雙極晶體管 55的集電極電壓達(dá)到齊納二極管60的擊穿電壓時(shí)，NPN雙極晶體管55則開 啟并驟回至一較低電壓，也就是所謂的集電極-發(fā)射極擊穿電壓或是保持電壓 (holdingvoltage),其中，集電極-發(fā)射極擊穿電壓在開啟基極的前提下用以承 受集電極至發(fā)射極之間的擊穿電壓。然而，在此瞬時(shí)電壓抑制電路中，驟回 的現(xiàn)象是并不樂見的，因?yàn)轶E回的現(xiàn)象將在反向電壓中產(chǎn)生一驟降的情形，因?yàn)樨?fù)電阻的原因會(huì)引發(fā)電路振蕩。
因此，在此電路設(shè)計(jì)與器件制作的技術(shù)領(lǐng)域中，仍須更進(jìn)一步的開發(fā)以 提供新穎且改良的電路結(jié)構(gòu)與制作方法來解決上述技術(shù)中所遭遇到的問題。 尤其是在于提供良好的電壓箝制功能、占據(jù)較小的電路面積以及消除或是降 低驟回電壓變化量的技術(shù)，仍須提供新穎且改良的瞬時(shí)電壓抑制電路以實(shí)現(xiàn)。

發(fā)明內(nèi)容
本發(fā)明的目的是在于提供一種改良式的瞬時(shí)電壓抑制電路，其具有較佳 的箝制能力。本發(fā)明的目的進(jìn)一步在于提供一種改良式的瞬時(shí)電壓抑制電
路，其可在一反向電流經(jīng)過齊納二極管觸發(fā)且開啟一 NPN雙極晶體管的情況 下，降低反向阻隔電壓驟回的壓降。在本發(fā)明中所公開的一種瞬時(shí)電壓抑制 電路，其用于解決因?yàn)樗矔r(shí)電壓抑制器件阻抗，或是因?yàn)樗矔r(shí)電壓抑制器件 中的驟回現(xiàn)象而導(dǎo)致的劇烈壓降等問題而造成擊穿電壓上升的情形。
另外，本發(fā)明的另一目的是提供一種改良的電路設(shè)計(jì)與制作方法，以提 供一改良式的瞬時(shí)電壓抑制電路。尤其，多數(shù)已商業(yè)化的瞬時(shí)電壓抑制器件 是由分離制程或是老舊的雙極技術(shù)實(shí)現(xiàn)的。然而，該新的瞬時(shí)電壓抑制器件 的制程方法是可集成到主流互補(bǔ)式金屬氧化物半導(dǎo)體的制程技術(shù)中，或是集 成到雙互補(bǔ)式金氧半導(dǎo)體的制程技術(shù)中，以使得利用瞬時(shí)電壓抑制保護(hù)集成 電路的機(jī)制可進(jìn)一步實(shí)現(xiàn)在單芯片內(nèi)。并通過集成技術(shù)來降低保護(hù)集成電路 機(jī)制的成本。
簡(jiǎn)單地來說，在本發(fā)明的一種較佳的實(shí)施例中，公開一瞬時(shí)電壓抑制電
路用來抑制一瞬時(shí)電壓。此瞬時(shí)電壓抑制電路包括一觸發(fā)二極管，例如齊 納二極管，其連接在一第一雙極型結(jié)型晶體管的發(fā)射極與集電極之間，其中， 所述的齊納二極管具有一小于或等于雙極型結(jié)型晶體管內(nèi)集電極-發(fā)射極擊 穿電壓的反向擊穿電壓，且此集電極-發(fā)射極擊穿電壓是通過開啟的基極以來 承受集電極至發(fā)射極的間的擊穿電壓。此瞬時(shí)電壓抑制電路進(jìn)一步包括一第 二雙極型結(jié)型晶體管其與第一雙極型結(jié)型晶體管彼此結(jié)合以共同提供如硅控 整流器的功用，其中，第一雙極型結(jié)型晶體管觸發(fā)一硅控整流電流并傳輸經(jīng) 過硅控整流器以進(jìn)一步限制因?yàn)樗矔r(shí)電壓所造成的反向阻隔電壓的上升。在 本發(fā)明的一個(gè)較佳實(shí)施例中，上述的第一雙極型結(jié)型晶體管進(jìn)一步包括一NPN雙極型結(jié)型晶體管(BJT)。而在另一較佳的實(shí)施例中，上述的觸發(fā)二極 管與具有控整流器的雙極型結(jié)型晶體管集成為單一半導(dǎo)體集成電路芯片的結(jié) 構(gòu)。在另一較佳的實(shí)施例中，齊納二極管觸發(fā)第一雙極型結(jié)型晶體管，從而 在雙極型結(jié)型晶體管的模式下使電流流經(jīng)上述第一雙極型結(jié)型晶體管，并且 以高于最初流經(jīng)第一雙極型結(jié)型晶體管的電流值的反轉(zhuǎn)電流開啟硅控整流
器o
在另一較佳的實(shí)施例中，本發(fā)明進(jìn)一步公開了一種電子器件，其以集成 電路的型態(tài)呈現(xiàn)，其中，該電子器件進(jìn)一步包括一瞬時(shí)電壓抑制電路。該瞬 時(shí)電壓抑制電路包括一觸發(fā)二極管，其連接在一第一雙極型結(jié)型晶體管的發(fā) 射極與集電極之間，其中，觸發(fā)二極管的反向擊穿電壓小于或等于第一雙極 型結(jié)型晶體管中的集電極發(fā)射極擊穿電壓，且其中此集電極-發(fā)射極擊穿電壓 是通過開啟的基極來承受集電極至發(fā)射極之間的擊穿電壓，且該瞬時(shí)電壓抑 制電路進(jìn)一步包括一第二雙極型結(jié)型晶體管，其以并聯(lián)的方式與第一雙極型 結(jié)型晶體管連接以形成一硅控整流器，通過導(dǎo)通此硅控整流器的電流來進(jìn)一
步限制反向阻隔電壓。在一較佳的實(shí)施例中，通過在N型阱或是P型阱內(nèi)植 入第一或第二導(dǎo)電類型的摻雜區(qū)域，從而將觸發(fā)式二極管、第一雙極型結(jié)型 晶體管以及整流器形成在一半導(dǎo)體襯底上。且上述的瞬時(shí)電壓抑制器件也可 作為電子器件制作流程的一部分同時(shí)形成。
本發(fā)明還公開了一種制作具有集成瞬時(shí)電壓抑制電路的電子器件的制作 方法。在此制作方法流程中包括將一觸發(fā)式二極管連接到第一雙極型結(jié)型晶 體管的發(fā)射極與集電極之間，此觸發(fā)式二極管的反向擊穿電壓小于或等于第 一雙極型結(jié)型晶體管內(nèi)集電極-發(fā)射極擊穿電壓，且其中此集電極-發(fā)射極擊 穿電壓是通過開啟的基極以來承受集電極至發(fā)射極之間的擊穿電壓。此制作 方法進(jìn)一步包括將第二雙極型結(jié)型晶體管并聯(lián)到第一雙極型結(jié)型晶體管的步 驟，其可用于提供如硅控整流器的功效，并使得導(dǎo)通電流流過硅控整流器， 從而進(jìn)一步限制反向阻隔電壓的增加。在一較佳的實(shí)施例中，當(dāng)處于較高的 反向電流狀態(tài)時(shí)被觸發(fā)導(dǎo)通時(shí)，連接硅控整流器的步驟中還包括連接一第二 硅控整流器的陽(yáng)極以導(dǎo)通一硅控整流電流的步驟。
對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在閱讀完畢上述優(yōu)選實(shí)施例與圖式 的詳細(xì)描述后，本發(fā)明中所公開的這些以及其它的特征與優(yōu)點(diǎn)無疑將是明顯
ii的。


圖1A-1是傳統(tǒng)TVS器件的電路圖。
圖1A-2是展示TVS器件反向特性的I-V圖，即電流-電壓圖。 圖1B-1為另一傳統(tǒng)電壓抑制器件的電路圖。
圖1B-2為電路結(jié)構(gòu)的電流對(duì)電壓特征圖，其用以描述瞬時(shí)電壓抑制器件 的反向特征，當(dāng)電流被觸發(fā)且導(dǎo)通于NPN雙極晶體管時(shí)，此瞬時(shí)電壓抑制器 件產(chǎn)生一突發(fā)的驟回電壓壓降。
圖2A為本發(fā)明的瞬時(shí)電壓抑制器件的電路圖。
圖2B為本發(fā)明的電路結(jié)構(gòu)的電流對(duì)電壓特征圖，其是用以描述瞬時(shí)電 壓抑制器件的反向特征，且此瞬時(shí)電壓抑制器件是具有顯著的驟回電壓壓降 的減少。
圖3A至圖3D為圖2A的瞬時(shí)電壓抑制器件的截面剖視圖，該瞬時(shí)電壓 抑制器件設(shè)置在半導(dǎo)體襯底上，且在半導(dǎo)體襯底上更分別設(shè)有一低壓側(cè)二極 管、 一高壓側(cè)二極管與一箝制二極管。
圖3E至圖3G分別為圖3A、 3C、 3D的瞬時(shí)電壓抑制器件的俯視圖，其 中圖3A與圖3B分別是剖面線A-A'以及B-B'下所示的結(jié)構(gòu)。
圖4A為瞬時(shí)電壓抑制器件的電路示意圖，該瞬時(shí)電壓抑制器件具有一 包括有輔助型P+陽(yáng)極的箝制二極管。
圖4B為圖4A的瞬時(shí)電壓抑制器件的截面剖視圖。
具體實(shí)施例方式
如圖2A與圖2B所示，其分別為本發(fā)明所公開的瞬時(shí)電壓抑制電路100 的電路圖與電流對(duì)電壓的特征圖。該瞬時(shí)電壓抑制電路IOO設(shè)置在接地電壓 端點(diǎn)(Gnd)105與高電壓端點(diǎn)(Vcc)110之間，來提供如Vcc-Gnd箝制電路的功 能。該瞬時(shí)電壓抑制電路IOO包括兩組控向二極管，也就是二極管115-H、 115國(guó)L與120畫H、 120-L,這些二極管115-H、 115L、 120-H、 120-L分別對(duì)應(yīng) 于兩輸入輸出(I/Os)端點(diǎn)125-1、 125-2。另夕卜，具有較大尺寸的齊納二極管， 也就是二極管130，從高電壓端點(diǎn)連接到接地電壓端點(diǎn)之間用來提供如雪崩二極管的功能，上述的高電壓端點(diǎn)即為Vcc端點(diǎn)，而接地電壓端點(diǎn)則為Gnd 端點(diǎn)。該齊納二極管130以串聯(lián)方式連接于一電阻135并且與一NPN雙極晶 體管140并聯(lián)。而一 PNP雙極晶體管142與NPN雙極晶體管140在高持有 電流與電壓的條件下，共同構(gòu)成一PNPN硅控整流器150的結(jié)構(gòu)。觸發(fā)式二 極管130的擊穿電壓(BV)小于或等于NPN雙極晶體管140的集電極與發(fā)射 極之間的擊穿電壓(BVceo)，其中，此擊穿電壓是通過開啟的基極以承受介于 集電極與發(fā)射極之間的擊穿電壓。
擊穿電壓(觸發(fā)式二極管^集電極與發(fā)射極之間的擊穿電壓
圖2B是電流對(duì)電壓的特征圖，以比較圖2A中所示的瞬時(shí)電壓抑制電路 與傳統(tǒng)瞬時(shí)電壓抑制電路的操作特征。當(dāng)應(yīng)用在瞬時(shí)電壓抑制電路中的瞬時(shí) 電壓高于一般的操作電壓時(shí)，因?yàn)橛|發(fā)式二極管130的擊穿電壓調(diào)整為低于 集電極-發(fā)射極質(zhì)間的擊穿電壓,則一反向電流會(huì)被觸發(fā)通過齊納二極管130。 一旦電壓上升，器件遷移至雙極型結(jié)型晶體管模式中，也就是導(dǎo)通NPN雙極 晶體管140的狀態(tài)。當(dāng)電壓持續(xù)增加，硅控整流器150則進(jìn)一步地被開啟并 開始導(dǎo)通電流，開啟硅控整流器150導(dǎo)致反向阻隔電壓的輕微壓降。圖2B 是電流對(duì)電壓的特征圖，也就是圖1A-1中的瞬時(shí)電壓抑制電路的曲線160 與圖1B-1中雙極型結(jié)型晶體管的瞬時(shí)電壓抑制電路的曲線170。與曲線160、 170相反，通過將觸發(fā)式二極管的擊穿電壓調(diào)整成較小于集電極-發(fā)射極之間 的擊穿電壓后，電壓驟回的情況將被解決。當(dāng)NPN晶體管快速地開啟時(shí)，操 作順序的模式提供了快速反應(yīng)的優(yōu)點(diǎn)。而且，通過在硅控整流觸發(fā)電壓下開 啟硅控整流器150來保護(hù)NPN雙極晶體管140，因?yàn)楣杩卣髌鏖_啟導(dǎo)致了 最小的阻抗，故使得高電流下的擊穿電壓增加量可達(dá)到最小化，此解決了在 高電流下遭遇到高擊穿電壓的問題。其中，在高電流下的高擊穿電壓不但導(dǎo) 致控向二極管的擊穿，也使得具有瞬時(shí)電壓抑制器的電路不會(huì)受到原本用以 保護(hù)電路的瞬時(shí)電壓抑制器的影響而受到損壞。
有關(guān)于瞬時(shí)電壓抑制系統(tǒng)的詳細(xì)操作可通過以下的描述得以了解。典型 的，瞬時(shí)電壓抑制電路在一連接有高電壓端點(diǎn)Vcc與接地電壓端點(diǎn)Gnd且需 要保護(hù)的系統(tǒng)中會(huì)受到偏壓的影響。而且，在特定的應(yīng)用中，高電壓端點(diǎn)Vcc保持為浮動(dòng)狀態(tài)。將正向發(fā)射極電壓+Ve和反向發(fā)射極電壓-Ve施加到相對(duì) 于接地電壓端點(diǎn)的輸入輸出端點(diǎn)。當(dāng)正向發(fā)射極電壓+Ve施加到輸入輸出端 點(diǎn)時(shí)，二極管的上部受正向偏壓，當(dāng)電壓達(dá)到觸發(fā)二極管的擊穿電壓時(shí)，電 流流過與觸發(fā)式二極管130串聯(lián)的電阻135。當(dāng)電阻135內(nèi)的壓降達(dá)到0.6 伏特的電壓值時(shí)，則NPN晶體管140的基極-發(fā)射極PN結(jié)受正向偏壓，從 而使得NPN晶體管140導(dǎo)通。此時(shí)，NPN晶體管的集電極電流流過連接在 PNP晶體管142的發(fā)射極與基極之間的電阻。當(dāng)電阻145中的電勢(shì)降達(dá)到電 壓值為0.6伏特時(shí)，便使得PNP晶體管142的發(fā)射極導(dǎo)通，并使得硅控整流 器啟動(dòng)。因此，此時(shí)的電流是從PNP晶體管142的正極流到NPN晶體管140 的負(fù)極，也就是從PNP晶體管142的發(fā)射極流到NPN晶體管140的發(fā)射極。 而在施加負(fù)電壓時(shí)，底部的二極管開啟以導(dǎo)通輸入輸出點(diǎn)與接地電壓端點(diǎn) Gnd，且靜電放電電流僅以此二極管作為流通的路徑。另外，在另一種情況 中，當(dāng)一正向發(fā)射極電壓+Ve施加到相對(duì)于接地電壓端點(diǎn)Gnd的高電壓端點(diǎn) Vcc上，此時(shí)，電流是沿著高電壓端點(diǎn)Vcc至接地電壓端點(diǎn)Gnd的路徑流動(dòng) 的，也就是說，因?yàn)橛|發(fā)式二極管的擊穿以及硅控整流器的啟動(dòng)，因而在控 向二極管內(nèi)是沒有任何的電流流過的。
圖3A至圖3D是傳統(tǒng)瞬時(shí)電壓抑制器陣列的截面剖視圖，其包括改良的, 觸發(fā)式二極管130，該觸發(fā)式二極管130與NPN雙極晶體管140和PNP雙 極晶體管142集成在一起，共同形成包括兩組控向二極管115-L、 115-H與 120-L、 120-H的硅控整流器150。在圖3A至圖3D中所示的新的瞬時(shí)電壓抑 制器數(shù)組100是通過主流的互補(bǔ)式金屬氧化物半導(dǎo)體制程制造的。圖3A與 圖3B中所示的瞬時(shí)電壓抑制器陣列100由一 P型襯底200支撐。一 P型區(qū) 域210與一 N+型區(qū)域215相鄰，且此N+型區(qū)域215形成一正極連接高電壓 Vcc襯墊110的齊納二極管130。一P+型區(qū)域220也連接高電壓襯墊110。 P+ 型區(qū)域220位于P型襯底200上并與N型阱區(qū)域230相鄰，構(gòu)成PNP晶體 管142， P型襯底200穿過P型阱區(qū)域240與P型區(qū)域242連接到接地電壓 襯墊105。在P型襯底200上從N型阱區(qū)域230到P型阱區(qū)域240之間的橫 向路徑提供了阻抗做為電阻135。從N型區(qū)域235到N型阱區(qū)域230之間的 路徑作為電阻145。而設(shè)置在P-型襯底上的N型阱區(qū)域230依次地電性連接 一 N-型區(qū)域245因此構(gòu)成了 NPN晶體管140。與N+區(qū)域215相鄰的并且位
14于P型阱區(qū)域240內(nèi)的P-型區(qū)域210，是用來調(diào)整觸發(fā)式二極管130 (也就 是形成在P型區(qū)域210與N+型區(qū)域215之間的二極管)的觸發(fā)擊穿電壓， 使該觸發(fā)擊穿電壓小于或等于NPN晶體管140的集電極-發(fā)射極擊穿電壓的 值。另一種用來調(diào)整擊穿電壓以及集電極-發(fā)射極擊穿電壓的方法則是增加 N+型區(qū)域235中的N型植入的梯度，因此使得在開啟的基極前提下的集電 極至發(fā)射極之間的擊穿電壓調(diào)整為需要的值。也可以使用上述兩種方法的組 合，來使得擊穿電壓與集電極-發(fā)射極擊穿電壓調(diào)整為需要的值。
圖3C展示了包括由一 P型阱區(qū)域290包圍的一 P+型區(qū)域280與一 N+ 型區(qū)域285的低電壓側(cè)的控向二極管；圖3D則是包括位于一N-型阱區(qū)域290' 中的一 P+型區(qū)域280'與一 N+型區(qū)域285'的高電壓側(cè)的控向二極管。為了降 低這些二極管的電容且逐漸升高他們的擊穿電壓，因此采用一具有較低摻雜 濃度的N-區(qū)域，其中，N+區(qū)域被植入因而使得經(jīng)過制程后所提供的結(jié)構(gòu)為 一種N+/N-/P型阱的二極管而非N+/P型阱的二極管。相似地，對(duì)于高電壓 側(cè)的晶體管而言，采用一P-植入?yún)^(qū)域，且其中的？+也是用來提供？+/ -/1^型 阱的二極管結(jié)構(gòu)。
圖3E中是根據(jù)上述圖3A至圖3D中所示的結(jié)構(gòu)的瞬時(shí)電壓抑制器件的 俯視圖。圖3A中的N+擴(kuò)散區(qū)域215與P+擴(kuò)散區(qū)域220被有源區(qū)域覆蓋。 在N+型區(qū)域215下方的N型阱區(qū)域230連接到接地電壓襯墊105，使得在 NPN晶體管中的基極電阻值增加，且同時(shí)有助于在高電流下順利開啟硅控整 流器；而P型區(qū)域210用來作為觸發(fā)式二極管的陽(yáng)極，且以交錯(cuò)分開的分配 方式形成在電路布局中，其中，圖3A與圖3B是圖3E至圖3G中的剖面線 A-A'以及B-B，下所示的結(jié)構(gòu)圖；而硅控整流器中陽(yáng)極區(qū)域內(nèi)的P+型區(qū)域220 也是以交錯(cuò)分開的分配方式形成在電路布局中，用來控制硅控整流器的保持 電流；在P+發(fā)射極210或是陽(yáng)極下方的N型阱區(qū)域230形成構(gòu)成為硅控整 流器的一部份結(jié)構(gòu)的NPN晶體管的集電極。低壓側(cè)與高壓側(cè)晶體管在俯視視 角下的電路布局則如圖3F與圖3G所示。其中N+/N型阱的防護(hù)環(huán)260與 P+/P型阱的防護(hù)環(huán)270用于避免在各個(gè)輸入輸出襯墊之間以及輸入輸出與高 電壓Vcc襯墊之間因?yàn)樘幱陟o電放電的瞬時(shí)下而產(chǎn)生的閉鎖現(xiàn)象。
圖4A與圖4B分別是具有進(jìn)一步改善鉗制電容性能的另 一實(shí)施例的電路 圖以及電流對(duì)電壓的特征圖。在圖4A中所示的瞬時(shí)電壓抑制系統(tǒng)中，除了在本實(shí)施例中額外包括了二硅控整流器的陽(yáng)極150-1、 150-2，大部分的電路 結(jié)構(gòu)與上述圖2A中所示的電路結(jié)構(gòu)特征相似。如圖4A所示，通過集成若干 個(gè)硅控整流器的陽(yáng)極結(jié)構(gòu)，可提供如圖4B中所示的改良的保持電流與箝制 能力。如圖5所示為若干個(gè)集成的硅控整流器的陽(yáng)極結(jié)構(gòu)的截面剖視圖。而 其操作的準(zhǔn)則與電路的連接關(guān)系與圖2A中所示的電路相似。簡(jiǎn)單地說，一 瞬時(shí)電壓使得觸發(fā)式二極管130發(fā)生擊穿。當(dāng)電阻135的壓降達(dá)到0.6伏特 時(shí)，NPN晶體管140導(dǎo)通，電流流過電阻145-1、 145-2。當(dāng)通過組合的電阻 145-1、145-2的壓降達(dá)到0.6伏特時(shí)，則硅控整流器150-1中的第一陽(yáng)極啟動(dòng)。 當(dāng)硅控整流電流開始持續(xù)增加直至電阻145-2的壓降達(dá)到0.6伏特時(shí)，則硅 控整流器的第二負(fù)極啟動(dòng)?？稍黾与娐分械墓杩卣髌鲀?nèi)陽(yáng)極的數(shù)目來滿足 電路保護(hù)機(jī)制的需求。而采用多個(gè)硅控整流器的陽(yáng)極所帶來的優(yōu)點(diǎn)是當(dāng)每一 硅控整流器的陽(yáng)極開啟時(shí)，其所對(duì)應(yīng)的驟回迫使封鎖電壓(locking voltage)接 近箝制電壓的最大值，也因此以提供較佳的箝制能力。
如圖3與圖4所示，本發(fā)明公開一種電子器件，該電子器件與觸發(fā)式二 極管、硅控整流器一同集成在單一芯片中。在較佳的實(shí)施例中，觸發(fā)式二極 管與硅控整流器是由標(biāo)準(zhǔn)的互補(bǔ)式金屬氧化物半導(dǎo)體制程技術(shù)制作而成，且 這些觸發(fā)式二極管與硅控整流器和其它電子器件一并集成在單一芯片上。在 另一種實(shí)施例中，觸發(fā)式二極管與硅控整流器是由標(biāo)準(zhǔn)的雙互補(bǔ)式金屬氧化 物半導(dǎo)體的制程制作而成，且這些觸發(fā)式二極管與硅控整流器與其它電子器 件一起集成在單一芯片上。在另一實(shí)施例中，瞬時(shí)電壓抑制電路進(jìn)一步包括 一并聯(lián)第一硅控整流器陽(yáng)極的第二硅控整流器陽(yáng)極，第一雙極型結(jié)型晶體管 是用來在較高的反向電流狀態(tài)下觸發(fā)一硅控整流電流，使得導(dǎo)通反向電流通 過第二硅控整流器陽(yáng)極，從而限制反向阻隔電壓的升高。在另一實(shí)施例中， 瞬時(shí)電壓抑制電路中進(jìn)一步包括有保護(hù)環(huán)的結(jié)構(gòu)，該保護(hù)環(huán)的結(jié)構(gòu)用以抑制 在輸入輸出襯墊與高電壓接點(diǎn)Vcc之間在靜電放電的狀態(tài)下所產(chǎn)生的閉鎖現(xiàn) 象。在另一實(shí)施例中，通過在N型阱或是P型阱內(nèi)植入第一或第二導(dǎo)電類型 的摻雜區(qū)域，從而將觸發(fā)式二極管以及硅控整流器形成在一半導(dǎo)體襯底上。 且上述的瞬時(shí)電壓抑制器件也可作為電子器件制作流程的一部分同時(shí)形成。
通過上述的電路圖以及器件的截面剖視圖可知，本發(fā)明公開了改良式的 瞬時(shí)電壓抑制器件的瞬時(shí)電壓抑制器的操作情況以及其陣列組合。因?yàn)楣杩?br> 16整流器可在不會(huì)使觸發(fā)式二極管擊穿的較小電壓下，實(shí)現(xiàn)較高的電流，因此該瞬時(shí)電壓抑制器件可提供占據(jù)較小的面積、表現(xiàn)良好的較佳的箝制保護(hù)功能。
雖然本發(fā)明以優(yōu)選實(shí)施例的方式描述，但是應(yīng)該理解這些公開不能被解釋為對(duì)專利范圍的限制。當(dāng)閱讀到以上公開以后，對(duì)于本領(lǐng)域的普通技術(shù)人員來說，各種等效修飾或修改無疑是明顯的。因此，權(quán)利要求應(yīng)該該被解釋為包括所有的等效修飾或修改都在本發(fā)明的精神和范圍之內(nèi)。
權(quán)利要求
1. 一種瞬時(shí)電壓抑制(TVS)電路，包括一觸發(fā)式二極管，該觸發(fā)式二極管連接在一第一雙極型結(jié)型晶體管(BJT)的發(fā)射極與集電極之間，其中該觸發(fā)式二極管具有一反向擊穿電壓，該反向擊穿電壓小于或者等于第一雙極型結(jié)型晶體管的集電極-發(fā)射極擊穿電壓，且該集電極-發(fā)射極擊穿電壓是通過開啟的基極以來承受集電極與發(fā)射極之間的擊穿電壓。
2. 如權(quán)利要求1所述的瞬時(shí)電壓抑制(TVS)電路，其特征在于，所述的第一雙極型結(jié)型晶體管進(jìn)一步包括一 NPN雙極型結(jié)型晶體管(BJT)。
3. 如權(quán)利要求1所述的瞬時(shí)電壓抑制(TVS)電路，其特征在于，所述的觸發(fā)式二極管包括一齊納二極管。
4. 如權(quán)利要求1所述的瞬時(shí)電壓抑制(TVS)電路，其特征在于， 一第二雙極型結(jié)型晶體管與所述的第一雙極型結(jié)型晶體管相互結(jié)合構(gòu)成一硅控整流器(SCR),所述的第一雙極型結(jié)型晶體管觸發(fā)硅控整流器電流流經(jīng)該硅控整流器，從而進(jìn)一步限制由于瞬時(shí)電壓所造成的反向阻隔電壓的升高。
5. 如權(quán)利要求1所述的瞬時(shí)電壓抑制(TVS)電路，其特征在于，所述的觸發(fā)式二極管在一雙極型結(jié)型晶體管的模式下觸發(fā)該第一雙極型結(jié)型晶體管，以用來傳遞流經(jīng)該第一雙極型結(jié)型晶體管的電流，并以高于最初流經(jīng)第一雙極型結(jié)型晶體管的電流值的反轉(zhuǎn)電流開啟硅控整流器。
6. 如權(quán)利要求1所述的瞬時(shí)電壓抑制(TVS)電路，其特征在于，該瞬時(shí)電壓抑制電路還包括至少一個(gè)并聯(lián)觸發(fā)式二極管的控向二極管，以提供一輸入輸出端點(diǎn)的電性連接，從而將介于一高電壓端點(diǎn)與一低電壓端點(diǎn)之間的電流調(diào)節(jié)至一正常電流值。
7. 如權(quán)利要求4所述的瞬時(shí)電壓抑制(TVS)電路，其特征在于，所述的觸發(fā)式二極管與具有該硅控整流器的該雙極型結(jié)型晶體管是由一標(biāo)準(zhǔn)的互補(bǔ)式金屬氧化物半導(dǎo)體制程技術(shù)實(shí)現(xiàn)，且該觸發(fā)式二極管與具有該硅控整流器的該雙極型結(jié)型晶體管都以集成電路(IC)芯片的方式設(shè)置在半導(dǎo)體襯底上。
8. 如權(quán)利要求4所述的瞬時(shí)電壓抑制(TVS)電路，其特征在于，所述的觸發(fā)式二極管與具有該硅控整流器的該雙極型結(jié)型晶體管都是由一標(biāo)準(zhǔn)的雙互補(bǔ)式金屬氧化物半導(dǎo)體制程技術(shù)實(shí)現(xiàn)，且該觸發(fā)式二極管與具有該硅控整流器的該雙極型結(jié)型晶體管都以集成電路(IC)芯片的方式設(shè)置在半導(dǎo)體襯底上。
9. 一種形成為集成電路(IC)的電子器件，其特征在于，該電子器件進(jìn)一步包括一瞬時(shí)電壓抑制(TVS)電路，該瞬時(shí)電壓抑制電路包括一觸發(fā)式二極管，該二極管連接在一第一雙極型結(jié)型晶體管(BJT)的發(fā)射極與集電極之間，其中該觸發(fā)式二極管具有一反向擊穿電壓BV，且該反向擊穿電壓小于或者等于該第一雙極型結(jié)型晶體管的集電極-發(fā)射極擊穿電壓，且該集電極-發(fā)射極擊穿電壓是通過開啟的基極來承受集電極與發(fā)射極之間的擊穿電壓。
10. 如權(quán)利要求9所述的電子器件，其特征在于，所述的觸發(fā)式二極管包括一齊納二極管。
11. 如權(quán)利要求9所述的電子器件，其特征在于，該第一雙極型結(jié)型晶體管還包括一 NPN雙極型結(jié)型晶體管(BJT)。
12. 如權(quán)利要求9所述的電子器件，其特征在于， 一第二雙極型結(jié)型晶體管與第一雙極型結(jié)型晶體管相互結(jié)合來構(gòu)成一硅控整流器(SCR)，其中該第一雙極型結(jié)型晶體管觸發(fā)一硅控整流器電流流經(jīng)該硅控整流器，從而 進(jìn)一步限制因?yàn)橐凰矔r(shí)電壓所造成的反向阻隔電壓的升高。
13. 如權(quán)利要求12所述的電子器件，其特征在于，所述的觸發(fā)式二極管與具 有硅控整流器的雙極型結(jié)型晶體管被集成為半導(dǎo)體的集成電路(IC)芯 片。
14. 如權(quán)利要求12所述的電子器件，其特征在于，所述的觸發(fā)式二極管在一 雙極型結(jié)型晶體管的模式下觸發(fā)該第一雙極型結(jié)型晶體管，以用來傳遞 流經(jīng)該第一雙極型結(jié)型晶體管的電流，并以高于最初流經(jīng)第一雙極型結(jié) 型晶體管的電流值的反轉(zhuǎn)電流開啟硅控整流器。
15. 如權(quán)利要求12所述的電子器件，其特征在于，該電子器件還包含-至少一控向二極管以并聯(lián)的方式連接到觸發(fā)式二極管，以提供一輸入 輸出端點(diǎn)之間的電性連接，從而將介于一高電壓端點(diǎn)與一低電壓端點(diǎn)之間 的電流調(diào)節(jié)至一正常電流值。
16. 如權(quán)利要求8所述的電子器件，其特征在于，該觸發(fā)式二極管和該硅控 整流器與所述的電子器件集成在一個(gè)單電路芯片上。
17. 如權(quán)利要求12所述的電子器件，其特征在于，該觸發(fā)式二極管與該硅控 整流器都是由一標(biāo)準(zhǔn)的互補(bǔ)式金屬氧化物半導(dǎo)體制程技術(shù)實(shí)現(xiàn)，且該觸 發(fā)式二極管與該硅控整流器與該電子器件集成在一個(gè)單芯片上。
18. 如權(quán)利要求8所述的電子器件，其特征在于，該觸發(fā)式二極管與該硅控 整流器都是由一標(biāo)準(zhǔn)的雙互補(bǔ)式金屬氧化物半導(dǎo)體制程技術(shù)實(shí)現(xiàn)，且該 觸發(fā)式二極管與該硅控整流器與該電子器件集成在一個(gè)單芯片上。
19. 如權(quán)利要求12所述的電子器件，其特征在于，該瞬時(shí)電壓抑制電路還包 括一第二硅控整流器陽(yáng)極，其并聯(lián)到所述第一硅控整流器的第一硅控整流器的陽(yáng)極，且該第一雙極型結(jié)型晶體管在一個(gè)較高的反向電流下觸發(fā) 一硅控整流電流，使得所述的反向電流流過所述的第二硅控整流器陽(yáng)極， 從而進(jìn)一步限制反向阻卻電壓的增加。
20. 如權(quán)利要求12所述的電子器件，其特征在于，該瞬時(shí)電壓抑制電路還包 括保護(hù)環(huán)，用來抑制在一輸入輸出襯墊與一高電壓端點(diǎn)之間因?yàn)殪o電放 電暫態(tài)而導(dǎo)致的閉鎖現(xiàn)象。
21. 如權(quán)利要求12所述的電子器件，其特征在于，通過在N型阱或是P型 阱內(nèi)植入第一或第二導(dǎo)電類型的摻雜區(qū)域，從而將觸發(fā)式齊納二極管、 雙極型結(jié)型晶體管以及整流器形成在一半導(dǎo)體襯底上，且上述的瞬時(shí)電 壓抑制器件也可作為電子器件制作流程的一部分同時(shí)形成。
22. —種制作具有集成式瞬時(shí)電壓抑制(TVS)電路的電子器件的方法，其 特征在于，包括下列步驟-將一觸發(fā)式二極管連接在第一雙極型結(jié)型晶體管(BJT)的發(fā)射極與 集電極之間，其中該觸發(fā)式二極管具有一反向擊穿電壓BV，且該反向擊 穿電壓小于或者等于該第一雙極型結(jié)型晶體管的集電極-發(fā)射極擊穿電壓， 且該集電極-發(fā)射極擊穿電壓是通過開啟的基極來承受集電極與發(fā)射極之 間的擊穿電壓。
23. 如權(quán)利要求22所述的方法，其特征在于，所述的方法還包含，將該觸發(fā) 式二極管連接到第一雙極型結(jié)型晶體管(BJT)的發(fā)射極與該集電極之 間的步驟包括將一齊納二極管連接到一雙極型結(jié)型晶體管(BJT)的步 驟。
24. 如權(quán)利要求22所述的方法，其特征在于，所述的將觸發(fā)式二極管連接到 該第一雙極型結(jié)型晶體管(BJT)的發(fā)射極與集電極之間的步驟包括將 該二極管連接到一NPN雙極型結(jié)型晶體管(BJT)的步驟。
25. 如權(quán)利要求22所述的方法，其特征在于，所述的方法還包括將一第二 雙極型結(jié)型晶體管連接到該第一雙極型結(jié)型晶體管以形成一硅控整流 器，其中該第一雙極型結(jié)型晶體管觸發(fā)一硅控整流電流流過該硅控整流 器以進(jìn)一步限制反向阻隔電壓的升高。
26. 如權(quán)利要求25所述的方法，其特征在于，所述的連接該觸發(fā)式二極管與 該硅控整流器的步驟是將該觸發(fā)式二極管與該硅控整流器集成為單一集 成電路芯片。
27. 如權(quán)利要求25所述的方法，其特征在于，所述的采用該觸發(fā)式二極管在 一雙極型結(jié)型晶體管的模式下觸發(fā)該第一雙極型結(jié)型晶體管的步驟中進(jìn) 一步包括以高于最初流經(jīng)第一雙極型結(jié)型晶體管的電流值的反轉(zhuǎn)電流開 啟硅控整流器的步驟。
28. 如權(quán)利要求25所述的方法，其特征在于，至少并聯(lián)一個(gè)控向二極管到該 觸發(fā)式二極管，從而電性連接到輸入襯墊，將一高電壓端點(diǎn)與一低電壓 端點(diǎn)之間的電流調(diào)節(jié)至一正常電流值。
29. 如權(quán)利要求25所述的方法，其特征在于，將該觸發(fā)式二極管、該硅控整 流器與電子器件集成在一個(gè)單芯片結(jié)構(gòu)上。
30. 如權(quán)利要求26所述的方法，其特征在于，通過一標(biāo)準(zhǔn)的互補(bǔ)式金屬氧化 物半導(dǎo)體的技術(shù)制作該觸發(fā)式二極管與該硅控整流器，以將該觸發(fā)式二極管、該硅控整流器與該電子器件集成在單個(gè)芯片上。
31. 如權(quán)利要求26所述的方法，其特征在于，通過一標(biāo)準(zhǔn)的雙互補(bǔ)式金屬氧 化物半導(dǎo)體的制作技術(shù)制作該觸發(fā)式二極管與該硅控整流器，以將該觸 發(fā)式二極管、該硅控整流器與該電子器件集成在單個(gè)芯片上。
32. 如權(quán)利要求22所述的方法，其特征在于，進(jìn)一步包括調(diào)整該觸發(fā)式二極管的反向擊穿電壓的方法。
33. 如權(quán)利要求26所述的方法，其特征在于，通過為該瞬時(shí)電壓抑制電路提 供一保護(hù)環(huán)，從而抑制在輸入輸出襯墊到高電壓Vcc端點(diǎn)之間靜電放電 暫態(tài)下閉鎖現(xiàn)象的產(chǎn)生。
34. 如權(quán)利要求26所述的方法，其特征在于，進(jìn)一步包括所述的連接該觸 發(fā)式齊納二極管到該雙極型結(jié)型晶體管與該硅控整流器的步驟，進(jìn)一步 包括通過在N型阱或是P型阱內(nèi)植入第一或第二導(dǎo)電類型的摻雜區(qū)域以 形成在一半導(dǎo)體襯底上的步驟，且上述的瞬時(shí)電壓抑制器件也可作為電 子器件制作流程的一部分同時(shí)形成。
全文摘要
本發(fā)明公開一電子器件，該電子器件為一種集成電路(IC)結(jié)構(gòu)，其中此電子器件進(jìn)一步包括一瞬時(shí)電壓抑制器(TVS)電路。該瞬時(shí)電壓抑制器電路包括連接在雙極型結(jié)型晶體管(BJT)的發(fā)射極與集電極之間的一觸發(fā)式齊納二極管。其中齊納二極管具有一反向擊穿電壓，此擊穿電壓小于或等于雙極型結(jié)型晶體管的集電極-發(fā)射極擊穿電壓，且此雙極型結(jié)型晶體管是利用開啟的基極以承受集電極-發(fā)射極擊穿電壓。上述瞬時(shí)電壓抑制電路進(jìn)一步包括一整流器，該整流器以并聯(lián)的方式連接上述的雙極型結(jié)型晶體管，且通過整流器觸發(fā)一整流電路，來進(jìn)一步限定反向阻隔電壓的增加。在一較佳實(shí)施例中，通過在N型阱或是P型阱內(nèi)植入第一或第二導(dǎo)電類型的摻雜區(qū)域，從而將觸發(fā)式齊納二極管、雙極型結(jié)型晶體管以及整流器形成在一半導(dǎo)體襯底上。
文檔編號(hào)H01L21/332GK101490820SQ200780026836
公開日2009年7月22日 申請(qǐng)日期2007年5月29日 優(yōu)先權(quán)日2006年5月31日
發(fā)明者雪克·瑪力卡勒強(qiáng)斯瓦密 申請(qǐng)人:萬國(guó)半導(dǎo)體股份有限公司