專利名稱：半導(dǎo)體封裝及其制造方法
技術(shù)領(lǐng)域：
,實施例涉及半導(dǎo)體封裝及其制造方法。
背景技術(shù)：
隨著在例如個人數(shù)字助理(PDA )，智能手機,數(shù)字多媒體廣播(DMB ) 終端的無線通信終端中的多功能和小型化的新趨勢，安裝在這些終端內(nèi)的 各種部件以小的尺寸進(jìn)行開發(fā)。
同時，在電子產(chǎn)品市場上對蜂窩電話部件的需求快速增加，并且蜂窩 電話部件以輕重量和小外形進(jìn)行開發(fā)。
為了實現(xiàn)這些部件的輕重量和小外形以及小型化，需要用于減小安裝 部件的單個尺寸的技術(shù)、片上系統(tǒng)(SoC)、用于以一片芯片的形式制造 多個單個器件的技術(shù)、以及用于以一個封裝的形式集成多個單個器件的系 統(tǒng)級封裝(SIP)技術(shù)。也就是說，對以一個封裝的形式實現(xiàn)安裝在終端 或無源器件、有源器件內(nèi)的各種部件和安*^與終端協(xié)作的手#^備內(nèi)的 高頻濾波芯片的研究正在開發(fā)中
發(fā)明內(nèi)容
技術(shù)問題
實施例提供一種其上包括電路圖案的半導(dǎo)體封裝，及其制造方法。
實施例提供一種半導(dǎo)體封裝，允許其上包括電路圖案的半導(dǎo)體封裝將 其它半導(dǎo)體封裝或芯片部件安裝到半導(dǎo)體封裝上，及其制造方法。
技術(shù)方案
實施例提供一種半導(dǎo)體封裝，包括板上的芯片部件；保護芯片部件 的模構(gòu)件；和在模構(gòu)件上的鍍層，包括連接到板的圖案的電極圖案。
實施例提供一種半導(dǎo)體封裝，包括第一半導(dǎo)體封裝上的第一芯片部 件，保護第一芯片部件的第一模構(gòu)件，模構(gòu)件上的第一鍍層，該第一鍍層
4包括連接到第一板的圖案的電極圖案；和在第一半導(dǎo)體封裝的電極圖案上 的第二半導(dǎo)體封裝。
實施例提供一種用于制造半導(dǎo)體封裝的方法，包括在板上安裝芯片 部件；在板的芯片部件上形成模構(gòu)件；蝕刻模構(gòu)件和板的部分以暴露板的 布線圖案；在模構(gòu)件和板的所暴露的部分上形成鍍層；以M鍍層上形成 電極圖案。
下面在附圖和說'明書中闡述一個或多個實施例的細(xì)節(jié)。其fe特征從說 明書和附圖，以及權(quán)利要求書中將變得明顯。
有益效果
根據(jù)實施例的半導(dǎo)體封裝及其制造方法可以在半導(dǎo)體封裝上安裝其 它封裝或部件，從而實現(xiàn)超小型封裝的裝配。
同時，已經(jīng)應(yīng)用堆疊型半導(dǎo)體封裝的產(chǎn)品可以^1微小化并且以高密 度集成，因此空間可以有效地得到保證。


圖l是根據(jù)第一實施例的半導(dǎo)體封裝的截面圖2至圖7是示出了根據(jù)第一實施例的半導(dǎo)體封裝的制造工藝的視
圖8pl^艮據(jù)第二實施例的半導(dǎo)體封裝的截面圖； 圖9是根據(jù)第三實施例的半導(dǎo)體封裝的截面圖。
具體實施例方式
現(xiàn)在將詳細(xì)參照實施例，附圖中示出實施例的示例。應(yīng)該理解，當(dāng)元 件被稱為在另一個元件"上，，或"下"時，可以是直接在該元件上/下， 并且也可能存在一個或多個中間元件。
圖1^^艮據(jù)第一實施例的半導(dǎo)體封裝的截面圖。
參照圖l，半導(dǎo)體封裝100包括板110、芯片部件120、 ^^構(gòu)件130、 和鍍層140。
板IIO包括例如高溫共燒陶瓷(HTCC)和低溫共燒陶瓷(LTCC)
5的陶瓷襯底，以及印刷電路板(PCB)。預(yù)先設(shè)計的布線圖案112、通孔 114、過孔和接地部分在板110上形成。
芯片部件120可以包括可以安裝在板110上的部件。例如，芯片部件 120可以包括例如多層陶瓷電容器(MLCC)、芯片感應(yīng)器，芯片電阻器、 芯片開關(guān)、和二極管的電路器件，各種濾波器，集成電路，印刷電阻器或 薄膜電容器，感應(yīng)器，和閃存。
芯片部件120可以通過表面安裝:技術(shù)(SMT)安裝到板110上。安 裝的部件的數(shù)量可以根據(jù)高頻模塊的電路或功能而改變。同時，芯片部件 120可以選擇性地使用倒裝鍵合(flip bonding )、引線鍵合(wiring bonding),或芯片鍵合(die bonding)的方法進(jìn)行安裝以將芯片部件120 電連接到布線圖案。
同時，例如棵管芯的芯片部件120可以使用粘合劑118通過管芯附接 來附接到固定圖案(fixing pattern) 113或板絕緣層上，和可以使用導(dǎo)線 122結(jié)合到布線圖112上。固定圖案113通過連接到通孔114的底層的散 熱圖案115 (heatsinkpattern)使得熱量被有效地fc^。這里的術(shù)語固定 圖案113或散熱圖案115可以隨著其技術(shù)領(lǐng)域而改變，并不限于此。
才莫構(gòu)件130保護芯片部件120。模構(gòu)件130可以具有與芯片部件120 的厚度或?qū)Ь€122的高度相比相等或更高的高度。模構(gòu)件130可以由環(huán)氧 模塑料(Epoxy Molding Compound )、聚苯醚(poly phenylene oxide )， 環(huán)氧片狀模塑料(ESM)和硅之一形成。
鍍層140是表面導(dǎo)電層并在模構(gòu)件130的表面上形成。電極圖案144 在形成于模構(gòu)件140上的鍍層140的部分區(qū)域或全部區(qū)域上形成。電極圖 案144在鍍層140的上表面和側(cè)面以預(yù)定的電路圖案的形式形成。
鍍層140的一端142電連接到板110的布線圖案112。同時，鍍層140 沿著模構(gòu)件130的側(cè)面連接到板110,或者通過穿過模構(gòu)件130連接到板 110。
至少一個芯片部件(未示出)可以安裝在形成于模構(gòu)件130上的鍍層 140的電極圖案144上。芯片部件(未示出)可以通過鍍層140連接到布 線圖案112或板110的通孔114,并且可以通過通孔114和底層的端子連 接到外部端子。
由于可以通過半導(dǎo)體封裝100的鍍層140進(jìn)行到外部的電連接，封裝 內(nèi)部的元件和封裝外部的元件可以被分離，并且單獨封裝。圖2至圖7是示出了根據(jù)第一實施例的半導(dǎo)體封裝的制造工藝的視圖。
參照圖2，對于將芯片部件120安裝到板110上的工藝，例如棵管芯 的芯片部件120使用粘合劑118通過管芯附接被結(jié)合到板110的固定圖案 113上，并且使用導(dǎo)線122與布線圖案112相連接。這里，才艮據(jù)芯片部件 120的特性或種類，芯片部件120使用SMT被結(jié)合，或使用球柵陣列封 裝(BGA)方法或倒裝鍵合進(jìn)行安裝。實施例不局限于以上所描述的芯 片部件120的種類或結(jié)合方法。同時，板110的布線圖案112可以通過通 孔(viahole) 114、過孔(throughhole)和通路(via)選擇性地連接到其他層 或底層。
參照圖3,模構(gòu)件130在板110上形成。模構(gòu)件130被形成為等于或 大于芯片部件120的厚度，或等于或大于導(dǎo)線的高度來保護芯片部件120。 模構(gòu)件130可以使用，例如，使用環(huán)氧模塑料的傳遞模塑、熱增壓環(huán)氧片 的模塑方法、放電液M塑材料和執(zhí)行熱處理的方法，以及注模方法來形 成。這里，在^f吏用傳遞模塑的情況下，才莫構(gòu)件130可以在芯片部分區(qū)域或 整個板上形成。
參照圖4，模構(gòu)件130的封裝邊界區(qū)域Tl被切割以暴露板110的布 線圖案112的部分。也就是說，除單位封裝尺寸之外，對應(yīng)區(qū)域T1的模 構(gòu)件130的部分被通過半切割工藝i^行切割，并形成孔132。
在模構(gòu)件130中形成孔132的過程中，使用激光或刀具的刀片來處理 模構(gòu)件130的表面和板110的部分以形成對應(yīng)于封裝邊界區(qū)域Tl的孔 132。這個孔形成過程是暴露板IIO的圖案的過程?？仔纬蛇^程可以暴露 板的上層的圖案，或板內(nèi)的預(yù)定層。
參照圖5,鍍層140在模構(gòu)件130的表面和板110的暴露部分的表面 上形成。這里，鍍層140可以使用'減射、蒸發(fā)、電鍍、和無電鍍中的一種 來形成。
同時，考慮到模構(gòu)件130的結(jié)合特征和鍍體(plated body)的可靠性， 鍍層140可以由使用導(dǎo)電材料的一個或多個層來形成。例如，鍍層140 可以通it^模構(gòu)件130的表面上堆疊一個或多個使用Cu、 Ti、 Ni、和Au、 導(dǎo)電材料、或其組合的層來形成。這里，鍍層440可以在模構(gòu)件130的表 面上以Cu層/Ni層/Au層的順序堆疊。
鍍層140的一端142電連接到板110的布線圖案112。對于另一個示例，在形成M構(gòu)件130到板的表面垂直通過的孔之后，鍍層140可以通 過用鍍層140填充孔來電連接到板的布線圖案。
參照圖6，預(yù)定的電極圖案144在Ml40上形成。期望的電極圖案 144可以通過光刻在鍍層140上形成。電極圖案144可以通過垂直管腳結(jié) 構(gòu)連接到板110的布線圖案112。
參照圖7，板110被完全切割為單位封裝尺寸，這樣完成了圖1中所 示的半導(dǎo)體封裝100。 ' '
圖8是根據(jù)第二實施例的堆疊型半導(dǎo)體封裝的截面圖。對于與第一實 施例相同的元件的描述在第二實施例中被省略。
參照圖8，堆疊型半導(dǎo)體封裝500包括以堆疊結(jié)構(gòu)安裝的獨立半導(dǎo)體 封裝IOO、 200和300。也就是說，第二半導(dǎo)體封裝200被堆疊在第一半 導(dǎo)體封裝100上，使得它們彼此電連接。第三半導(dǎo)體封裝300被堆疊在第 二半導(dǎo)體封裝200上，使得它們彼此電連接，所有半導(dǎo)體封裝100、 200 和300可以彼此連接，或者半導(dǎo)體封裝以這種方式選擇性地連接。
在半導(dǎo)體封裝IOO、 200和300中，相同種類或不同種類的芯片部件 120、 220和320使用粘合劑結(jié)合在板的固定圖案113、 213和313上，并 JU吏用導(dǎo)線122、 222和322連接到布線圖案112、 212和312。
同時，半導(dǎo)體封裝IOO、 200和300的尺寸可以彼此相等或不同。例 如，第一半導(dǎo)體封裝100的尺寸L1可以比第二半導(dǎo)體封裝200的尺寸L2
小或大。同時，第二半導(dǎo)體封裝200的尺寸可以比第一半導(dǎo)體封裝100 的尺寸小或大30-50%。根據(jù)電路連接結(jié)構(gòu)，半導(dǎo)體封裝的尺寸可以是各 種各樣的。
半導(dǎo)體封裝100、 200和300包括才莫構(gòu)件130、 230和330以分別保護 芯片部件120、 220和320。鍍層140、 240和340分別在模構(gòu)件130、 230 和330的表面上形成。這里，電極圖案144、 244和344分別在鍍層140、 240和340上形成。
在第二半導(dǎo)體封裝200的板210的底層上形成的端子(未示出)通過 SMT使用焊料150結(jié)合在第一半導(dǎo)體封裝100的鍍層140的電極圖案144 上。同時，在第三半導(dǎo)體封裝300的板310的底層上形成的端子(未示出) 通過SMT使用焊料250結(jié)合在第二半導(dǎo)體封裝200的鍍層240的電極圖 案244上。
這里，在第三半導(dǎo)體封裝300的鍍層340上形成的電極圖案344通過笫三板310的底層電連接到第二半導(dǎo)體封裝200的鍍層240的電極圖案 244。在第二半導(dǎo)體封裝200的鍍層240上形成的電極圖案244通過第二 板210的底層電連接第一半導(dǎo)體封裝100的鍍層140的電極圖案144。因 此，第三半導(dǎo)體封裝300的第三部件320的信號線連接到第二半導(dǎo)體封裝 200。第二半導(dǎo)體封裝200將第三芯片部件320的信號線和第二芯片部件 220的信號線連接到第一半導(dǎo)體封裝100。第一半導(dǎo)體封裝100通過第一 板110的底層的信號端子將第三芯片部件320、第二芯片部件220和第一 芯片部件120的信號線連接到外部板。
這里，只有其中沒有形成電極圖案344的鍍層可以在堆疊型半導(dǎo)體封 裝500中最后堆疊的第三半導(dǎo)體封裝300上形成。
圖9是根據(jù)第三實施例的堆疊型半導(dǎo)體封裝的截面圖。對于與第一實 施例相同的元件的描述在第三實施例中被省略。
參照圖9，堆疊型半導(dǎo)體封裝700具有其中多個半導(dǎo)體封裝601和602 堆疊在第一半導(dǎo)體封裝100A上的結(jié)構(gòu)。第二半導(dǎo)體封裝601和第三半導(dǎo) 體封裝602被安裝在第一半導(dǎo)體封裝100A的鍍層140的電極圖形144上 水平方向的一側(cè)和另一側(cè)。第二和第三半導(dǎo)體封裝601和602可以通過 SMT使用焊料650結(jié)合在第 一半導(dǎo)體封裝100的鍍層140的電極圖案144 上。因此，第二和第三半導(dǎo)體封裝602和603的芯片部件620和621通過 板610的布線圖案612連接到第一半導(dǎo)體封裝601的鍍層140的電極圖案 144,因此在電路的方面，芯片部件620和621可以連接達(dá)到第一板110 的底層。
這里，第二和第三半導(dǎo)體封裝601和602可以分別具有相同或不同的 厚度。在第二和第三半導(dǎo)體封裝601和602中，電極圖案644不能在形成 于^^構(gòu)件630上對應(yīng)兩個封裝的鍍層642的部分上形成，或者可以僅在一 個封裝上形成。在這一點上，沒有形成電極圖案的鍍層連接到第一半導(dǎo)體 封裝的板的地，因此，鍍層可以用作為電磁波屏蔽結(jié)構(gòu)。
這些實施例可以使用封裝方法以超小外形來實現(xiàn)堆疊型半導(dǎo)體封裝， 因此堆疊型半導(dǎo)體封裝可以應(yīng)用于例如多芯片封裝(MCP)和系統(tǒng)級封 裝(SIP)的各種類型的封裝。同時，堆疊型半導(dǎo)體封裝可以以封裝結(jié)構(gòu) 提供，這可以在例如蜂窩電話和耳機的設(shè)備中保證空間。
雖然描述了實施例，這^L:沈明性的目的，并且本發(fā)明并不局限于此。 應(yīng)該理解，本領(lǐng)域的技術(shù)人員可以設(shè)計多種其他修改和實施例，其將落入
94^>開的原理的精神和范圍內(nèi)。 工業(yè)適用性
根據(jù)實施例的半導(dǎo)體封裝及其制造方法將其他封裝或部件安裝到半 導(dǎo)體封裝上來實現(xiàn)超小型封裝的裝配。
同時，由于應(yīng)用堆疊型半導(dǎo)體封裝的產(chǎn)品可以^L^^小化并且以高密 度集成，因此有效地保證產(chǎn)品內(nèi)的空間。 ，
權(quán)利要求
1. 一種半導(dǎo)體封裝，包括板上的芯片部件；模構(gòu)件，保護所述芯片部件；和在所述模構(gòu)件上的鍍層，包括連接到所述板的圖案的電極圖案。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述鍍層的所述電極圖 案在所述鍍層的部分區(qū)域和整個區(qū)域之一上形成。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述鍍層的所述電極圖 案選擇性地連接到所述板的布線圖案和通孔。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中至少一個芯片部件和另 一半導(dǎo)體封裝中的一個安裝在所述鍍層的所述電極圖案上。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述鍍層通過堆疊一個 或多個4吏用至少Cu、 Ni、 AU和導(dǎo)電材料之一的層而形成。
6. —種半導(dǎo)體封裝，包括第一半導(dǎo)體封裝，包括第一板上的第一芯片部件、保護所述第一芯片 部件的第一模構(gòu)件、所述第一才莫構(gòu)件上的第一鍍層，所述第一鍍層包括連 接到所述第一板的圖案的電極圖案；和在所述第 一半導(dǎo)體封裝的所述電極圖案上的第二半導(dǎo)體封裝。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝，其中所述第二半導(dǎo)體封裝包 括在所述第一半導(dǎo)體封裝上的一側(cè)和另 一側(cè)上的多個半導(dǎo)體封裝。
8. 根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝，包括在所述第二半導(dǎo)體封裝 的電極圖案上的至少一個第三半導(dǎo)體封裝。
9. 根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝，其中所述第二半導(dǎo)體封裝包括第二板，所述第二板連接到所述第 一半導(dǎo)體封裝的所述電極圖案； 所述第二板上的第二芯片部件； 保護所述第二芯片部件的第二^構(gòu)件；和所述第二模構(gòu)件上的第二鍍層，所述第二鍍層連接到所述第二板的圖
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體封裝，其中所述第二鍍層連接到所 述第二板的接地部分。
11. 根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝，其中所述第二半導(dǎo)體封裝包 括與所述第 一半導(dǎo)體封*4目比相同種類或不同種類的第二芯片部件。
12. 根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝，其中所述第一半導(dǎo)體封裝和 所述第二半導(dǎo)體封裝在尺寸+彼此相同或不同。
13. 根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝，其中所述第一半導(dǎo)體封裝的 所述第一鍍層的所述電極圖案使用焊料結(jié)合在所述第二半導(dǎo)體封裝的板 下。
14. 根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝，其中所述第一半導(dǎo)體封裝的 所述第 一鍍層的 一端連接到所述第 一板的布線圖案。
15. 根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝，其中所述第一鍍層通過堆疊 一個或多個^f吏用至少Cu、 Ni、 Au和導(dǎo)電材料之一的層來形成。
16. —種用于制造半導(dǎo)體封裝的方法，所述方法包括 在板上安裝芯片部件；在所述板的所述芯片部件上形成模構(gòu)件；蝕刻所，構(gòu)件和所a的部分以暴露所^的布線圖案；在所^構(gòu)件和所i^l的所暴露的部分上形成鍍層；以及 在所述M上形成電極圖案。
17. 根據(jù)權(quán)利要求16所述的方法，其中所述鍍層的所述電極圖案在 所述鍍層的部分區(qū)域和整個區(qū)域之一上形成。
18. 根據(jù)權(quán)利要求16所述的方法，其中芯片部件和半導(dǎo)體封裝至少 之一被安裝到所述鍍層的所述電極圖案上。
19. 根據(jù)權(quán)利要求16所述的方法，包括通過使用將第二半導(dǎo)體封裝 安裝到所述鍍層的所述電極圖案上的方法來安裝多級的堆疊結(jié)構(gòu)的多個 半導(dǎo)體封裝。
20. 根據(jù)權(quán)利要求19所述的方法，其中所述第二半導(dǎo)體封裝被安裝 到所述鍍層的所述電極圖案的一側(cè)和另一側(cè)上。
全文摘要
本發(fā)明提供一種半導(dǎo)體封裝及其制造方法。根據(jù)實施例的半導(dǎo)體封裝包括板上的芯片部件、模構(gòu)件、和模構(gòu)件上的鍍層。鍍層包括連接到板的圖案的電極圖案。鍍層的電極圖案上可以安裝至少一個芯片部件和至少另一個半導(dǎo)體封裝中的至少其中之一。
文檔編號H01L23/28GK101501842SQ200780029965
公開日2009年8月5日 申請日期2007年12月18日 優(yōu)先權(quán)日2006年12月23日
發(fā)明者孫炅楱 申請人:Lg伊諾特有限公司