專利名稱：半導(dǎo)體芯片、半導(dǎo)體安裝模塊、移動(dòng)裝置通信設(shè)備、半導(dǎo)體芯片的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體芯片，特別是涉及在電極上形成電容器的半導(dǎo)體芯 片。本發(fā)明還涉及具備如此的半導(dǎo)體芯片的半導(dǎo)體安裝模塊以及電容器的 形成方法。
背景技術(shù)：
在半導(dǎo)體集成電路(以下，稱為「LSI」)中若施加急速變化的負(fù)載， 則由在電源和LSI之間的布線上存在的寄生電阻或寄生電感產(chǎn)生電壓下 降。此時(shí)，寄生電阻或寄生電感大且負(fù)載電流的變動(dòng)時(shí)間越短，電壓下降 得越大。近年來，LSI的工作頻率成為從數(shù)百M(fèi)Hz到GHz程度，由于時(shí) 鐘的啟動(dòng)時(shí)間變得非常短，電壓下降也越來越大，易于引起LSI的誤動(dòng)作 (例如，參照專利文獻(xiàn)O。
為了減小如此的電壓下降，在LSI的電源線與地線之間并列地配置電 容器是有效的。這樣的電容器， 一般地稱為去耦電容器(decoupling capacitor)或旁路電容器(bypass capacitor)。
為了抑制LSI的電壓下降，去耦電容器優(yōu)選盡可能地在LSI的近旁進(jìn) 行配置。這樣，若離開LSI而配置電容器，則布線長(zhǎng)變長(zhǎng)，由此L成分 (電感成分)變大而會(huì)產(chǎn)生延遲。因此，如圖l所示，多數(shù)情況為接近于 安裝在印刷基板11上的半導(dǎo)體芯片(LSI) 12的周圍來配置去耦電容器 13。特開2002-33453號(hào)公報(bào) 然而，在圖l表示的配置例中，在印刷基板上的安裝面積變大，不利 于電子設(shè)備的小型輕量化。即，伴隨電子設(shè)備的小型化*薄型化、高性能 化，安裝于印刷基板的電子零件的安裝面積受到進(jìn)一步制約，例如搭載于 手機(jī)的印刷基板的情況，即使作為經(jīng)驗(yàn)知道優(yōu)選在接近LSI的周圍來配置去耦電容器，但在布線基板上確保安裝它的區(qū)域是困難的。或者，安裝去 耦電容器比安裝其它零件的區(qū)域要受到更進(jìn)一步大的限制。
此外，專利文獻(xiàn)l中雖公開了在半導(dǎo)體設(shè)備(LSI)的最上層形成了
薄膜電容器的技術(shù)，但對(duì)用于抑制LSI的電壓下降的去耦電容器需要電容
較大的電容器，在專利文獻(xiàn)1中所公開的薄膜電容器的構(gòu)造上，電容不足
以來抑制LSI的電壓下降。
如此，在以往的技術(shù)中，難于解決為了抑制LSI的電壓下降而確保電 容器所需要的電容與安裝面積之間的問題。

發(fā)明內(nèi)容
本發(fā)明鑒于上述的問題點(diǎn)而提出，其主要目的在于，提供形成用于抑 制LSI電壓下降的合適的電容器的半導(dǎo)體芯片。
本發(fā)明的半導(dǎo)體芯片，是在半導(dǎo)體基板上，設(shè)置至少其表面是由鋁電 極形成的元件電極，
對(duì)所述鋁電極的表面進(jìn)行粗面化，
在所述鋁電極上設(shè)置氧化膜，
在所述氧化膜上設(shè)置導(dǎo)電膜，
由所述鋁電極、所述氧化膜、和所述導(dǎo)電膜形成電容器。
在優(yōu)選的實(shí)施方式中，對(duì)所述鋁電極的表面進(jìn)行粗面化，直到具有 50倍以上的擴(kuò)面率的狀態(tài)。
在優(yōu)選的實(shí)施方式中，將所述鋁電極的表面粗面化到具有50倍-120 倍以上的擴(kuò)面率的狀態(tài)。
在優(yōu)選的實(shí)施方式中，將所述鋁電極的表面粗面化到具有100倍的擴(kuò) 面率的狀態(tài)。
在優(yōu)選的實(shí)施方式中，所述導(dǎo)電膜由導(dǎo)電性高分子構(gòu)成。 在優(yōu)選的實(shí)施方式中，所述元件電極的一部分由鈍化膜覆蓋。 在優(yōu)選的實(shí)施方式中，所述元件電極，由多個(gè)金屬層構(gòu)成， 多個(gè)金屬層的最下層，形成在半導(dǎo)體基板上， 在所述最下層上，經(jīng)由基底電極而形成所述鋁電極。 本發(fā)明的半導(dǎo)體安裝模塊，具備所述半導(dǎo)體芯片和安裝所述半導(dǎo)體芯片的安裝基板。
在優(yōu)選的實(shí)施方式中，具備本發(fā)明的半導(dǎo)體安裝模塊而構(gòu)成便攜式移 動(dòng)通信設(shè)備。
本發(fā)明的電容器的形成方法，包括 對(duì)具有多個(gè)元件電極的半導(dǎo)體芯片進(jìn)行準(zhǔn)備的工序；
覆蓋所述多個(gè)元件電極而在所述半導(dǎo)體芯片的元件電極形成面形成 基底電極的工序；
在位于各個(gè)所述元件電極的上方的所述基底電極表面部位，選擇性地 形成鋁電極的工序；
在對(duì)所述基底電極施加了電壓的狀態(tài)下，使所述鋁電極進(jìn)行陽(yáng)極氧
化，對(duì)該鋁電極的表面進(jìn)行粗面化，并且在該鋁電極上形成氧化膜的工序; 和
在所述氧化膜上形成導(dǎo)電膜的工序。
根據(jù)本發(fā)明，通過在半導(dǎo)體芯片的鋁電極上形成電容器，能夠在半導(dǎo) 體芯片的極近的位置上配置去耦電容器，并且該電容器，由于具有在粗面 化了的表面所形成的表面積大的氧化膜(電介質(zhì))，所以電容比較大。由 此，可有效抑制半導(dǎo)體芯片(LSI)的電壓下降，此外，可解決安裝面積 的問題。


圖1是表示在半導(dǎo)體芯片的周圍配置了去耦電容器的結(jié)構(gòu)例的俯視圖。
圖2A是模式化表示本發(fā)明的實(shí)施方式的半導(dǎo)體安裝模塊200的結(jié)構(gòu) 的剖視圖。
圖2B是模式化表示本發(fā)明的實(shí)施方式的半導(dǎo)體芯片100的結(jié)構(gòu)的剖 視圖。
圖3A是模式化表示本發(fā)明的實(shí)施方式的電容器50的主要部分的結(jié) 構(gòu)的剖視圖。
圖3B是進(jìn)一步模式化表示本發(fā)明的實(shí)施方式的電容器50的主要部 分的結(jié)構(gòu)的剖視圖。
6圖4A是用于說明電容器50的制造方法的工序圖(1)。
圖4B是用于說明電容器50的制造方法的工序圖(2)。 圖4C是用于說明電容器50的制造方法的工序圖(3)。 圖4D是用于說明電容器50的制造方法的工序圖(4)。 圖5A是用于說明電容器50的制造方法的工序圖(5)。 圖5B是用于說明電容器50的制造方法的工序圖(6)。 圖6A是用于說明電容器50的制造方法的工序圖(7)。 圖6B是用于說明電容器50的制造方法的工序圖(8)。 圖6C是用于說明電容器50的制造方法的工序圖(9)。 圖7是模式化表示本發(fā)明的實(shí)施方式的移動(dòng)裝置通信設(shè)備的結(jié)構(gòu)的 立體圖。
圖中IO —基板(半導(dǎo)體基板)，ll一印刷基板，13 —去耦電容器，
20—鋁電極(元件電極)，20A—鋁電極(上部電極)，22—氧化膜，24— 導(dǎo)電膜(固體電解質(zhì))，26 —碳糊，27—銀膏，28—鍍Ni/Au電極(阻障 金屬)，30 —鈍化膜，40—基底電極(供電層)，42 —光刻膠，43 —開口部， 50—電容器，100—半導(dǎo)體芯片，200—半導(dǎo)體安裝模塊，300 —移動(dòng)裝置 通信設(shè)備。
具體實(shí)施例方式
本發(fā)明的發(fā)明者，探討了在對(duì)安裝面積有嚴(yán)格限制的電子設(shè)備(例如 便攜移動(dòng)通信設(shè)備)的印刷基板上，優(yōu)選將去耦電容器(或者旁路電容器) 進(jìn)行什么樣的配置。去耦電容器，如果越接近半導(dǎo)體芯片來進(jìn)行配置，則 越能夠排除L成分的影響，但實(shí)際上，在要求高密度安裝的印刷基板上， 只為了去耦電容器優(yōu)先來確保安裝區(qū)域是困難的。其中，本發(fā)明的發(fā)明者， 雖然想出在半導(dǎo)體芯片的元件電極(鋁電極)上直接形成電容器的想法， 但若只是在半導(dǎo)體芯片上僅形成電容器，則與在專利文獻(xiàn)1 (特開 2002-33453號(hào)公報(bào))中所公開的發(fā)明相同，難于確保為了抑制LSI的電 壓下降所需要的電容。
立足于此，本發(fā)明的發(fā)明者，對(duì)在鋁電極上形成能夠確保較大電容的 去耦電容器(電容器)的方法進(jìn)行專心探討研究而作出本發(fā)明。以下， 一邊參照附圖， 一邊對(duì)本發(fā)明的實(shí)施方式進(jìn)行說明。在以下的 附圖中，為了簡(jiǎn)化說明，將具有實(shí)質(zhì)上相同的功能的結(jié)構(gòu)要素用相同的參 照符號(hào)來表示。并且，本發(fā)明不限定于以下的實(shí)施方式。
一邊參照?qǐng)D2A、圖2B以及圖3A、圖3B， 一邊對(duì)本發(fā)明的實(shí)施方式 的半導(dǎo)體安裝模塊進(jìn)行說明。
圖2A是模式化表示半導(dǎo)體安裝模塊200的整體結(jié)構(gòu)，圖2B是模式 化表示本發(fā)明的實(shí)施方式的半導(dǎo)體芯片100的主要部分的截面結(jié)構(gòu)，圖 3A、圖3B是模式化表示形成于半導(dǎo)體芯片100的元件電極上的電容器 50的結(jié)構(gòu)。
本實(shí)施方式的半導(dǎo)體安裝模塊200，如圖2A所示，具有安裝基板210 和半導(dǎo)體芯片(半導(dǎo)體集成電路)100。半導(dǎo)體芯片100安裝于安裝基板 210的表面(圖中，上面)。在安裝基板210的表面設(shè)置了基板電極220。 在半導(dǎo)體芯片100的底面(圖中，下面)，設(shè)置了鋁電極(元件電極)20。 基板電極220與鋁電極(元件電極)20相對(duì)應(yīng)，若半導(dǎo)體芯片100被安 裝于安裝基板210上，則兩電極210、 20是相互對(duì)置的。在相對(duì)置的基板 電極210與鋁電極(元件電極)20之間設(shè)置了焊錫230，基板電極220 和鋁電極(元件電極)20通過焊錫230分別電連接。半導(dǎo)體芯片100和 安裝基板210的連接部位，是由密封樹脂240來密封的。
半導(dǎo)體芯片100，如圖2B所示，具有基板(半導(dǎo)體基板)10。在基 板10上制成由硅等形成的半導(dǎo)體集成電路(LSI;未圖示)。鋁電極(元 件電極)20與半導(dǎo)體集成電路電連接。在至少1個(gè)鋁電極(元件電極) 20上形成電容器即電容器50。
圖3A是對(duì)電容器50進(jìn)行了放大的示意圖，圖3B是進(jìn)一步對(duì)圖3A 的電容器50的主要部分進(jìn)行了放大的示意圖。如圖3A、圖3B所示，鋁 電極(元件電極)20的表面被粗面化。在本發(fā)明中所謂粗面化，稱為提 高其表面的擴(kuò)面率，具體而言，將表面的擴(kuò)面率提高到50倍以上的狀態(tài) 定義為粗面化狀態(tài)。進(jìn)而在本發(fā)明中，將50 120倍當(dāng)作優(yōu)選的擴(kuò)面率， 最佳值是100倍左右。此外，如圖3B所示，粗面化了的鋁電極(元件電 極)20的表面成為樹狀分支的復(fù)雜的形狀，即，成為海綿狀態(tài)。
在粗面化了的表面上形成氧化膜22。氧化膜22是構(gòu)成鋁電極(元件電極)20的鋁的氧化膜。即氧化膜22是對(duì)鋁電極(元件電極)20的表面 進(jìn)行了粗面化后，通過氧化其表面而形成的。在氧化膜22上，形成導(dǎo)電 膜(固定電解質(zhì))24，本實(shí)施方式的導(dǎo)電膜(固定電解質(zhì))24，例如由固 體電解質(zhì)、導(dǎo)電性高分子等(例如，聚吡咯(polyprrole)、聚噻吩 (polytliiopheiie)、聚苯胺(polyaniline))所構(gòu)成。
在本實(shí)施方式的結(jié)構(gòu)中，電容器50由鋁電極(元件電極)20、氧化 膜22和導(dǎo)電膜(固體電解質(zhì))24所構(gòu)成。S卩，鋁電極(元件電極)20 形成下層電極，導(dǎo)電膜(固體電解質(zhì))24形成上層電極，其間的氧化膜 22成為電介質(zhì)。在圖示的示例中，在導(dǎo)電膜(固體電解質(zhì))24上堆積了 碳糊26，在其之上，形成鍍Ni/Au電極(阻障金屬(barriermetal)) 28。
并且，在本實(shí)施方式中，鋁電極(元件電極)20的一部分，由形成 于基板(半導(dǎo)體基板)IO上的鈍化(passivation)膜30所覆蓋。鈍化膜 30，例如是由氮化物形成的膜(SiN膜等)或由聚酰亞胺(polyimide)膜 形成，保護(hù)基板(半導(dǎo)體基板)10的表面。此外，基板(半導(dǎo)體基板) IO不限于硅基板，也可以是由其它半導(dǎo)體材料所構(gòu)成的基板(例如，SiC 基板、GaN基板)，而且，也可以如SOI基板那樣由至少在表面形成半導(dǎo). 體層的基板構(gòu)成。
在本實(shí)施方式的半導(dǎo)體芯片100中，對(duì)鋁電極(元件電極)20的表 面進(jìn)行粗面化，并且在該粗面化了的表面上形成鋁的氧化膜22來形成電 容器50。通過在半導(dǎo)體芯片100的鋁電極(元件電極)20上形成電容器 50，從而成為在LSI等的半導(dǎo)體芯片100的極近的位置上配置去耦電容器， 即可形成實(shí)質(zhì)上為零的L成分(電感成分)。此外，構(gòu)成本實(shí)施方式的電 容器50的電介質(zhì)(氧化膜22)，由于形成于粗面化了的鋁電極(元件電 極)20的表面，所以易于增加電容器的電容，其結(jié)果，能夠?qū)崿F(xiàn)可有效 抑制半導(dǎo)體芯片100的電壓下降的電容器50。例如，若在以50 120倍 左右的擴(kuò)面率來粗面化0.1皿2的鋁電極(元件電極)20后，配備該鋁電 極20而形成電容器50，則該電容為0.1W (或該值以上)，對(duì)去耦電容器 而言成為足夠的值。
并且，本實(shí)施方式的電容器50，由于形成于半導(dǎo)體芯片100的鋁電 極(元件電極)20上，與在半導(dǎo)體芯片的周圍另外配置電容部件(電容器)的情況相比較，可避免印刷基板的安裝面積的問題。即在本實(shí)施方式
的半導(dǎo)體芯片100中，在鋁電極(元件電極)20上形成了電容器50，所 以在安裝基板(印刷基板)上安裝本實(shí)施方式的半導(dǎo)體芯片100來形成半 導(dǎo)體安裝模塊時(shí)，在圖l表示的示例中，不再需要位于半導(dǎo)體芯片12周 圍的去耦電容器13的區(qū)域。并且，用于安裝半導(dǎo)體芯片100的安裝基板 (印刷基板)，既可以是剛性基板，也可以是撓性基板或剛撓性基板。
此處，對(duì)圖2A、圖2B、以及圖3A、圖3B中表示的結(jié)構(gòu)例的尺寸等 舉例表示如下。基板(半導(dǎo)體基板)IO是厚度100Mm的硅基板，鋁電極
(元件電極)20是厚度為40Mm、長(zhǎng)0. 1鵬X寬0. l腿的鋁電極。并且， 鋁電極(元件電極)20的形狀，不限于矩形，也可是其它的形狀(例如 圓形)。導(dǎo)電膜(固體電解質(zhì))24由聚吡咯形成，碳糊26的厚度是3剛。-作為鍍Ni/Au電極(阻障金屬)28，可使用Ni/Au鍍層。
接著， 一邊參照?qǐng)D4A 圖4D、圖5A、圖5B、圖6A 圖6C， 一邊 對(duì)本實(shí)施方式的電容器50的制造方法進(jìn)行說明。
首先，如圖4A所示，準(zhǔn)備形成了作為元件電極的鋁電極(元件電極) 20的半導(dǎo)體芯片。鋁電極(元件電極)20形成于基板(半導(dǎo)體基板)10 上，在圖示的示例中，鋁電極(元件電極)20的一部分(外緣部)，雖由 形成于基板(半導(dǎo)體基板)10上的鈍化膜30所覆蓋，但鋁電極(元件電 極)20的中央是露出的。
并且此處表示的半導(dǎo)體芯片，雖表示了在基板(半導(dǎo)體基板)上形成 了鋁電極(元件電極)20的半導(dǎo)體設(shè)備，但也可以將封裝了裸芯片的半 導(dǎo)體封裝(例如芯片尺寸封裝(CSP)等)作為半導(dǎo)體芯片來使用，也可 以在該半導(dǎo)體封裝的鋁電極(元件電極)20上同樣地形成鋁電極20。
接著，如圖4B所示，在基板(半導(dǎo)體基板)10或鈍化膜30之上形 成基底電極40以使覆蓋鋁電極(元件電極)20?；纂姌O40是在后面工 序的陽(yáng)極氧化時(shí)用于作為供電層發(fā)揮功能的電極?；纂姌O(供電層)40 例如由Cr/Cu形成?；纂姌O(供電層)40的厚度，例如是0.05 2Mm 程度。
接著，如圖4C所示，在基底電極(供電層)40上形成規(guī)定圖案的光 刻膠42。進(jìn)而，在光刻膠42上，在與鋁電極(元件電極)20同樣的位置上形成開口部。開口部43通過所周知的照相平版(Photolithography)技
術(shù)而形成。
接著，如圖4D所示，利用光刻膠42的開口部43，通過在基底電極 (供電層)40上成膜鋁，形成鋁電極(上部電極)20A。鋁電極(上部電 極)20A，例如形成10 80他程度的厚度。并且，如該示例，在元件電 極由多個(gè)層所構(gòu)成的情況下，鋁電極(上部電極)20A可由鋁構(gòu)成，所以 其下層的鋁電極(元件電極)20也可由其它金屬(例如銅)構(gòu)成。
此后，如圖5A所示，將基底電極(供電層)40作為供電層來施加交 流電流，并在將鹽酸作為主體的電解液中進(jìn)行電解蝕刻來粗面化表面。此 處，作為粗面化狀態(tài)，稱為增大基底電極40的表面的擴(kuò)面率。此后，在 中性的電解液中對(duì)基底電極(供電層)40施加電壓，進(jìn)行鋁電極(上部 電極)20A的陽(yáng)極氧化。通過此陽(yáng)極氧化，鋁電極(上部電極)20A的表 面進(jìn)一步粗面化，并如圖3B所示，擴(kuò)面率增加至50 120倍左右，進(jìn)而 在其表面形成氧化膜22。施加的電壓，例如是30 100V左右，并且，氧 化膜22的厚度，例如是20 120nm左右。
在陽(yáng)極氧化處理之后，如圖5B所示，在基板(半導(dǎo)體基板)10或鈍 化膜30上形成導(dǎo)電膜(固體電解質(zhì))24，以使覆蓋形成了氧化膜22的鋁 電極(上部電極)20A。導(dǎo)電膜(固體電解質(zhì))24，由于覆蓋粗面化了的 鋁電極(上部電極)20A的表面，所以可在粗面化后的凹凸的間隙中進(jìn)行 填充。在此階段，由于夾持成為電介質(zhì)層的氧化膜22而形成導(dǎo)電層(20A、 24)，所以形成電容器50。并且，導(dǎo)電膜(固體電解質(zhì))24的厚度例如是 1 3Mm左右。
此后，如圖6A所示，在覆蓋鋁電極(上部電極)20A的導(dǎo)電膜(固 體電解質(zhì))24上層疊碳糊26。碳糊26的厚度，例如是O. 1 5Mm左右， 銀膏27的厚度，例如是3 15Mm左右。
接著，如圖6B所示，在銀膏27的表面，形成鍍Ni/Au電極(阻障金 屬)28。由此，得到在鋁電極(上部電極)20A上形成了電容器50的半 導(dǎo)體芯片100。
根據(jù)需要，如圖6C所示，對(duì)光刻膠42和基底電極(供電層)40的 無用的部分進(jìn)行去除。該去除，例如可實(shí)施由堿溶液剝離光刻膠42，進(jìn)
ii而由適于基底電極(供電層)40的材質(zhì)的公知的蝕刻液來蝕刻基底電極
(供電層)40的無用部分。此處，也可以殘留光刻膠42的一部分(例如構(gòu)成電容器50的層的下方)，或者在去除了光刻膠42之后，為了保護(hù)電容器50也可提供新的其它材料(例如樹脂)。
并且，在本實(shí)施方式中，雖然設(shè)置鋁電極(上部電極)20A并在其上形成電容器50，但也可將基板(半導(dǎo)體基板)IO上的鋁電極(元件電極)20進(jìn)行陽(yáng)極氧化，來形成電容器50。此外，當(dāng)替代A1電極而由鉭或鈮(niobium)構(gòu)成電極時(shí)，也可以由該材料的氧化膜構(gòu)筑電容器，但若考慮量產(chǎn)性 產(chǎn)品成本等，則使用Al電極技術(shù)意義更大。
此外，電容器50的形成之處，除了半導(dǎo)體裸芯片的元件電極之外，半導(dǎo)體裸芯片安裝于插入機(jī)構(gòu)(interposer)，在該插入機(jī)構(gòu)的電極安裝于布線基板(印刷基板)上時(shí)，在該插入機(jī)構(gòu)的電極(即包括插入機(jī)構(gòu)的半導(dǎo)體封裝的電極，或者包括插入機(jī)構(gòu)的半導(dǎo)體安裝模塊(例如，多片組件(multichip module)的電極)上，也可形成本實(shí)施方式的電容器50。若是具備了本實(shí)施方式的電容器50的半導(dǎo)體芯片100，則如圖7所示，即使在手機(jī)等對(duì)安裝面積有嚴(yán)格制約的電子設(shè)備(例如便攜式移動(dòng)通信設(shè)備)300中所收納的印刷基板310上，也能夠容易地配置去耦電容器(或旁路電容器)，并且該電容器50形成于半導(dǎo)體芯片的鋁電極(元件電極)20上，所以實(shí)質(zhì)上能夠以零距離進(jìn)行配置，可有效地排除L成分的影響。并且，若是本實(shí)施方式電容器50的結(jié)構(gòu)，則可易于實(shí)現(xiàn)為了抑制LSI的電壓下降確保所需要的電容。
并且，作為便攜式移動(dòng)通信設(shè)備，除了手機(jī)，雖然可列舉安裝面積的制約嚴(yán)格的PDA或筆記本計(jì)算機(jī)，但除此之外，即使針對(duì)數(shù)字照相機(jī)、數(shù)字?jǐn)z像機(jī)、平板顯示器(flat-panel display)等的電子設(shè)備，本實(shí)施方式的半導(dǎo)體芯片100也可廣泛適用。
以上，雖通過優(yōu)選的實(shí)施方式對(duì)本發(fā)明進(jìn)行了說明，但此記述不是限定事項(xiàng)，當(dāng)然，可有各種改變。工業(yè)上利用的可能性
根據(jù)本發(fā)明，可提供形成了能夠有效抑制LSI的電壓下降的電容器的半導(dǎo)體芯片。
權(quán)利要求
1. 一種半導(dǎo)體芯片，在半導(dǎo)體基板上，設(shè)置至少其表面是由鋁電極形成的元件電極，對(duì)所述鋁電極的表面進(jìn)行粗面化，在所述鋁電極上設(shè)置氧化膜，在所述氧化膜上設(shè)置導(dǎo)電膜，由所述鋁電極、所述氧化膜、和所述導(dǎo)電膜形成電容器。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體芯片，其特征在于， 對(duì)所述鋁電極的表面進(jìn)行粗面化，直到具有50倍以上的擴(kuò)面率的狀態(tài)。
3. 根據(jù)權(quán)利要求l所述的半導(dǎo)體芯片，其特征在于， 將所述鋁電極的表面粗面化到具有50倍-120倍以上的擴(kuò)面率的狀態(tài)。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其特征在于， 將所述鋁電極的表面粗面化到具有100倍的擴(kuò)面率的狀態(tài)。
5. 根據(jù)權(quán)利要求l所述的半導(dǎo)體芯片，其特征在于， 所述導(dǎo)電膜由導(dǎo)電性高分子構(gòu)成。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片，其特征在于， 所述元件電極的一部分由鈍化膜覆蓋。
7. 根據(jù)權(quán)利要求l所述的半導(dǎo)體芯片，其特征在于， 所述元件電極，由多個(gè)金屬層構(gòu)成， 多個(gè)金屬層的最下層，形成在半導(dǎo)體基板上， 在所述最下層上，經(jīng)由基底電極而形成所述鋁電極。
8. —種半導(dǎo)體安裝模塊，具備 權(quán)利要求l的半導(dǎo)體芯片；和 安裝所述半導(dǎo)體芯片的安裝基板。
9. 一種便攜式移動(dòng)通信設(shè)備，具備 權(quán)利要求5的半導(dǎo)體安裝模塊。
10. —種半導(dǎo)體芯片的制造方法，包括 對(duì)具有多個(gè)元件電極的半導(dǎo)體芯片進(jìn)行準(zhǔn)備的工序；覆蓋所述多個(gè)元件電極而在所述半導(dǎo)體芯片的元件電極形成面形成 基底電極的工序；在位于各個(gè)所述元件電極的上方的所述基底電極表面部位，選擇性地 形成鋁電極的工序；在對(duì)所述基底電極施加了電壓的狀態(tài)下，使所述鋁電極進(jìn)行陽(yáng)極氧化，對(duì)該鋁電極的表面進(jìn)行粗面化，并且在該鋁電極上形成氧化膜的工序; 和在所述氧化膜上形成導(dǎo)電膜的工序。
11. 根據(jù)權(quán)利要求10所述的半導(dǎo)體芯片的制造方法，其特征在于， 在對(duì)所述鋁電極進(jìn)行陽(yáng)極氧化之前，由電解蝕刻預(yù)先對(duì)該鋁電極的表面進(jìn)行粗面化。
12. 根據(jù)權(quán)利要求10所述的半導(dǎo)體芯片的制造方法，其特征在于， 對(duì)所述鋁電極的表面進(jìn)行粗面化，直到具有50倍以上的擴(kuò)面率的狀態(tài)。
13. 根據(jù)權(quán)利要求10所述的半導(dǎo)體芯片的制造方法，其特征在于， 將所述鋁電極的表面粗面化到具有50-120倍以上的擴(kuò)面率的狀態(tài)。
14. 根據(jù)權(quán)利要求10所述的半導(dǎo)體芯片的制造方法，其特征在于， 將所述鋁電極的表面粗面化到具有100倍的擴(kuò)面率的狀態(tài)。
全文摘要
本發(fā)明提供一種具有可有效抑制LSI的電壓下降的電容器的半導(dǎo)體芯片。在半導(dǎo)體基板上，設(shè)置至少其表面是由鋁電極形成的元件電極。對(duì)所述鋁電極的表面進(jìn)行粗面化。在所述鋁電極上設(shè)置氧化膜。在所述氧化膜上設(shè)置導(dǎo)電膜。由所述鋁電極、所述氧化膜、和所述導(dǎo)電膜形成電容器。
文檔編號(hào)H01L21/822GK101506965SQ20078003077
公開日2009年8月12日 申請(qǐng)日期2007年8月24日 優(yōu)先權(quán)日2006年9月21日
發(fā)明者中谷誠(chéng)一, 小掠哲義, 平野浩一 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社