專利名稱：用于半導(dǎo)體電路小片的三維封裝的可堆疊封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種三維可堆疊半導(dǎo)體封裝，且更特定來說，涉及一種用于涉及無引線 封裝的封裝類型的三維可堆疊半導(dǎo)體封裝。
背景技術(shù)：
隨著半導(dǎo)體集成電路芯片變得更加多功能且高度集成，芯片包含較多的結(jié)合焊墊 (或端子焊墊)，且因此用于芯片的封裝具有較多的外部端子(或引線)。當(dāng)具有沿著封 裝周邊的引線的常規(guī)塑料封裝必須容納大量電連接點時，封裝的占據(jù)面積增加。然而， 許多電7系統(tǒng)中的目標(biāo)是最小化系統(tǒng)的總體尺、j、因此，為了容納大量引腳而不增加封 裝的占據(jù)面積，封裝的引腳間距(或引線間距)必須減小。然而，小于大約0.4 mm的 引腳間距帶來許多技術(shù)問題。舉例來說，對具有小于0.4 mm的引腳間距的封裝進行修 整需要昂貴的修整工具，且引線容易在封裝的處置期間彎曲。另外，此類封裝的表面安 裝由f所需的關(guān)鍵的對準(zhǔn)步驟而要求成本較高且復(fù)雜的表面安裝工藝。
因此，為了避免與常規(guī)精細(xì)間距封裝相關(guān)聯(lián)的技術(shù)問題，已有人提出具有分區(qū)陣列 (area array)或無引線外部端子的封裝。這些封裝包含球柵陣列封裝、芯片級封裝、四 方扁平無引線(QFN)封裝以及雙列扁平無引線(DFN)封裝。半導(dǎo)體行業(yè)目前使用若 干芯片級封裝。微球柵陣列封裝(pBGA)和凸點芯片載體(BCC)是芯片級封裝的實 例。^BGA封裝包含上面有形成導(dǎo)電圖案的聚酰亞胺帶且采用與常規(guī)塑料封裝完全不同 的制造工藝。凸點芯片載體封裝包含襯底，所述襯底具有圍繞銅合金板的頂面的中央部 分形成的凹槽以及形成于凹槽中的電鍍層。因此，芯片級封裝使用專用的封裝材料和工 藝，其增加了封裝制造成本。
圖1A是現(xiàn)有技術(shù)的典型塑料囊封封裝IOO(展示封裝的俯視圖IOOA、仰視圖100B 以及側(cè)視圖IOOC)。特定來說，囊封封裝100是QFN封裝。QFN封裝100是無引線封 裝，其中對印刷電路板(PCB)的電接觸是通過將封裝100的底部100B表面上的焊接 區(qū)(land)焊接到PCB而形成的，而不是以較傳統(tǒng)形成的周邊引線焊接到PCB。
圖1B是使用中的現(xiàn)有技術(shù)QFN封裝IOO的橫截面圖，且包含一銅焊接區(qū)IOI、多 個焊料鍍敷區(qū)域103、多個金引線導(dǎo)線105以及一向下結(jié)合區(qū)域107。銅焊接區(qū)101常 常鍍敷材料U5 (例如銀)，所述材料經(jīng)施加以便于金或鋁導(dǎo)線結(jié)合(未圖示)。集成電路電路小片109以合適的電路小片附接材料113 (例如熱環(huán)氧樹脂)附接到QFN封裝 100。施加模制化合物111或其它覆蓋材料以完成QFN封裝100。
岡此，使用常規(guī)封裝材料和工藝的例如QFN或DFN的集成電路封裝僅可通過僅存 在于封裝底面上的銅引線框101/鍍敷區(qū)域103 (圖IB)的下部部分接入，以用于例如到 印刷電路板的電互連。因此，在給定的印刷電路板占據(jù)面積中提供較高密度的集成電路 封裝需要一種允許集成電路封裝以位于彼此之卜.乃至并排的方式容易地堆疊的方式。

發(fā)明內(nèi)容
在一個示范性實施例中，本發(fā)明是一種無引線三維可堆疊半導(dǎo)體封裝的襯底條帶組 件，其在例如四個外圍邊緣的頂部、底部和側(cè)面上具有安裝接觸件。所述襯底條帶可經(jīng) 制造以用于安裝爭個電組件(例如，集成電路電路小片)或可以X — Y矩陣模式布置多 個襯底條帶。所述條帶矩陣稍后可單體化為各個封裝條帶以用于無引線封裝。
每一襯底條帶包含無引線外部部分，所述無引線外部部分具有多個彼此電隔離的區(qū) 段。每一區(qū)段具有扁平導(dǎo)線結(jié)合區(qū)域以及基本上垂直于所述扁平導(dǎo)線結(jié)合區(qū)域的側(cè)壁區(qū) 域。所述側(cè)壁區(qū)域以同心的方式定位于所述外部部分的最外周邊上。
每一襯底條帶還包含內(nèi)部部分，其以同心的方式定位于所述外部部分內(nèi)且與所述外 部部分電隔離。所述內(nèi)部部分比所述外部部分的所述側(cè)壁區(qū)域薄，且經(jīng)設(shè)計以充當(dāng)用于 集成電路電路小片或其它電組件的附接區(qū)域。所述內(nèi)部部分與所述集成電路電路小片 (或組件)的組合厚度小于所述側(cè)壁區(qū)域的高度。此安裝布置使所述側(cè)壁區(qū)域的最上部 分保持電暴露以用于在所述第一封裝之上安裝額外的無引線封裝或其它組件。
在另一示范性實施例屮， 一種無引線三維可堆疊半導(dǎo)體封裝的襯底條帶組件在例如 兩個相對(例如，平行)邊緣的頂部、底部和側(cè)面上具有安裝接觸件。所述襯底條帶可 經(jīng)制造以用于安裝單個電組件(例如，集成電路電路小片)或可以X — Y矩陣模式布置 多個襯底條帶。所述條帶矩陣稍后可單體化為各個封裝條帶以用于無引線封裝。
在此實施例中，襯底條帶具有一對平行的無引線外部部分。每一無引線外部部分具 有多個彼此電隔離的區(qū)段。每一區(qū)段還具有扁平導(dǎo)線結(jié)合區(qū)域以及基本上垂直于所述扁 平導(dǎo)線結(jié)合區(qū)域的側(cè)壁區(qū)域，所述側(cè)壁區(qū)域定位于每一所述外部部分的最外邊緣上。
內(nèi)部部分定位于所述對外部部分之間且與其電隔離。所述內(nèi)部部分比所述平行外部 部分的所述側(cè)壁區(qū)域薄，且經(jīng)設(shè)計以充當(dāng)用于集成電路電路小片或其它電組件的附接區(qū) 域。所述內(nèi)部部分與所述集成電路電路小片(或組件)的組合厚度小于所述側(cè)壁區(qū)域的 高度。此安裝布置使所述側(cè)壁區(qū)域的最上部分保持電暴露以用于在所述第一封裝之上安裝額外的無引線封裝或其它組件。
在另一示范性實施例中，本發(fā)明是一種封裝半導(dǎo)體裝置的方法。所述方法包含將電 組件安裝到內(nèi)部部分電路小片焊墊，其中所述電路小片焊墊是第一無引線三維可堆疊半 導(dǎo)體封裝的襯底條帶組件的一部分。將多個結(jié)合導(dǎo)線從所述電組件上的多個結(jié)合焊墊緊 固到所述襯底條帶組件的無引線外部部分上包含的多個導(dǎo)線結(jié)合焊墊中的對應(yīng)導(dǎo)線結(jié) 合焊墊。所述外部部分具有側(cè)壁，所述側(cè)壁具有大于所述電組件與所述內(nèi)部部分電路小 片焊墊的組合高度的高度。
隨后以囊封材料覆蓋所述電組件、結(jié)合導(dǎo)線以及所述電路小片焊墊的任何暴露部分 直到位于或接近所述無引線外部部分上的所述側(cè)壁的最上部分的水平面。


圖1A和IB展示現(xiàn)有技術(shù)的QFN芯片載體封裝。
圖2 A到2 F展示根據(jù)本發(fā)明的可堆疊集成電路電路小片和離散組件載體的示范性橫 截面或平面圖。
圖3A和3B展示呈單個和堆疊配置的經(jīng)單體化的封裝。
圖4A到4D展示允許用于爭體化的不同布局布置的各種橫截面實施例。
圖5展示根據(jù)本發(fā)明一般實施例的QFN和DFN封裝的特定實施例的完成的外部視圖。
圖6A和6B展示以單獨集成電路電路小片和離散組件堆疊的經(jīng)單體化的封裝。
具體實施例方式
在圖2A中，將襯底條帶201A選擇為具有接近于完成封裝的最終"高度"的厚度。 為襯底條帶201A選擇的高度將基于放置在最終封裝中的特定組件，但將通常從0.2 mm 到2mm變化。下文中將更詳細(xì)論述確定用于給定封裝的實際高度的額外細(xì)節(jié)。
本文描述的工藝涉及其中許多封裝是以X — Y矩陣形成的示范性實施例，但也可容 易通過相同工藝形成單個封裝。用于襯底條帶201A的X —Y矩陣大小可經(jīng)選擇以適合 特定賣主的加工。在特定示范性實施例中，襯底的X — Y尺寸可為205 mmX60mm，且 將構(gòu)造材料選擇為銅。在其它示范性實施例中，襯底201A可為另'-'類型的金屬或非金 屬材料。所述材料可為導(dǎo)電的或不導(dǎo)電的。另外，非矩形矩陣形狀是預(yù)期的。
在圖2B中，襯底條帶201A經(jīng)圖案蝕刻，從而留下經(jīng)蝕刻的襯底條帶201B。在圖 案蝕刻過程期間，襯底條帶201A的底部厚度減小，同時留下基本上完整高度的側(cè)壁203。 圖案形成和圖案蝕刻步驟是此項技術(shù)中已知的且將取決于選擇的材料而變化。側(cè)壁203之間的區(qū)域是厚度減小的區(qū)域。這些區(qū)域的若干部分將在后續(xù)步驟中充當(dāng)電路小片焊墊 安裝區(qū)域。因此，側(cè)壁203是大體上垂直于厚度減小的區(qū)域的區(qū)域。側(cè)壁的高度選擇為 足夠的，使得包含在封裝內(nèi)的任何安裝的集成電路和結(jié)合引線均將位于或低于側(cè)壁203 的最上部。底部厚度的其它部分稍后將充當(dāng)結(jié)合指形物。在特定示范性實施例中，經(jīng)蝕 刻的襯底條帶201B的底部部分的高度減小到大約0.12mm (大約5密耳)。
參看圖2C，經(jīng)蝕刻的襯底條帶201B進一步經(jīng)圖案蝕刻以形成引線框襯底條帶 201C。引線框襯底條帶201C包含電路小片附接焊墊205，且側(cè)壁203進一步經(jīng)蝕刻從 而界定如平面圖207中所見的單獨的結(jié)合指形物特征。平面圖207展示示范性205 mm X60 mm襯底的一部分。如橫截面和平面圖中共同所見，結(jié)合指形物具有一體式側(cè)壁 203，其大體上保持引線框襯底條帶201C的全高度。電路小片附接焊墊205由于圖案蝕 刻步驟而與結(jié)合指形物/--體式側(cè)壁203電隔離。在特定示范性實施例中，引線框襯底條 帶201C的暴露區(qū)域是以例如銀完全鍍敷或點鍍敷。在其它示范性實施例中，引線框襯 底條帶201C以可導(dǎo)線結(jié)合的金屬和可焊接金屬層完全鍍敷。舉例來說，引線框襯底條 帶201C可為具有鎳-鈀-金(Ni-Pd-Au)鍍敷的引線框?？墒褂酶邷鼐埘啺穾⑺蟹?裝部分緊固在適當(dāng)位置。
在圖2D中，通過將各個集成電路小片209粘結(jié)(例如，經(jīng)由標(biāo)準(zhǔn)熱環(huán)氧樹脂或粘 合帶)到電路小片附接焊墊205來裝填經(jīng)蝕刻的引線框襯底條帶201D。各種粘結(jié)技術(shù) 和工藝是本行業(yè)中己知的。隨后附接結(jié)合導(dǎo)線211以電連接到經(jīng)蝕刻的引線框襯底條帶 201D的若干部分。
參看圖2E，隨后以環(huán)氧樹脂模制化合物213囊封經(jīng)裝填的引線框條帶201E。囊封 技術(shù)是此項技術(shù)中眾所周知的。在囊封之后，隨后以例如錫(Sn)、錫合金、Ni/Au或擁 有導(dǎo)電且可焊接特性的其它鍍敷材料來鍍敷經(jīng)裝填的引線框條帶20IE的暴露部分。鍍 敷在將最終封裝安裝到PCB或另一-電路小片封裝時允許良好電連接。如果引線框襯底條 帶經(jīng)預(yù)鍍敷，那么此最終鍍敷步驟是不必要的。
在圖2F中，隨后沿著多個鋸切線215通過例如鋸切或激光切割的標(biāo)準(zhǔn)技術(shù)將經(jīng)裝 填的引線框條帶201E單體化。在單體化過程之后，產(chǎn)生多個QFN型封裝。作為所形成 的結(jié)合指形物特征(圖2C)的完整高度的一體式部分的側(cè)壁203的每一者將電信號從 封裝的下部部分?jǐn)y載到封裝的上部部分。因此，所有電信號在最終封裝的上部部分和下 部部分兩者上均可用，因此封裝的三維堆疊是可能的。
或者，所屬領(lǐng)域的技術(shù)人員可容易設(shè)想對上述其中產(chǎn)生DFN型封裝的工藝的修改。 DFN型封裝在封裝的兩個平行相對邊緣上而不是像QFN型封裝中那樣在所有四個邊緣上具有外部連接點。
參看圖3A，以橫截面展示經(jīng)單體化的DFN型或QFN型封裝300。(請注意QFN型 或DFN型封裝從橫截面看上去彼此類似。)經(jīng)單體化的DFN型或QFN型封裝300可用 作單個封裝且直接安裝到PCB或其它結(jié)構(gòu)?；蛘撸鐖D3B所示，三個經(jīng)單體化的DFN 型或QFN型封裝300以三維結(jié)構(gòu)350堆疊。經(jīng)單體化的封裝300中的每一者通過例如 焊接接縫301彼此電連接。
圖4A到4D指示上文中參看圖2A到2F詳細(xì)解釋的襯底條帶的替代實施例。單體 化鋸401 (或激光或其它牟.體化方法)的放置提供了對側(cè)壁的某些各種布置的指示。出 于比較目的，圖4A的共同側(cè)壁方法是上文中參看圖2A到2F描述的相同的實心共同壁 方法。
圖4B是側(cè)壁設(shè)計的替代配置。位于兩個單體化鋸401之間的"間隙"在引線框襯 底條帶蝕刻過程(圖2C)期間形成。留下間隙導(dǎo)致用于單體化鋸401的較少金屬側(cè)壁， 因此減少了鋸切時間，同吋減少了刀片磨損。
圖4C指示其中在側(cè)壁的下側(cè)上保留間隙的壁布置。此布置可通過例如兩側(cè)蝕刻來 實現(xiàn)?；蛘?，下側(cè)間隙可通過例如沖孔或沖壓的機械方式形成。
圖4D的雙側(cè)壁布置以類似于參看圖4C描述的形成方法的方式形成。
參看圖5，其展示根據(jù)本文所述的本發(fā)明優(yōu)選實施例制造的已完成的QFN型(左方， 501、 503、 505)和DFN型(右方，551、 553、 555)封裝的各種視圖。給出俯視圖501、 551、側(cè)視圖503、 553和仰視圖505、 555以分別參考QFN型和DFN型封裝來視覺化 已完成的封裝。關(guān)于仰視圖505、 555應(yīng)特別注意，通過使電路小片附接焊盤的底部部 分暴露來實現(xiàn)每一封裝類型的熱增強。如此布置的電路小片附接焊盤在直接焊接到PCB 時提供了有效的熱傳導(dǎo)路徑?；蛘?，也可通過例如熱傳導(dǎo)環(huán)氧樹脂來實現(xiàn)熱傳導(dǎo)。此熱 增強可通過使用向下結(jié)合物或通過經(jīng)由導(dǎo)電電路小片附接材料的電連接而另外提供穩(wěn) 定的接地。
在圖6A的替代性三維堆疊布置中，集成電路電路小片601直接附接在經(jīng)單體化的 封裝300 (圖3A)上。集成電路電路小片601通過多個結(jié)合導(dǎo)線603電附接到經(jīng)單體化 的封裝。可在集成電路電路小片601和所述多個結(jié)合導(dǎo)線603上添加任選的囊封劑605。 可通過模制或分配技術(shù)施加囊封劑605，所述兩種技術(shù)在此項技術(shù)中是已知的。在特定 示范性實施例中，囊封劑605可為半透明的，使得可通過半透明囊封劑605 (例如，LED、 激光器或EPROM)取用集成電路電路小片601的任何光學(xué)性質(zhì)。
在圖6B的另一替代性堆疊布置中，集成電路電路小片或離散組件607可預(yù)先安裝在電路襯底(例如，小型子插件板)上。另外， 一個或一個以上任選的離散組件611可 安裝到電路襯底609。集成電路電路小片或離散組件607以及所述一個或一個以上任選 的離散組件611通過多個襯底結(jié)合導(dǎo)線613或到電路襯底609的直接電連接(未圖示) 而電連接到電路襯底609。電路襯底609又通過多個封裝結(jié)合導(dǎo)線615電連接到經(jīng)單體 化的封裝?？稍诩呻娐冯娐沸∑螂x散組件607、所述一個或一個以上任選的離散組 件611、電路襯底609以及所述多個結(jié)合導(dǎo)線613、 615上添加任選的囊封劑617?？赏?過模制或分配技術(shù)施加囊封劑617，所述兩種技術(shù)在此項技術(shù)中是已知的。在特定示范 性實施例屮，囊封劑617可為半透明的，使得可通過半透明囊封劑617 (例如，LED、 激光器或EPROM)取用集成電路電路小片或離散組件607、 611的任何光學(xué)性質(zhì)。
在上述說明書中，已參考本發(fā)明的特定實施例描述本發(fā)明。然而所屬領(lǐng)域的技術(shù)人 員將明了 ，在不脫離如所附權(quán)利要求書中陳述的本發(fā)明的較寬精神和范圍的情況f可對 本發(fā)明做出各種修改和改變。舉例來說，所屬領(lǐng)域的技術(shù)人員將了解，本發(fā)明的實施例 可容易應(yīng)用于TAPP⑧(薄陣列塑料封裝)、ULGA (超薄焊接區(qū)柵格陣列)、BCC (凸 點芯片載體)或其它類似封裝類型的經(jīng)修改版本。因此說明書和圖式應(yīng)在說明性意義上 而不是在限制性意義上來看待。
權(quán)利要求
1. 一種無引線三維可堆疊半導(dǎo)體封裝的襯底條帶組件，所述襯底條帶包括一個或一個以上區(qū)域，上面用以安裝集成電路電路小片，所述一個或一個以上區(qū)域中的每一者具有無引線外部部分，所述無引線外部部分包含多個區(qū)段，所述區(qū)段彼此電隔離且具有扁平導(dǎo)線結(jié)合區(qū)域以及基本上垂直于所述扁平導(dǎo)線結(jié)合區(qū)域的側(cè)壁區(qū)域，所述側(cè)壁區(qū)域以同心方式定位于所述外部部分的最外周邊上；以及內(nèi)部部分，其以同心方式定位于所述外部部分內(nèi)且與所述外部部分電隔離，所述內(nèi)部部分比所述外部部分的所述側(cè)壁區(qū)域薄，且經(jīng)配置以充當(dāng)用于所述集成電路電路小片的附接區(qū)域，所述內(nèi)部部分與所述集成電路電路小片的組合厚度小于所述側(cè)壁區(qū)域的高度。
2. 根據(jù)權(quán)利要求1所述的襯底條帶，其中所述一個或一個以上區(qū)域以矩陣模式布置。
3. 根據(jù)權(quán)利要求1所述的襯底條帶，其中所述外部部分和所述內(nèi)部部分每一者由銅組成。
4. 根據(jù)權(quán)利要求3所述的襯底條帶，其中所述銅的至少若干部分以錫鍍敷。
5. 根據(jù)權(quán)利要求3所述的襯底條帶，其中所述銅的至少若干部分以錫合金鍍敷。
6. 根據(jù)權(quán)利要求3所述的襯底條帶，其中所述銅的至少若干部分以鎳-金合金鍍敷。
7. —種無引線三維可堆疊半導(dǎo)體封裝，其包括無引線外部部分，其包含多個區(qū)段，所述區(qū)段彼此電隔離且具有扁平導(dǎo)線結(jié)合區(qū) 域以及基本上垂直于所述扁平導(dǎo)線結(jié)合區(qū)域的側(cè)壁區(qū)域，所述側(cè)壁區(qū)域以同心方式 定位于所述外部部分的最外周邊上；內(nèi)部部分，其以同心方式定位于所述外部部分內(nèi)且與所述外部部分電隔離，所述內(nèi)部部分比所述外部部分的所述側(cè)壁區(qū)域薄，且經(jīng)配置以充當(dāng)用于集成電路電路小 片的附接區(qū)域，所述內(nèi)部部分與所述集成電路電路小片的組合厚度小于所述側(cè)壁區(qū) 域的高度；以及囊封劑，其大體上形成丁-所述無引線外部部分和所述內(nèi)部部分兩者上，同時使所 述側(cè)壁的最上部分和最下部分保持暴露。
8. 根據(jù)權(quán)利要求24所述的無引線三維可堆疊半導(dǎo)體封裝，其中所述側(cè)壁的所述暴露 部分以導(dǎo)電且非氧化材料鍍敷。
9. 一種封裝半導(dǎo)體裝置的方法，所述方法包括將電組件安裝到內(nèi)部部分電路小片焊墊，所述電路小片焊墊是第一無引線三維可 堆疊半導(dǎo)體封裝的襯底條帶組件的一部分；將多個結(jié)合導(dǎo)線從所述電組件上的多個結(jié)合焊墊緊固到所述襯底條帶組件的無 引線外部部分上包含的多個導(dǎo)線結(jié)合焊墊中的對應(yīng)導(dǎo)線結(jié)合焊墊；將所述多個導(dǎo)線結(jié)合焊墊中每一者的側(cè)壁選擇為大于所述電組件與所述內(nèi)部部 分電路小片焊墊的組合高度；以及以囊封材料覆蓋所述電組件、結(jié)合導(dǎo)線以及所述電路小片焊墊的任何暴露部分直 到所述無引線外部部分上的所述側(cè)壁的最上部分。
10. 根據(jù)權(quán)利要求9所述的方法，其進一步包括以導(dǎo)電且非氧化材料鍍敷所述側(cè)壁的所 述最上部分的任何暴露區(qū)域。
11. 根據(jù)權(quán)利要求IO所述的方法，其中將所述導(dǎo)電且非氧化材料選擇為錫。
12. 根據(jù)權(quán)利要求IO所述的方法，其中將所述導(dǎo)電且非氧化材料選擇為錫合金。
13. 根據(jù)權(quán)利要求IO所述的方法，其中將所述導(dǎo)電且非氧化材料選擇為鎳-金合金。
14. 根據(jù)權(quán)利要求9所述的方法，其進一步包括以導(dǎo)電且非氧化材料鍍敷所述電路小片 焊墊的最下部分的任何暴露區(qū)域。
15. 根據(jù)權(quán)利要求9所述的方法，其進一步包括在所述囊封材料上安裝一個或一個以上額外的電組件；以及將多個結(jié)合導(dǎo)線從所述 一 個或 一 個以上額外的電組件緊固到所述側(cè)壁的所述最上部分。
16. 根據(jù)權(quán)利要求15所述的方法，其中在將所述一個或一個以上額外的電組件安裝于 所述囊封材料上之前首先將其安裝到電路襯底。
17. 根據(jù)權(quán)利要求9所述的方法，其進一步包括在所述第一無引線三維可堆疊半導(dǎo)體封 裝上安裝電接觸的額外無引線三維封裝。
全文摘要
一種用于封裝半導(dǎo)體裝置的設(shè)備和方法。所述設(shè)備包含無引線三維可堆疊半導(dǎo)體封裝(300)的襯底條帶組件(201A-201E)，其在例如四個外圍邊緣上具有安裝接觸件。所述襯底條帶可經(jīng)制造以用于安裝單個電組件(例如，集成電路電路小片209)或可以X-Y矩陣模式布置多個襯底條帶，所述多個襯底條帶稍后可單體化(215)為單個封裝條帶以用于無引線封裝。三維封裝(350)是通過側(cè)壁(203)的最上部分上的結(jié)合區(qū)域(301)實現(xiàn)的。所述條帶的所述側(cè)壁足夠高以封閉覆蓋稍后安裝的集成電路電路小片和相關(guān)聯(lián)結(jié)合導(dǎo)線(211)的囊封劑(213)。
文檔編號H01L23/48GK101512762SQ200780032009
公開日2009年8月19日 申請日期2007年8月3日 優(yōu)先權(quán)日2006年8月28日
發(fā)明者肯·M·蘭姆 申請人:愛特梅爾公司