專利名稱：具有未合金硅化物的遷移率增加的結(jié)構(gòu)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉和半導(dǎo)體器件和制造方法，尤其是涉及溝道中具有應(yīng)力的互補金屬氧化物半導(dǎo)體(CMOS)晶體管。

背景技術(shù)：
每一代新的半導(dǎo)體技術(shù)都要求半導(dǎo)體器件具有更高的性能，尤其是CMOS晶體管的性能。晶體管性能的主要度量之一是每單位寬度的晶體管的導(dǎo)通電流，該導(dǎo)通電流典型地被測量為每微米溝道寬度(或其通用稱為“柵極寬度”)幾百微安培。已經(jīng)考慮且實施各種方法來增強CMOS晶體管的導(dǎo)通電流，也就是PFET(其中少數(shù)載流子是p型載流子空穴的晶體管)和NFET(其中少數(shù)載流子為n型載流子電子的晶體管)。在他們之中，提高溝道中少數(shù)載流子的遷移率是增強CMOS晶體管的導(dǎo)通電流最常使用的方法。這些方法中，有些利用沿半導(dǎo)體晶體的不同晶體取向的載流子遷移率的固有差異，而有些則利用載流子在受到溝道平面中的應(yīng)力時的遷移率改變。
對于后一的情況，即改變CMOS晶體管溝道中的應(yīng)力，存在一些不同的方法。根據(jù)第一種方法，半導(dǎo)體晶格被注入具有相似電子性質(zhì)但晶格常數(shù)不同的原子。硅、鍺和碳都具有相同的外層電子和相同的晶體結(jié)構(gòu)，也就是“金剛石結(jié)構(gòu)”，其室溫晶格常數(shù)分別為0.5431nm、0.565nm、0.357nm。在由一種類型的原子構(gòu)成的晶體中用不同種(species)的原子替位某些原子會制造出相比于原來晶體改變了自然晶格常數(shù)的晶體。這里所稱的自然晶格常數(shù)表示當沒有外部施加的應(yīng)力時材料的晶格常數(shù)。對于基于硅的半導(dǎo)體器件，一般使用在替位位置具有少量的碳或鍺的硅晶體。當這類材料的替位合金在硅襯底上外延沉積時，則有應(yīng)力施加于材料上，這是因為現(xiàn)在這些合金被迫與下層硅具有相同的結(jié)晶格常數(shù)而非其自身的自然晶格常數(shù)。然而，如Ernst等人于VLSI Symp.，2002年92-93頁所發(fā)表的“Fabrication of a novel strained SiGe:C-channel planar 55nm n-MOSFETfor High-Performance CMOS(制造用于高性能CMOS的新穎的應(yīng)變SiGe:C溝道平面55nm n-MOSFET)”中圖9中所描述，合金中的替位原子作為散射中心，實際上劣化了遷移率。硅和鍺的替位合金也面臨類似的問題。
第二個方法為在硅層上建立CMOS晶體管的溝道，其中，硅層外延沉積在具有異于硅的改變的晶格常數(shù)的晶體硅合金上。具體來說，硅層實質(zhì)上由硅構(gòu)成，根據(jù)需要具有低水平的電子摻雜，但是不包含硅碳合金或硅鍺合金，以避免第一個方法的問題。然而，襯底本身具有改變的晶格常數(shù)。舉例來說，通過用少量百分比的碳(如0％與10％之間的原子濃度)將硅合金化，來實現(xiàn)小于硅的晶格常數(shù)。在這種合金中，替位地放置碳原子，也就是取代晶體結(jié)構(gòu)的硅原子，而不是間隙地放置，即放置在原始硅原子仍然占據(jù)的位置之間。在另一示實例中，通過用例如0％與40％的原子濃度之間的鍺將硅合金化來實現(xiàn)大于硅的晶格常數(shù)。在這些器件的制造過程中，首先形成具有改變的晶格常數(shù)的襯底，之后通過硅的外延沉積形成應(yīng)變硅層。Cheng等人在IEEE Electron Device Letters的第22期第7本、2001年7月發(fā)表的“Electron Mobility Enhancement in Strained-Sin-MOSFETs Fabricated on SiGe-on Insulator(SGOI)Substrate(在絕緣體上硅鍺(SGOI)襯底上制造的增強電子遷移率的應(yīng)變硅n-MOSFET”論證了改善了PFET性能的這類方法的一個實例。
盡管第二個方法制造出了具有改善性能的器件，但是這樣的方法卻面臨一些挑戰(zhàn)，這樣的挑戰(zhàn)在于，具有改變的晶格常數(shù)的晶體結(jié)構(gòu)的形成通常依賴于產(chǎn)生失配位錯的外延生長的合金材料的結(jié)構(gòu)弛豫，不管是硅和鍺的合金或是硅和碳的合金，失配位錯就是厚膜中的結(jié)晶缺陷。當膜很薄的時候，可以維持合金對下層硅襯底的外延對準，從而保持外延生長平面中的晶格常數(shù)與下層硅襯底完全相同。只有當合金變厚時，造成合金弛豫且其晶格常數(shù)接近合金的自然值。典型地，合金完全弛豫并將結(jié)晶缺陷減小到可接受的程度所需的厚度在1,000nm的量級。改善膜的質(zhì)量的方法在現(xiàn)有技術(shù)中也已經(jīng)公知。
當就由硅溝道構(gòu)建的CMOS晶體管的性能而言，NFET和PFET需要相反類型的應(yīng)力。具體來說，當沿著空穴移動的方向，即在連接源極和漏極的連線方向，向溝道施加壓縮應(yīng)力時，則在PFET中增強空穴遷移率。然而，當沿電子移動的方向向溝道施加拉伸應(yīng)力時，則在NFET中增強電子遷移率。因此，通過在同一襯底上的應(yīng)力工程來制造具有增強遷移率的PFET和NFET會產(chǎn)生這樣的挑戰(zhàn)，即需要制造具有改變的晶格常數(shù)的兩種類型的襯底區(qū)域?，F(xiàn)有技術(shù)已經(jīng)公開了這樣的方法，如美國專利申請公開號No.US2005/0104131A1和美國專利申請公開號No.US2005/0130358A1。然而，這類方法的通常的復(fù)雜度仍然是個挑戰(zhàn)。
第三種類型的方法通過在晶體管的源極和漏極區(qū)域中嵌入硅和碳、或硅和鍺的外延合金而在溝道區(qū)域中產(chǎn)生應(yīng)力。因此，它們被稱為嵌入的外延合金。最常選用的材料包含硅襯底上的外延硅鍺合金和外延硅碳合金(Si:C)。根據(jù)這種方法，源極和漏極中合金材料的垂直尺寸遠小于合金產(chǎn)生失配錯位和弛豫所需的尺寸。因此，在源極和漏極中的合金材料維持與下層的硅襯底的外延對準。外延對準的平面，即溝道所處于的平面，中的晶格常數(shù)保持與下層硅襯底的晶格常數(shù)一致。由于源極和漏極中的合金具有與合金的自然晶格常數(shù)不同的晶格常數(shù)，因此，應(yīng)力被施加于合金本身，合金接著將應(yīng)力施加到周圍結(jié)構(gòu)上。位于源極和漏極之間的晶體管的溝道因此受應(yīng)力。
如前所述，在NFET溝道和PFET溝道之間期待的應(yīng)力類型是不同的。對于PFET，期待的應(yīng)力是沿連接源極和漏極的連線方向的壓縮應(yīng)力。在源極和漏極中的硅和鍺的外延合金在溝道上施加這樣的單軸應(yīng)力。Ghani等人在2003年于Proc.IEDM第978-980頁所發(fā)表的“A 90nm highVolume manufacturing Logic Technology Featuring Novel 45nm GateLength Strained Silicon CMOS Transistors”報導(dǎo)了一種改善PFET性能的這種技術(shù)的成功實施。另外，NFET需要沿連接源極和漏極的連線方向的拉伸應(yīng)力。在源極和漏極中的硅和碳的外延合金在溝道上施加這樣的應(yīng)力。Ang等人在2005年12月IEEE International Electron Device Meeting期刊的第503至506頁的“Thin Body Silicon-on-insulator N-MOSFET withSilicon-Carbon Source and drain regions for Performance Enhancement”報導(dǎo)了通過使用此技術(shù)改善NFET性能。
在如前討論的第二個方法的情況中，通過在相同硅襯底上的應(yīng)力工程成功實施具有增強遷移率的PFET和NFET需要處理步驟的復(fù)雜整合。美國專利申請公開號No.US2005/0082616A1揭示了通過應(yīng)力工程來實施具有增強遷移率的PFET和NFET的特定方案的方法和結(jié)構(gòu)?？偨Y(jié)來說，對于每種類型的CMOS晶體管，晶體管的源極和漏極區(qū)域被蝕刻，且在蝕刻的區(qū)域中外延生長硅合金。順序?qū)嵤σ环N類型的晶體管的掩蔽和對另一類型的晶體管的蝕刻。同樣地，適當選擇每一類型晶體管的硅合金材料，使得施加于晶體管的溝道上的應(yīng)力增強溝道中的少數(shù)載流子的遷移率。
在進行本發(fā)明的研究期間，已經(jīng)發(fā)現(xiàn)了Cheng等人所公開的制造遷移率增強的晶體管的一些問題。第一個問題在于硅鍺合金上接觸電阻的劣化。當鍺的含量增加，到源極和漏極的接觸電阻也傾向于增加，并使得在源極和漏極具有嵌入的SiGe合金的PFET性能劣化。這是因為，通過在包含硅和鍺的源極和漏極上沉積金屬并在接觸形成過程期間對結(jié)構(gòu)進行退火而形成的金屬硅化物和金屬鍺化物的合金相對于未合金的金屬硅化物(也就是，其中沒有混合任何金屬鍺化物的金屬硅化物)具有較差的接觸電阻。Pey等人在J.Vac.Sci.Technol A20(6)，2002年11月/12月、第1903-1910頁“Thermal Reaction of nickel and Si0.75Ge0.25alloy(鎳和Si0.75Ge0.25合金的熱反應(yīng))”已經(jīng)報導(dǎo)了一個實例，在高于700℃退火鎳和Si0.75Ge0.25合金之后，觸發(fā)的凝聚會增加硅化物和鍺化物的合金的表面電阻。
在進行本發(fā)明的研究期間還發(fā)現(xiàn)，Si:C合金選擇性的外延生長會產(chǎn)生具有多個小面(facet)的非常粗糙的表面。相比于在不含碳的平坦表面上形成的一般硅化物，在這樣的表面上所形成的金屬硅化物的性能衰退。不論可能造成這種衰退的機制如何，目前工業(yè)可用的選擇性Si:C外延生長過程所產(chǎn)生的Si:C合金表面產(chǎn)生了具有比不含碳的平坦硅表面更高的接觸電阻的較劣等的硅化物。
此外，已經(jīng)發(fā)現(xiàn)，不僅Si:C選擇性外延過程的反應(yīng)速率很慢，而且目前工業(yè)可用的選擇性外延過程所生長的Si:C膜的厚度也受限。很明顯，將碳并入到硅中會改變傳統(tǒng)硅外延的一些反應(yīng)機制，造成外延生長Si:C膜的厚度及時飽和。這意味著，通過使用Si:C選擇性外延來增加源極和漏極的高度是受限制的，并且Si:C選擇性外延并不益于制造具有相對于柵極介質(zhì)高度突起的源極和漏極的NFET結(jié)構(gòu)。
因此，目前需要在SiGe合金表面上產(chǎn)生穩(wěn)定且低接觸電阻的半導(dǎo)體結(jié)構(gòu)和方法。
目前還需要在Si:C合金表面上產(chǎn)生穩(wěn)定且低接觸電阻的半導(dǎo)體結(jié)構(gòu)和方法。
同樣，目前還需要產(chǎn)生高度大于柵極電介質(zhì)層的厚的外延硅合金，尤其是厚外延Si:C合金的半導(dǎo)體結(jié)構(gòu)和方法。
最后，目前還需要為相同半導(dǎo)體襯底上具有嵌入的SiGe的遷移率增強的PFET和具有嵌入的Si:C的遷移率增強的NFET都提供穩(wěn)定的低電阻接觸的半導(dǎo)體結(jié)構(gòu)和方法。


發(fā)明內(nèi)容
本發(fā)明通過提供這樣的結(jié)構(gòu)和方法滿足前述的需求，所述結(jié)構(gòu)和方法在SiGe合金表面上和Si:C合金表面上提供穩(wěn)定并低的接觸電阻。
具體來說，本發(fā)明在嵌入到晶體管的源極和漏極區(qū)域中的外延生長的硅合金(不管是PFET的硅鍺合金或者是NFET的Si:C合金)的頂上提供外延生長的硅層，由此滿足前述的需求。實質(zhì)上不含鍺或碳的外延生長硅層產(chǎn)生不具有任何金屬鍺化物或金屬碳化物的未合金硅化物。
本發(fā)明還使得能夠在高于柵極電介質(zhì)的層面制造厚外延硅合金，尤其是厚外延Si:C合金。
此外，本發(fā)明還提供這樣的半導(dǎo)體結(jié)構(gòu)和方法，該結(jié)構(gòu)和方法提供穩(wěn)定的低接觸電阻，同時為相同襯底上的兩種類型的晶體管提供增強的遷移率。
雖然本發(fā)明描述為絕緣體上硅(SOI)襯底，但是應(yīng)該了解，本發(fā)明也可以經(jīng)一些修改，同樣良好實施于體襯底、在襯底頂上具有厚沉積且弛豫的材料層的硅襯底，所述材料層例如Si1-xGex層、Si1-xCx層或Si1-x-yGexCy層。在大多數(shù)的情況下，此調(diào)整涉及在外延生長的源極和漏極的形成期間，增加或減少碳含量或鍺含量。在碳濃度或鍺濃度趨近零，且硅碳合金以純硅取代，或硅鍺合金以純硅取代的有限的例子中，本發(fā)明也可適用，只要在任何類型的FET的源極和漏極的至少一部分中存在一種硅合金。
在半導(dǎo)體工業(yè)中，目前普遍流行的接觸形成方法是利用金屬(如鎳、鎳鉑合金、鈷、鉭、鎢、鉬和鈦)的均厚(blanket)沉積。在這之后是至少一個熱退火過程，以有利于沉積的金屬與包括在晶體管的源極和漏極區(qū)域中的半導(dǎo)體材料進行反應(yīng)?，F(xiàn)有技術(shù)中，通過應(yīng)力工程形成載流子遷移率增強的晶體管，這提供了嵌入在晶體管的源極和漏極區(qū)域中的硅鍺合金或硅碳合金。根據(jù)現(xiàn)有技術(shù)，沉積在源極和漏極區(qū)域上用于形成接觸的金屬會與硅鍺合金或硅碳合金反應(yīng)。
因為不同于硅的其它半導(dǎo)體材料，如碳或鍺的引入，硅合金與金屬的反應(yīng)會改變接觸中的材料的組成。當硅碳合金與金屬反應(yīng)，碳的存在會干擾硅化物的形成過程。在反應(yīng)后產(chǎn)生的材料為金屬硅化物與金屬碳化物、金屬硅化物與碳、或金屬硅化物、碳與金屬碳化物的混合物。不同于金屬硅化物的其它材料的存在和金屬硅化物的晶粒尺寸的最終縮小會導(dǎo)致導(dǎo)電性降低，也就是增加接觸材料的電阻率。在硅鍺合金的的情況下，鍺的存在會使得金屬鍺化物引入到接觸材料中。在硅碳合金的情況下，金屬硅化物和金屬鍺化物的混合物會使得接觸材料的導(dǎo)電性降低。
前述的需求通過本發(fā)明的方法和結(jié)構(gòu)得到滿足，所述方法和結(jié)構(gòu)包括，在形成硅化物之前，向源極和漏極區(qū)域的表面上提供硅材料。
根據(jù)本發(fā)明的第一組實施例，首先在晶體管的源極和漏極區(qū)域中形成硅鍺合金和硅碳合金。優(yōu)選地，外延硅鍺合金被嵌入到PFET中，外延硅碳合金被嵌入到NFET中。一般而言，在硅碳合金材料并入硅襯底之前并入硅鍺合金材料。優(yōu)選地，外延硅鍺合金具有大于0％和小于40％的鍺含量。然而，在本發(fā)明的第一組的第三至第六實施例，允許顛倒前述的順序，如下所述。
可通過如Cheng等人所述的傳統(tǒng)的選擇性外延生長具有碳摻雜的硅，或者可選地，可通過碳注入然后退火的方式，來將碳并入到硅材料中以形成外延硅碳合金。出于過程方法的簡便、簡單，后一種方式較優(yōu)選。在這兩種情況下，掩蔽不希望在其上形成硅碳合金的區(qū)域，以防止不想要的硅碳化物合金。在碳注入過程之后，在退火期間，當其移到替位位置，碳原子被引入已有的晶體結(jié)構(gòu)中，以形成Si:C合金。優(yōu)選地，外延硅碳合金具有大于0％和小于10％的碳含量，以有助于確保合金的外延結(jié)構(gòu)。同樣地，將碳引入到替位位置的退火過程優(yōu)選為具有介于700℃和1428℃之間的峰值溫度的激光退火。
在嵌入的硅碳合金和嵌入的硅鍺合金被導(dǎo)入晶體管的結(jié)構(gòu)之后，通過選擇性硅沉積過程將實質(zhì)上不含碳或鍺的硅材料沉積在硅合金(包括在源極和漏極區(qū)域中的硅合金)之上。優(yōu)選地，選擇性硅沉積過程為選擇性硅外延，這是因為新硅材料對下層晶體結(jié)構(gòu)的外延對準的有利性質(zhì)。因此，本發(fā)明使用選擇性硅外延進行描述。然而，非選擇性硅外延的其他替位硅沉積過程在此也考慮在內(nèi)。
可在嵌入的硅鍺合金形成之后和沉積用于形成接觸的金屬之前的任何時間實施PFET和NFET的源極和漏極的摻雜。這個時間點將在下面的具體實施方式
中進一步說明。
之后，在PFET和NFET的源極和漏極區(qū)域表面上沉積金屬。現(xiàn)在，所有這些表面都包含硅材料，不論是摻雜了如硼、銻、磷和砷的傳統(tǒng)電摻雜劑，還是作為未摻雜的純硅材料。在源極和漏極區(qū)域中的硅材料必須與現(xiàn)有技術(shù)中任何硅合金材料形成對比，如硅碳合金或硅鍺合金，不論是否以傳統(tǒng)電摻雜劑摻雜。現(xiàn)有技術(shù)提供硅合金表面，用于在源極和漏極區(qū)域中嵌入有硅鍺合金的晶體管上形成接觸。根據(jù)本發(fā)明的第一組實施例，與用于形成接觸的沉積的金屬接觸的所有半導(dǎo)體表面實質(zhì)上不包含碳或鍺。
根據(jù)本發(fā)明的第一組實施例，新形成的硅層在接觸形成過程期間產(chǎn)生純金屬硅化物。此金屬硅化物未與任何其它材料，如碳、金屬碳化物或金屬鍺化物形成合金。為了排除會對接觸導(dǎo)電性有不利影響的其它材料，根據(jù)本發(fā)明的第一組實施例的硅化物材料在此被稱為“未合金硅化物”。應(yīng)該了解的是，前述的排除并不意味著將諸如硼、銻、磷和砷的傳統(tǒng)電子摻雜劑予以排除，這些摻雜劑長期用在半導(dǎo)體工業(yè)用以電摻雜硅來增加其導(dǎo)電性。此排除是指排除會負面影響接觸電阻的其它接觸材料，如金屬鍺化物、金屬碳化物和碳。新形成的硅層中的硅材料可以摻雜前列的傳統(tǒng)電摻雜劑。然而，新形成的硅層實質(zhì)上不含碳、金屬碳化物或金屬鍺化物。
如前所述，優(yōu)選使用選擇性硅外延用于選擇性硅沉積。根據(jù)本發(fā)明的第一組所產(chǎn)生的結(jié)構(gòu)如下所述。如果在硅化物形成過程期間沉積的金屬并未消耗新形成的硅層中的所有硅材料，則每一源極和漏極區(qū)域的產(chǎn)生結(jié)構(gòu)包括這樣的疊層，該疊層包含未合金的金屬硅化物、外延硅層和外延硅合金層。如果在硅化物形成過程期間沉積的金屬消耗了新形成的硅層中的所有硅材料，則每一源極和漏極區(qū)域的產(chǎn)生結(jié)構(gòu)包括未合金金屬硅化物和外延硅合金層的疊層。外延硅合金層嵌入到晶體管結(jié)構(gòu)的主體中。
根據(jù)本發(fā)明的第二組實施例，通過在硅化物形成之前，向源極和漏極區(qū)域的表面上提供硅材料，由此同樣滿足前面宣稱的需求。在該情況下，嵌入的硅鍺合金必須被引入到晶體管的源極和漏極區(qū)域中。優(yōu)選的是，嵌入的硅鍺外延合金被嵌入到PFET的源極和漏極區(qū)域中，而此時NFET的源極和漏極區(qū)域僅包含硅。
之后，通過選擇性硅沉積過程在硅和硅鍺合金上沉積實質(zhì)上無碳或鍺的硅材料，以形成新硅層。因為直到此時沒有有意將碳導(dǎo)入到任何晶體管的源極和漏極區(qū)域，此時新形成的硅層完全無碳。同樣地，在新形成的硅層中的硅材料“實質(zhì)上”無鍺，這是因為在硅選擇性外延過程中的反應(yīng)物僅向已有的硅合金表面上提供硅材料。同樣地，相較于成功的外延過程中必然發(fā)生的表面擴散的速率，在硅選擇性外延過程的典型溫度下鍺的體積擴散速率低很多，因此，僅僅有小量，或常常是微量的鍺通過硅鍺合金層和新硅層的界面而擴散至新形成的硅層中。通過選擇性硅外延而新形成的硅層中的任何其它材料僅為很微少的量，因此，此時硅層可視為實質(zhì)上無碳或鍺。
根據(jù)本發(fā)明的第二組實施例，之后，通過如Cheng等人所述的對具有碳摻雜的硅進行傳統(tǒng)選擇性外延，或者通過碳注入然后進行退火來形成Si:C合金。過程方法的簡便、簡單，后一種方式較優(yōu)選。形成硅碳合金的過程方法的細節(jié)與出于同樣目的的根據(jù)第一組實施例的方法的描述相同。
如同第一組實施例，可在嵌入的硅鍺合金形成之后和沉積用于形成接觸的金屬之前的任何時間實施對PFET和NFET的源極和漏極的摻雜。
之后，金屬沉積在PFET和NFET的源極和漏極區(qū)域的表面上。相比于第一組實施例，此時存在兩種類型的半導(dǎo)體表面。第一類表面為沉積在硅鍺合金上的硅層表面，不論此表面摻雜了如硼、銻、磷和砷的傳統(tǒng)電摻雜劑，或作為未摻雜的純硅材料。這與不論是否摻雜了傳統(tǒng)電摻雜劑的硅合金材料，如硅碳合金或硅鍺合金形成對照。優(yōu)選地，第一類表面形成于PFET區(qū)域中。第二類表面為Si:C合金表面，不論此表面是否摻雜了如硼、銻、磷和砷的傳統(tǒng)電摻雜劑，或作為未摻雜的純硅材料，在此表面上沉積金屬用于接觸的形成。第二類表面包含碳。優(yōu)選地，第二類表面形成于NFET區(qū)域中。
第二組實施例僅僅在硅鍺合金上，而不在Si:C合金上提供未合金硅化物。如同第一組實施例，第二組實施例也增加源極和漏極的高度，源極和漏極的高度由接觸材料與半導(dǎo)體材料之間的界面限定，其遠高于在制造流程期間未使用選擇性硅沉積的同等結(jié)構(gòu)。然而，因為通過選擇性硅沉積所沉積的所有材料都轉(zhuǎn)變成在第二類表面下的硅碳合金，其給出與新生長的硅層相同的厚度，因此根據(jù)第二組實施例在柵極電介質(zhì)以上的硅碳合金的量多于根據(jù)第一組實施例的對應(yīng)的量。因此，根據(jù)第二實施例的具有嵌入的硅碳合金的器件具有更好的應(yīng)力增強。
如前所述，優(yōu)選使用選擇性硅外延用于選擇性硅沉積。根據(jù)本發(fā)明第二組所產(chǎn)生的結(jié)構(gòu)如下所述。如果在硅化物形成過程期間沉積的金屬并未消耗新形成的硅層中的所有硅材料，則以嵌入的硅鍺合金形成的源極和漏極區(qū)域的產(chǎn)生結(jié)構(gòu)包括這樣的疊層，該疊層包含未合金金屬硅化物、外延硅層和外延硅鍺合金層。如果在硅化物形成過程期間沉積的金屬消耗了新形成的硅層中的所有硅材料，則以嵌入的硅鍺合金形成的源極和漏極區(qū)域的產(chǎn)生結(jié)構(gòu)包括未合金金屬硅化物和外延硅合金層的疊層。



圖1的視圖示出了溝道中的應(yīng)力作為源極和漏極區(qū)域中外延生長的硅碳材料的高度的函數(shù)的模擬結(jié)果。
圖2-7為根據(jù)本發(fā)明的第一至十二實施例，制造NFET和PFET對的步驟的順序垂直剖面圖。
圖8為根據(jù)本發(fā)明的第一、二、十一和十二實施例，制造NFET和PFET對的步驟的垂直剖面圖。
圖9為根據(jù)本發(fā)明的第一和第二實施例，制造NFET和PFET對的步驟的垂直剖面圖。
圖10為根據(jù)本發(fā)明的第一和第二實施例，制造NFET和PFET對的步驟的垂直剖面圖，還示出了第十一和十二實施例的特征。
圖11為根據(jù)本發(fā)明的第一和第二實施例，制造NFET和PFET對的步驟的垂直剖面圖。
圖12為根據(jù)本發(fā)明的第一實施例，制造NFET和PFET對的步驟的垂直剖面圖，還示出了第三、第五、第七、第九和第十一實施例的特征。
圖13為根據(jù)本發(fā)明的第二實施例，制造NFET和PFET對的步驟的垂直剖面圖，也示出了第四、第六、第八、第十和第十二實施例的特征。
圖14為根據(jù)本發(fā)明的第三至第六實施例，制造NFET和PFET對的步驟的垂直剖面圖。
圖15為根據(jù)本發(fā)明的第三和第四實施例，制造NFET和PFET對的步驟的垂直剖面圖。
圖16為根據(jù)本發(fā)明的第三和第四實施例，制造NFET和PFET對的步驟的垂直剖面圖，也示出了第五和第六實施例的特征。
圖17為根據(jù)本發(fā)明的第七至第十實施例，制造NFET和PFET對的步驟的垂直剖面圖。
圖18為根據(jù)本發(fā)明的第七至第八實施例，制造NFET和PFET對的步驟的垂直剖面圖，也示出了第十一和第十二實施例的特征。
圖19為根據(jù)本發(fā)明的第七和第八實施例，制造NFET和PFET對的步驟的垂直剖面圖。
圖20為根據(jù)本發(fā)明的第七實施例，制造NFET和PFET對的步驟的垂直剖面圖。
圖21為根據(jù)本發(fā)明的第八實施例，制造NFET和PFET對的步驟的垂直剖面圖。
圖22-23為根據(jù)本發(fā)明的第九至第十二實施例，制造NFET和PFET對的步驟的順序垂直剖面圖。

具體實施例方式 在詳細說明本發(fā)明之前，對增加源極和漏極高度的優(yōu)點進行討論。源極和漏極的高度被限定為接觸材料和半導(dǎo)體材料的界面以及柵極電介質(zhì)和溝道的界面之間的垂直距離。圖1為模擬的結(jié)果，沿NFET中溝道方向的單軸應(yīng)力被描繪為源極和漏極的高度Z的函數(shù)，其中所述NFET在源極和漏極具有嵌入的外延硅碳。正數(shù)的Z表示包含金屬硅化物、碳和金屬碳化物的接觸材料和源極和漏極中的嵌入的硅碳合金之間的界面高于柵極電介質(zhì)和溝道之間的界面。負數(shù)的Z則為相反表示。如模擬結(jié)果明顯顯示，硅碳合金與接觸材料之間的界面越高，應(yīng)力越高，進而電子遷移率的增強程度越高。
這個論點與本發(fā)明的相關(guān)性在于，產(chǎn)生更多正Z的結(jié)構(gòu)上，也就是，其中接觸材料高于且遠離于溝道的那些結(jié)構(gòu)，對于增強電子遷移率是有利的。如下所述，本發(fā)明可分成兩組，而這兩組都可以達到這個優(yōu)點。
本發(fā)明也可呈現(xiàn)于至少十二個不同的實施例。這些實施例全部共有一些共通的過程和特征。因此，本發(fā)明將詳細描述第一個實施例，盡管其它實施例也可以在各種視圖中論證說明。因此，本發(fā)明的不同實施例之間的差異將予以比較和描述。
在典型的CMOS處理過程中，半導(dǎo)體襯底表面的一些區(qū)域用來構(gòu)建PFET結(jié)構(gòu)。這些區(qū)域在此統(tǒng)稱為“PFET區(qū)域”。相似地，半導(dǎo)體襯底表面的一些其他區(qū)域用來構(gòu)建NFET結(jié)構(gòu)。這些區(qū)域在此統(tǒng)稱為“NFET區(qū)域”。在此描述在制造序列的各個階段，PFET區(qū)域中的示例性PFET結(jié)構(gòu)和NFET區(qū)域中的示例性NFET結(jié)構(gòu)以描述本發(fā)明。
參考圖2-12，順序示出在各個制造階段根據(jù)本發(fā)明第一實施例的結(jié)構(gòu)。圖2顯示在通過光刻和蝕刻形成柵極圖形之后即刻的PFET結(jié)構(gòu)301和NFET結(jié)構(gòu)401的垂直剖面示意圖。此襯底包括半導(dǎo)體襯底10、隱埋氧化物層12、PFET結(jié)構(gòu)301的主體120、NFET結(jié)構(gòu)401的主體220、具有PFET擴展注入的區(qū)域140、具有NFET擴展注入的區(qū)域240和分隔PFET結(jié)構(gòu)301和NFET結(jié)構(gòu)401的淺溝槽隔離(STI)22。在PFET結(jié)構(gòu)301和NFET結(jié)構(gòu)401的每一個中還提供包含柵極電介質(zhì)30、柵極多晶硅32、柵極頂冠氧化物34與柵極氮化物層36的柵極疊層。如本領(lǐng)域所公知，可以改變柵極疊層的精確組成物以優(yōu)化晶體管的性能。PFET區(qū)域301或NFET區(qū)域401與STI 22的明顯交疊是附帶發(fā)生的，僅僅為了清楚地描述每個晶體管結(jié)構(gòu)中晶體管主體的整體。STI不屬于PFET結(jié)構(gòu)301或NFET結(jié)構(gòu)401。
PFET結(jié)構(gòu)301的主體120和具有PFET擴展注入的區(qū)域140由晶體硅所組成，該晶體硅在相鄰組件之間維持連續(xù)的單晶結(jié)構(gòu)，除非被STI 22分隔。相似地，NFET結(jié)構(gòu)401的主體220和具有NFET擴展注入的區(qū)域240也由晶體硅所組成，該晶體硅在相鄰組件之間維持連續(xù)的單晶結(jié)構(gòu)，除非被STI 22分隔。
圖3顯示在柵極疊層的壁上形成第一間隔物38，接著均厚沉積第二間隔物疊層55之后，PFET結(jié)構(gòu)302和NFET結(jié)構(gòu)402的垂直剖面示意圖。在第一實施例的優(yōu)選版本中，第二間隔物疊層55包含氧化物層51和氮化物層53的疊層。然而，在此也考慮使用一個氧化物層、一個氮化物層和多于兩層的介電層用于第二間隔物疊層55。
之后，將第一光致抗蝕劑施加到第二間隔物疊層55上并將其構(gòu)圖，以覆蓋第二間隔物疊層55在NFET區(qū)域上的部分，而暴露第二間隔物疊層55在PFET區(qū)域上的部分。實施第一反應(yīng)離子蝕刻(RIE)，以在第二間隔物疊層55之外形成第二PFET間隔物154。在第一實施例的優(yōu)選版本中，第二PFET間隔物154包含PFET間隔物氧化物層150和PFET間隔物氮化物層152。第一反應(yīng)離子蝕刻一直進行到至少圖3中PFET結(jié)構(gòu)302的硅表面暴露出來。優(yōu)選地，第一RIE持續(xù)深入到PFET結(jié)構(gòu)302的主體120中，使得源極/漏極區(qū)域中暴露的硅表面的高度低于柵極電介質(zhì)30的高度，如圖4的PFET結(jié)構(gòu)303所描述。盡管第一RIE去除了具有PFET擴展注入的區(qū)域140的部分，在柵極疊層下的具有PFET擴展注入的區(qū)域140的剩余部分被保留在硅襯底上。此后，將其稱為“中間PFET擴展”142。在第一RIE期間，NFET結(jié)構(gòu)403被第一層光致抗蝕劑57覆蓋，以防止蝕刻具有NFET擴展注入的區(qū)域240中的任何材料。在暴露的源極/漏極區(qū)域中的蝕刻過程消耗掉隱埋氧化物層12上的全部硅材料之前，停止第一RIE。
然后，剝離第一層光致抗蝕劑57，在NFET區(qū)域中留下NFET結(jié)構(gòu)403上的第二間隔物疊層55。這是因為典型的光致抗蝕劑材料不能耐受用于硅鍺合金沉積的選擇性外延過程期間的相對高溫。在適當表面制備，如濕式清潔之后，實施硅鍺合金的選擇性外延，以在PFET區(qū)域的源極和漏極區(qū)域中生長嵌入的硅鍺合金160’。嵌入的硅鍺合金160’外延對準到PFET的主體120，使得PFET的主體120、中間PFET擴展142和嵌入的硅鍺合金160’在STI 22環(huán)繞的每一區(qū)域中形成連續(xù)單晶結(jié)構(gòu)。
之后，施加第二層光致抗蝕劑59并將其光刻構(gòu)圖，以覆蓋PFET區(qū)域并暴露NFET區(qū)域，如圖5所示。此時，PFET結(jié)構(gòu)304被構(gòu)圖的第二光致抗蝕劑59覆蓋，而NFET結(jié)構(gòu)404被第二間隔物疊層55覆蓋。實施第二RIE，以在第二間隔物疊層55之外形成第二NFET間隔物254。在第一實施例的優(yōu)選版本中，第二NFET間隔物254包括PFET間隔物氧化物層250和PFET間隔物氮化物層252。圖6顯示了在完成第二RIE之后的PFET結(jié)構(gòu)305和NFET結(jié)構(gòu)405。
之后，去除第二層光致抗蝕劑59。圖7顯示在去除了光致抗蝕劑59之后的PFET結(jié)構(gòu)306和NFET結(jié)構(gòu)406。
在這個階段，使用傳統(tǒng)光刻方法和離子注入方法完成了PFET區(qū)域和NFET區(qū)域的源極和漏極區(qū)域的電子摻雜。如果需要，可以在離子注入步驟之后立即通過退火來實施電子摻雜劑的激活，或者這樣的激活可以延遲到流程的后續(xù)階段。本領(lǐng)域中公知的傳統(tǒng)電摻雜劑包含硼、磷、砷和銻。圖8中的PFET結(jié)構(gòu)307在源極和漏極區(qū)域中包含P摻雜的硅162和P摻雜的硅鍺合金162’。“PFET擴展”144為中間PFET擴展142的一部分，該中間PFET擴展142在源極和漏極區(qū)域電摻雜期間不會接收額外摻雜劑。圖8中NFET結(jié)構(gòu)407在源極和漏極區(qū)域的每一個中包含“中間N摻雜硅”261。“NFET擴展”244為具有NFET擴展注入的區(qū)域240的一部分，該區(qū)域240在源極和漏極區(qū)域的電摻雜期間不會接收額外摻雜劑。PFET的主體120、PFET擴展144、P摻雜硅162和P摻雜硅鍺合金162’在STI22環(huán)繞的每一區(qū)域中形成連續(xù)單晶結(jié)構(gòu)。同樣地，NFET的主體220、NFET擴展244和中間N摻雜硅261在STI 22環(huán)繞的每一區(qū)域中形成連續(xù)單晶結(jié)構(gòu)。
盡管鍺不是電摻雜劑，但是使用鍺作為電摻雜過程的一部分用于改善源極和漏極區(qū)域摻雜的非晶化注入在本領(lǐng)域中已經(jīng)公知。然而，根據(jù)此方法的鍺含量典型地被限制為小于源極和漏極區(qū)域中材料的1％原子濃度。典型地，高于1％原子濃度的碳或鍺不被考慮作為源極和漏極區(qū)域的傳統(tǒng)電摻雜的一部分。這些標準是基于這些摻雜劑以任何實質(zhì)方式改變源極和漏極區(qū)域中的應(yīng)力的能力。根據(jù)本發(fā)明的第一實施例，在源極和漏極區(qū)域的電摻雜期間，源極和漏極區(qū)域中沒有產(chǎn)生明顯的應(yīng)力。
之后，施加第三層光致抗蝕劑175并將其光刻構(gòu)圖，以覆蓋PFET區(qū)域，如圖9所示。將碳注入到NFET區(qū)域，以摻雜NFET結(jié)構(gòu)408的源極和漏極區(qū)域，如圖9所示。通過第三層光致抗蝕劑175，PFET結(jié)構(gòu)308被保護免受碳注入。將碳注入到NFET區(qū)域使得將每一中間N摻雜硅261變?yōu)榱藘刹糠諲摻雜硅碳合金261’和N摻雜硅262。之后，去除光致抗蝕劑275。
在注入之后即刻的注入的碳無須占據(jù)晶體結(jié)構(gòu)中的替位位置。注入的結(jié)果是，N摻雜硅262此時具有幾乎沒有缺陷的晶體結(jié)構(gòu)，N摻雜硅碳合金261’為無定形。此時，通過在高溫下退火襯底，以N摻雜硅262作為外延模板，N摻雜單晶硅碳合金即“N摻雜Si:C合金”262’在N摻雜硅碳合金261’中外延重新生長。該過程稱為“固相外延”(SPE)，且實施固相外延的方法在本領(lǐng)域中已經(jīng)公知。本質(zhì)來說，N摻雜硅碳合金261’中硅和碳原子自行外延對準于下層晶格結(jié)構(gòu)，所述下層晶格結(jié)構(gòu)開始于N摻雜硅262與原始N摻雜硅碳合金261’之間的界面。在SPE期間，在Si:C的一個原子層外延對準于下層單晶晶格之后，形成下一個原子層的Si:C。此過程一層接著一層繼續(xù)，直到原始N摻雜硅碳合金261’中的全部材料并入到單晶結(jié)構(gòu)中，并形成Si:C合金。因為原始N摻雜硅碳合金261’包含N型摻雜劑，因此N摻雜劑也外延并入到Si:C結(jié)構(gòu)中，并形成N型摻雜Si:C合金262’。
可以使用用于SPE的任何公知過程來實施本發(fā)明。退火過程優(yōu)選為具有介于700℃和1428℃之間的峰值溫度的激光退火。一旦在NFET區(qū)域的源極和漏極區(qū)域中形成N摻雜Si:C合金262’，NFET的主體220、NFET擴展244、N摻雜Si:C合金262’和N摻雜硅262在STI 22環(huán)繞的每一區(qū)域中形成連續(xù)單晶結(jié)構(gòu)。
之后，在PFET區(qū)域和NFET區(qū)域上實施選擇性硅沉積。在選擇性硅沉積期間，包含如SiH4、Si2H6、SiHCl3、SiH2C12或SiH3Cl的硅的源材料的反應(yīng)物與諸如HCl或NH4Cl的蝕刻劑和諸如H2的載流子氣體一起被引入包含半導(dǎo)體襯底的處理腔中。有時候，在適當條件下，包含氯對氫的高原子比例的反應(yīng)物可能在處理腔中分解，以通過自身提供足夠的蝕刻劑。半導(dǎo)體襯底包含兩種類型的表面半導(dǎo)體表面和電介質(zhì)表面。硅或硅合金的表面為半導(dǎo)體表面。諸如二氧化硅、氮化硅的介電膜的表面為電介質(zhì)表面。因為在反應(yīng)物中存在蝕刻劑，在選擇性硅沉積期間，沉積過程與蝕刻過程競爭。新的硅材料的沉積不會發(fā)生在電介質(zhì)表面上，因為硅原子的任何成核立刻被蝕刻劑蝕刻。因此，新的硅材料的沉積只發(fā)生在硅表面或硅合金表面上。在典型晶體管結(jié)構(gòu)中，不論是源極區(qū)域或漏極區(qū)域，硅合金材料或硅材料的每一區(qū)域都被諸如STI的電介質(zhì)材料所包圍，因此，包含硅且通過選擇性硅沉積而外延生長的一個新的層(之后稱為“硅層”)也被電介質(zhì)材料所包圍。
依賴于硅原子的遷移率和在處理腔中環(huán)境氣體流的雜質(zhì)程度，新硅層可能自行外延對準到下層硅或硅合金，或者它可能形成多晶硅、微晶硅或甚至無定形硅。在本發(fā)明第一實施例的優(yōu)選版本中，選擇性硅沉積過程為選擇性硅外延，其中，新的硅層外延對準下層硅或硅合金。在此過程中，襯底典型處在足夠高的溫度下，以對硅原子提供足夠的表面遷移率，這些硅原子源于反應(yīng)氣體流的硅前驅(qū)物且吸附在生長表面上。此外，氣體流中的雜質(zhì)程度保持在低水平，以防止雜質(zhì)落在生長表面上而在結(jié)晶結(jié)構(gòu)中產(chǎn)生缺陷。
硅層與下層硅合金的外延對準對于晶體管的性能而言是有利的，這是因為任何晶粒邊界或結(jié)晶缺陷會作為散射中心且降低載流子遷移率，這正是喪失與下層單晶硅的外延對準的多晶硅、微晶硅、無定形硅和硅材料的情況。如果在接觸形成期間，硅層中的一些硅材料未反應(yīng)，殘留的硅材料包含許多結(jié)晶缺陷，且電子或空穴在缺陷處的散射會降低源極或漏極區(qū)域的導(dǎo)電性。僅當下面的情況下，這個問題可以得到避免，即在接觸形成期間，通過與沉積金屬反應(yīng)形成金屬硅化物，使硅層中所有的硅材料都耗盡。硅層中外延對準的硅不會對接觸電阻造成任何負面影響，即使并非硅層中所有的硅材料都與金屬反應(yīng)。通過硅層與下層晶體結(jié)構(gòu)的外延對準所提供的這個優(yōu)點，本發(fā)明的所有實施例，包含第一實施例，皆描述為用于選擇性硅沉積的選擇性硅外延過程。
圖10顯示在選擇性硅外延過程之后的PFET結(jié)構(gòu)309和NFET結(jié)構(gòu)409。PFET結(jié)構(gòu)309現(xiàn)在包含P摻雜硅鍺合金162’上的硅層170，硅鍺合金162’進而沉積在P摻雜硅162上。NFET結(jié)構(gòu)409包含N摻雜Si:C合金262’上的硅層270，Si:C合金262’進而沉積在N摻雜硅262上。在新形成的硅層中的硅材料實質(zhì)上不含碳或鍺，因為硅選擇性外延過程中的反應(yīng)劑僅向已有的硅合金表面上提供硅原子。同樣地，相比于成功的外延過程一定會發(fā)生的表面擴散速率，在硅選擇性外延的溫度下，鍺或碳的體積擴散速度小很多，因此只有小量的碳或鍺，常常是微量，通過硅合金層和新硅層的界面而擴散至新形成的硅層中。通過選擇性硅外延而新形成的硅層中的任何其它材料僅為微量，因此，硅層可視為實質(zhì)上不含碳或鍺。
此時，PFET的主體120、PFET擴展144、P型摻雜硅162、P摻雜硅鍺合金162’和位于P摻雜硅鍺合金162’之上的硅層170在STI 22環(huán)繞的每一區(qū)域中形成連續(xù)單晶結(jié)構(gòu)。同樣地，NFET結(jié)構(gòu)的主體220、NFET擴展244、N摻雜硅262、N摻雜Si:C合金262’和位于N摻雜Si:C合金262’之上的硅層270在STI 22環(huán)繞的每一區(qū)域中形成連續(xù)單晶結(jié)構(gòu)。
之后，去除柵極頂冠氧化物34與柵極氮化物層36。之后通過物理氣相沉積(PVD)在超高真空腔中在硅襯底上沉積金屬80。圖11顯示在這樣的金屬沉積之后的PFET結(jié)構(gòu)310和NFET結(jié)構(gòu)410。沉積的金屬與源極和漏極區(qū)域中下層硅層中的硅反應(yīng)，還與柵極疊層中的多晶硅反應(yīng)。根據(jù)本發(fā)明的第一實施例，在形成所述接觸材料期間，只有一部分的硅層被消耗來形成金屬硅化物，而硅層的剩余部分未被消耗。由于通過選擇性硅沉積，優(yōu)選為選擇性硅外延，所沉積的硅層實質(zhì)上不含碳或鍺，因此，接觸材料不是金屬硅化物與其它材料，如金屬鍺化物、金屬碳化物或甚至碳的混合物或合金。在圖12的PFET結(jié)構(gòu)311和NFET結(jié)構(gòu)411中，接觸材料為未合金金屬硅化物。
在根據(jù)本發(fā)明的第一實施例的晶體管的最終結(jié)構(gòu)中，PFET的主體120、PFET擴展144、P摻雜硅162、P摻雜硅鍺合金162’和位于P摻雜硅鍺合金162’上的未反應(yīng)硅層190在STI 22環(huán)繞的每一區(qū)域中形成連續(xù)單晶結(jié)構(gòu)。同樣地，NFET的主體220、NFET擴展244、N摻雜硅262、N摻雜Si:C合金262’和位于N摻雜Si:C合金262’上的未反應(yīng)硅層290在STI 22環(huán)繞的每一區(qū)域中形成連續(xù)單晶結(jié)構(gòu)。
根據(jù)本發(fā)明，雖然在圖12中，P摻雜硅鍺合金162’上的未反應(yīng)硅層190或在N摻雜Si:C合金262’上的未反應(yīng)硅層290中沒有電子摻雜劑，但是本領(lǐng)域技術(shù)人員可以了解的事實是，通過適當退火，可輕易完成電子摻雜劑越過小距離的擴散。因此，通過退火而從下層N摻雜Si:C層或P摻雜硅鍺合金層擴散電摻雜劑，以減少源極和漏極區(qū)域的接觸電阻是本發(fā)明顯而易見的應(yīng)用。另一方面來說，在硅化之前，N型和P型摻雜劑可以分別注入Si:C和SiGe頂上的頂硅層中。
本發(fā)明的第一實施例在硅鍺合金和硅碳合金上提供未合金硅化物的事實，進而使得在源極和漏極區(qū)域具有嵌入的硅合金的器件具有低接觸電阻。此外，由接觸材料和半導(dǎo)體材料之間的界面所限定的源極和漏極的高度顯著高于在制造流程中未利用選擇性硅沉積的同等結(jié)構(gòu)。源極和漏極高度的增高增加了具有嵌入的硅合金的晶體管的溝道上的應(yīng)力。
雖然本發(fā)明的第一實施例已在制造流程的每個階段以光刻步驟詳細說明，但是本領(lǐng)域技術(shù)人員可以了解，當允許時，通過使用通用的光刻掩模用于連續(xù)過程，有可能對流程進行一些簡化。同樣地，也可以相似了解，本發(fā)明非關(guān)鍵的組件也可以用具有類似性質(zhì)的公知材料來取代。
根據(jù)本發(fā)明的第二實施例，所有的過程步驟和結(jié)構(gòu)與本發(fā)明的第一實施例相同，直到如圖11所示完成用于形成接觸的金屬80的沉積。在金屬80與硅鍺合金162’之上的下層硅層170和N摻雜Si:C合金262’之上的下層硅層270反應(yīng)期間，金屬80與選擇性硅沉積期間沉積的所有硅材料發(fā)生反應(yīng)。圖13示出PFET 321的產(chǎn)生結(jié)構(gòu)和NFET 421的產(chǎn)生結(jié)構(gòu)。PFET的源極和漏極區(qū)域的每一個包含未合金金屬硅化物186和電摻雜外延硅鍺合金層162’的疊層。NFET的源極和漏極區(qū)域的每一個包含未合金金屬硅化物286和N摻雜Si:C合金262’的疊層。在此也考慮允許金屬的反應(yīng)消耗一部分的下層摻雜硅鍺合金162’或一部分的下層N摻雜Si:C合金262’。
本發(fā)明的第三至第十二實施例使用本發(fā)明的第一和第二實施例的部件而經(jīng)過一些改變。通過首先比較本發(fā)明的各種實施例的差異，之后描述每一實施例的具體特征和分支，來完成這些實施例的描述。
這十二個實施例分為兩組實施例。第一組實施例包括第一至第六實施例，第二組實施例包括第七至第十二實施例。在第一組實施例中，在NFET區(qū)域的源極和漏極區(qū)域中形成嵌入的硅碳合金是在PFET區(qū)域和NFET區(qū)域中通過選擇性沉積生長硅層的硅材料之前。在第二組實施例中，在PFET區(qū)域和NFET區(qū)域中通過選擇性沉積生長硅層的硅材料是在NFET區(qū)域的源極和漏極區(qū)域中形成嵌入的硅碳合金之前。
在全部十二個實施例中，包括有形成嵌入的硅鍺合金、源極和漏極注入用于電子摻雜、形成嵌入的硅碳合金和選擇性硅沉積以及形成接觸材料。取決于進行的實施例，過程方法的順序和細節(jié)以及最終結(jié)構(gòu)是不同的。雖然大部分時間Si:C合金的形成在SiGe合金的形成之后，但是第三至第六實施例允許這兩個過程之間有相反的過程順序。各種實施例的制造流程的順序差異的總結(jié)被示于表1中。
表1根據(jù)本發(fā)明各個實施例的制造流程的順序 在表1的制造流程中共享相同順序的每對兩個實施例包含這樣的一個實施例(奇數(shù)實施例)，其中允許圖11中金屬80的反應(yīng)僅消耗在選擇性硅外延期間沉積的硅層的一部分，以及另一個實施例(偶數(shù)實施例)，其中允許圖11中的金屬80的反應(yīng)消耗在選擇性硅外延期間沉積的全部硅層。這造成PFET和NFET的最終結(jié)構(gòu)不同。
在制造流程的順序的組合和金屬80與下層反應(yīng)的程度造成結(jié)構(gòu)中源極和漏極區(qū)域的各個部分的組成和摻雜的不同。根據(jù)本發(fā)明各個實施例的具有嵌入的硅鍺合金的PFET的源極和漏極區(qū)域的這些差異顯示于表2中。N/A表示“不適用”，并表示相關(guān)目標不存在的狀態(tài)。
表2PFET中的包括源極/漏極區(qū)域的疊層的組成和摻雜 同樣地，根據(jù)本發(fā)明各個實施例的具有嵌入的硅碳合金的NFET的源極和漏極區(qū)域的差異顯示于表3中。在第一和第二實施例中，即使在硅層未反應(yīng)部分上的電摻雜狀態(tài)可能開始不含電摻雜劑，但是通過適當退火，可輕易完成電摻雜劑越過短距離的擴散。因此，通過退火使電摻雜劑從下層N摻雜Si:C層或P摻雜硅鍺合金層擴散，以減少源極和漏極區(qū)域的接觸電阻，這是此發(fā)明顯而易見的應(yīng)用。
表3NFET中的包括源極/漏極區(qū)域的疊層的組成和摻雜 下面將在說明制造流程中實質(zhì)差異之后說明本發(fā)明第三至第十二實施例相對于第一和第二實施例在結(jié)構(gòu)上的值得注意的差異。在不同實施例中，相同的結(jié)構(gòu)將在圖中以相同的附圖標記來標示，以表示結(jié)構(gòu)和功能與前述實施例的相同。即使數(shù)字不同，具有相同結(jié)構(gòu)和等效功能的組件在本發(fā)明不同的實施例中將以相同名稱標示。通常數(shù)字的不同表示在引入不同數(shù)字的組件的步驟之前，存在不同的中間結(jié)構(gòu)。
根據(jù)本發(fā)明第三和第四實施例，PFET結(jié)構(gòu)507中的嵌入的硅鍺合金160’和NFET結(jié)構(gòu)607中的嵌入的Si:C合金660’形成于源極和漏極區(qū)域的電摻雜之前，如圖14所示。根據(jù)本發(fā)明第三和第四實施例的優(yōu)選版本，嵌入的硅鍺合金160’以和第一和第二實施例相同的方式形成，直到對應(yīng)于圖7的處理步驟。
之后，如圖14所示，PFET結(jié)構(gòu)507被第四光致抗蝕劑575所覆蓋，且碳被注入NFET結(jié)構(gòu)607中。第四光致抗蝕劑575被去除，硅襯底經(jīng)受退火過程，以在具有碳的源極和漏極區(qū)域中形成Si:C。實施與第一和第二實施例相同的過程，以形成未摻雜的嵌入的Si:C合金660’。然而，未摻雜的嵌入的Si:C合金660’未出現(xiàn)于根據(jù)本發(fā)明第一和第二實施例的任何處理階段。根據(jù)第三和第四實施例，處理過程繼續(xù)，實施源極和漏極區(qū)域的電摻雜，由此在NFET結(jié)構(gòu)608中產(chǎn)生N摻雜Si:C合金662’和N摻雜硅662，如圖15所示。這些結(jié)構(gòu)與圖10中的N摻雜Si:C合金262’和N摻雜硅262相同。之后，實施選擇性硅沉積。再一次地，為了描述本發(fā)明，假定采用選擇性硅外延。圖16中的PFET結(jié)構(gòu)509和NFET結(jié)構(gòu)609與圖10中的對應(yīng)結(jié)構(gòu)相同，除了標號不同，這意味著僅在該處理步驟之前存在不同結(jié)構(gòu)。
自選擇性硅外延過程開始，第一實施例和第三實施例之間的結(jié)構(gòu)和過程相同。在第二實施例和第四實施例也是一樣。顯而易見的是其最終結(jié)構(gòu)的關(guān)系也是一樣的。
根據(jù)本發(fā)明第五和第六實施例，首先實施嵌入的Si:C合金的形成，之后為選擇性硅沉積過程，之后為源極和漏極區(qū)域的電摻雜。再一次地，這些實施例也假定采用選擇性硅外延。在圖14中以和本發(fā)明第三和第四實施例相同的方式在PFET結(jié)構(gòu)507中形成嵌入的硅鍺合金160’并在NFET結(jié)構(gòu)607中形成嵌入的Si:C合金660’之后，在嵌入的硅鍺合金160’和嵌入的Si:C合金660’上直接形成硅層，以形成類似于圖16所示的結(jié)構(gòu)。然而，不同于圖16的結(jié)構(gòu)在于，源極和漏極區(qū)域此時未摻雜。換句話說，根據(jù)本發(fā)明第五和第六實施例，圖16中的P摻雜硅162和N摻雜硅662不存在，且PFET的主體120和NFET的主體220分別占據(jù)仍有待形成的P摻雜硅162和N摻雜硅662的區(qū)域。相似地，根據(jù)本發(fā)明第五和第六實施例，圖16中的P摻雜硅鍺合金162’和N摻雜Si:C合金662’在此時階段未用源極/漏極摻雜劑摻雜。
雖然這些實施例未以視圖加以詳細說明，然而顯而易見的是，在源極和漏極區(qū)域的電摻雜之前，所有的中間結(jié)構(gòu)未被摻雜劑摻雜。之后，以適當?shù)难谀嵤┰礃O/漏極摻雜。根據(jù)本發(fā)明第五和第六實施例，產(chǎn)生的結(jié)構(gòu)類似于圖16所示的結(jié)構(gòu)，不同的是，第三和第四實施例中圖16的硅層170由P摻雜硅層取代，第三和第四實施例中圖16的硅層270由N摻雜硅層取代。因為PFET和NFET的電摻雜在金屬沉積之前即刻實施，硅層中的外延沉積硅材料被電摻雜劑所摻雜。然而，因為它們是在形成硅鍺合金和Si:C合金之后沉積的，因此，外延沉積的硅層中沒有碳或鍺。所以，最終結(jié)構(gòu)包括在電子摻雜硅層上的未合金金屬硅化物，如表2和表3所描述。
根據(jù)本發(fā)明第七和第八實施例，過程步驟與第一和第二實施例的相同，直到形成第二NFET間隔物254，如圖7所示。取代源極和漏極區(qū)域的電摻雜，之后立即實施選擇性硅沉積，如圖17所示。PFET結(jié)構(gòu)707包含在嵌入的硅鍺合金160’上的新生長的硅層770，NFET結(jié)構(gòu)807包含在具有NFET擴展注入的區(qū)域240上的新生長的硅層870。
之后，實施PFET和NFET的源極和漏極區(qū)域的電摻雜。圖18顯示產(chǎn)生的結(jié)構(gòu)。PFET結(jié)構(gòu)708現(xiàn)在包含P摻雜硅762、P摻雜硅鍺合金762’和P摻雜硅層772。NFET結(jié)構(gòu)808包含中間N摻雜硅861和N摻雜硅層872。相比于第一和第二實施例，第七和第八實施例中存在的P摻雜硅層772和N摻雜硅硅層872是不同的特征。相比于本發(fā)明第一和第二實施例，第七和第八實施例中N摻雜Si:C合金層872’是不同的特征。
之后，PFET結(jié)構(gòu)709被第五光致抗蝕劑775所覆蓋，碳被注入到NFET結(jié)構(gòu)809中，如圖19所示。第五光致抗蝕劑775被去除，硅襯底經(jīng)受退火過程，以在具有碳的源極和漏極區(qū)域中形成N摻雜Si:C合金862’。通過碳注入和SPE，圖18中的N摻雜硅層872轉(zhuǎn)換成圖19中的N摻雜Si:C合金層872’。相比于第一和第二實施例，第七和第八實施例中N摻雜Si:C合金層872’是不同的特征。在去除第五光致抗蝕劑775之后，以類似于圖11所描述的方式沉積金屬80，之后金屬80與下層N摻雜Si:C合金層872’和P摻雜硅層反應(yīng)。
根據(jù)本發(fā)明的第七實施例，控制金屬80的反應(yīng)，使得接觸形成過程僅消耗一部分的N摻雜Si:C合金層872’和P摻雜硅層。在此階段的PFET結(jié)構(gòu)711和NFET結(jié)構(gòu)811顯示于圖20中。PFET的主體120、PFET擴展144、P摻雜硅762、P摻雜硅鍺合金762’和未反應(yīng)的P摻雜硅層772在STI 22環(huán)繞的每一區(qū)域中形成連續(xù)單晶結(jié)構(gòu)。相似地，NFET的主體220、NFET擴展244、N摻雜硅862、N摻雜Si:C合金862’和未反應(yīng)的N摻雜硅層874’在STI 22環(huán)繞的每一區(qū)域中形成連續(xù)單晶結(jié)構(gòu)。
根據(jù)本發(fā)明的第八實施例，控制金屬80的反應(yīng)，使得接觸形成過程消耗全部N摻雜Si:C合金層872’和P摻雜硅層。在此階段的PFET結(jié)構(gòu)721和NFET結(jié)構(gòu)821顯示于圖20中。這些結(jié)構(gòu)類似于根據(jù)第七實施例的圖20中的對應(yīng)結(jié)構(gòu)，但是不存在未反應(yīng)的P摻雜硅層772和未反應(yīng)的N摻雜硅層874’。
在第七和第八實施例中，因為P摻雜硅層772不包含任何鍺或碳，所以在PFET區(qū)域上形成的接觸材料為未合金金屬硅化物786，如同第一至第六實施例的例子一樣，也就是沒有金屬鍺化物、金屬碳化物或碳。然而，因為在Si:C合金層872’中碳的存在，在NFET區(qū)域上形成的接觸材料886并非不含碳和金屬碳化物，因此，根據(jù)前述的定義，不是“未合金金屬硅化物”。取而代之的是金屬硅化物、金屬碳化物和碳的合金?？筛鶕?jù)過程的細節(jié)而控制金屬碳化物和碳的相對含量。
根據(jù)本發(fā)明第九和第十實施例，過程步驟與第七和第八實施例的相同，直到選擇性硅沉積，如圖17所示。之后，取代源極和漏極區(qū)域的電摻雜，而實施Si:C合金的形成。在第七和第八實施例中使用了相同的處理方法。
如圖22所示，PFET結(jié)構(gòu)908被第六光致抗蝕劑975所覆蓋，碳被注入到NFET結(jié)構(gòu)1008中。這將碳引入到外延生長硅層中和襯底的硅材料中。之后，第六光致抗蝕劑975被去除，硅襯底經(jīng)受退火過程。在退火過程期間的SPE在NFET結(jié)構(gòu)1008中產(chǎn)生Si:C合金1060’和Si:C層1070’。第九和第十實施例中Si:C層1070’無摻雜是先前的實施例中未見的特征。在SPE之后去除光致抗蝕劑975。
之后，實施PFET和NFET的源極和漏極區(qū)域的電摻雜。圖23顯示產(chǎn)生的結(jié)構(gòu)。PFET結(jié)構(gòu)909現(xiàn)在包含P摻雜硅762、P摻雜硅鍺合金762，和P摻雜硅772。NFET結(jié)構(gòu)1009包含N摻雜硅1062、N摻雜Si:C合金1062’和N摻雜Si:C合金1072’。根據(jù)第九和第十實施例，在此階段的PFET結(jié)構(gòu)909和NFET結(jié)構(gòu)1009與本發(fā)明第七和第八實施例在SPE之后所獲得的結(jié)構(gòu)相同。之后的過程也相同。
根據(jù)第九實施例，以與第七實施例相同的方式控制金屬與下層半導(dǎo)體材料的反應(yīng)，最終得到相同的結(jié)構(gòu)。第八實施例和第十實施例之間也有相同的關(guān)系。
根據(jù)第十一和第十二實施例，在硅鍺合金形成之后，對源極和漏極區(qū)域進行電摻雜。這產(chǎn)生的結(jié)構(gòu)與根據(jù)本發(fā)明第一實施例和第二實施例的圖8所示的結(jié)構(gòu)相同。取代嵌入的Si:C的形成，之后實施在源極/漏極區(qū)域上的硅層的選擇性外延生長。產(chǎn)生的結(jié)構(gòu)與圖10所示的結(jié)構(gòu)類似，但是不包含任何嵌入的Si:C。相比于根據(jù)第一和第二實施例的圖10，根據(jù)第十一和第十二實施例的結(jié)構(gòu)具有中間N摻雜硅861，如圖18所示，以取代圖10中的N摻雜Si:C合金262’。然而，此結(jié)構(gòu)與根據(jù)第七和第八實施例的圖18所示結(jié)構(gòu)不同。相比于根據(jù)第七和第八實施例的圖18，根據(jù)第十一和第十二實施例的結(jié)構(gòu)具有未摻雜硅層170、270，以取代P摻雜硅層772和N摻雜硅層872。
雖然這些實施例未以視圖詳細說明，但是顯而易見的是，外延生長硅層170、270未摻雜，這是因為選擇性外延是在源極/漏極注入之后實施的，在Si:C形成之前所有的中間結(jié)構(gòu)不包含任何嵌入的Si:C結(jié)構(gòu)。之后，Si:C的形成使用前述的方法。產(chǎn)生的結(jié)構(gòu)類似于圖10所示的結(jié)構(gòu)，不同的是第一和第二實施例的圖10中的硅層270由未摻雜Si:C硅層取代。通過選擇性外延過程的反應(yīng)物提供未摻雜Si:C層的硅材料，且在Si:C形成期間提供碳材料。之后沉積金屬80用于金屬化，并根據(jù)第十一實施例部分反應(yīng)，或根據(jù)第十二實施例全部反應(yīng)。最終結(jié)構(gòu)產(chǎn)生接觸材料，接觸材料與本發(fā)明第七至第十實施例產(chǎn)生的不同僅在于接觸材料具有較少電摻雜劑，此對接觸材料的性能無顯著影響。
雖然本發(fā)明用具體實施例進行說明，但從前述說明中顯見的是，各種替換、修改和變體對本領(lǐng)域技術(shù)人員來說是顯而易見的。因此，本發(fā)明旨在涵蓋落入本發(fā)明的范圍和精神和下列權(quán)利要求范圍的所有替換、修改和變體。
權(quán)利要求
1.一種半導(dǎo)體晶體管，包括
單晶硅溝道(120，220)；
在所述單晶硅溝道的頂上的柵極(30，32，88)；以及
源極(162，162’，190，186，262，262’，290，286)和漏極(162，162’，190，186，262，262’，290，286)，位于所述單晶硅溝道的兩側(cè)；
其中，所述源極和所述漏極中的至少一個包括疊層，所述疊層包含未合金金屬硅化物(186，286)、外延硅層(190，290)和外延硅合金層(162’，262’)，所述外延硅合金層選自硅鍺合金、硅碳合金和硅鍺碳合金。
2.如權(quán)利要求1所述的半導(dǎo)體晶體管，其中，所述外延硅合金層外延對準所述單晶硅溝道。
3.如權(quán)利要求2所述的半導(dǎo)體晶體管，其中，所述外延硅層外延對準所述外延硅合金層。
4.如權(quán)利要求1所述的半導(dǎo)體晶體管，其中，所述源極和所述漏極中的所述至少一個在所述溝道上施加應(yīng)力。
5.如權(quán)利要求1所述的半導(dǎo)體晶體管，其中，所述外延硅合金層為硅鍺合金，所述硅鍺合金具有大于0％并小于40％的鍺含量。
6.如權(quán)利要求1所述的半導(dǎo)體晶體管，其中，所述外延硅合金層為硅碳合金，所述硅碳合金具有大于0％并小于10％的碳含量。
7.如權(quán)利要求1所述的半導(dǎo)體晶體管，其中，在所述疊層中所述外延硅層的頂部的高度高于所述柵極。
8.如權(quán)利要求1所述的半導(dǎo)體晶體管，其中，所述未合金金屬硅化物選自鎳硅化物、鎳鉑硅化物、鈷硅化物、鉭硅化物、鎢硅化物、鉬硅化物和鈦硅化物。
9.一種半導(dǎo)體晶體管，包括
溝道(120，220)；
在所述溝道的頂上的柵極(30，32，88)；以及
源極(162，162’，186，262，262’，286)和漏極(162，162’，186，262，262’，286)，位于所述溝道的兩側(cè)；
其中，所述源極和所述漏極中的至少一個包括疊層，所述疊層包含未合金金屬硅化物(186，286)和外延硅合金層(162’，262’)，所述外延硅合金層選自硅鍺合金、硅碳合金和硅鍺碳合金。
10.如權(quán)利要求9所述的半導(dǎo)體晶體管，其中，所述外延硅合金層外延對準所述溝道。
11.如權(quán)利要求9所述的半導(dǎo)體晶體管，其中，所述源極和所述漏極中的所述至少一個在所述溝道上施加應(yīng)力。
12.如權(quán)利要求9所述的半導(dǎo)體晶體管，其中，所述外延硅合金層為硅鍺合金，所述硅鍺合金具有大于0％并小于40％的鍺含量。
13.如權(quán)利要求9所述的半導(dǎo)體晶體管，其中，所述外延硅合金層為硅碳合金，所述硅碳合金具有大于0％并小于10％的碳含量。
14.如權(quán)利要求9所述的半導(dǎo)體晶體管，其中，在所述疊層中所述外延硅合金層的頂部的高度高于所述柵極。
15.如權(quán)利要求9所述的半導(dǎo)體晶體管，其中，所述未合金金屬硅化物選自鎳硅化物、鎳鉑硅化物、鈷硅化物、鉭硅化物、鎢硅化物、鉬硅化物和鈦硅化物。
16.一種制造半導(dǎo)體結(jié)構(gòu)的方法，包括
提供具有PFET區(qū)域(301)和NFET區(qū)域(401)的半導(dǎo)體襯底；
用掩模(175)掩蔽所述PFET區(qū)域；
在所述NFET區(qū)域中的源極和漏極區(qū)域中形成嵌入的硅碳合金(261’)；
通過選擇性沉積硅材料在所述PFET區(qū)域和所述NFET區(qū)域中生長硅層(170，270)，其中所述硅層實質(zhì)上不含碳和鍺；
在所述硅層上沉積金屬(80)；以及
用所述金屬與所述硅層反應(yīng)，以形成接觸材料(186，286)。
17.如權(quán)利要求16所述的方法，其中，在形成所述接觸材料期間，所述硅層的一部分被消耗以形成金屬硅化物(186，286)，而所述硅層的剩余部分(190，290)未被消耗。
18.如權(quán)利要求16所述的方法，其中，在形成所述接觸材料期間，所述硅層的全部被消耗，以形成金屬硅化物(186，286)。
19.如權(quán)利要求16所述的方法，其中在所述NFET區(qū)域中的所述源極和漏極區(qū)域中形成嵌入的硅碳合金的所述步驟還包括
將碳注入到所述NFET區(qū)域中的所述源極和漏極區(qū)域中；以及
通過固相外延在所述NFET區(qū)域中的所述源極和漏極區(qū)域中重新生長硅碳合金。
20.如權(quán)利要求19所述的方法，其中，通過激光退火過程來實施所述固相外延，其中峰值溫度在700℃和1428℃之間。
21.如權(quán)利要求16所述的方法，其中，通過選擇性硅外延來實施所述選擇性硅沉積。
22.如權(quán)利要求16所述的方法，還包括，在提供具有所述PFE T區(qū)域和所述NFET區(qū)域的所述半導(dǎo)體襯底之后，并在用所述掩模掩蔽所述PFET區(qū)域之前，將摻雜劑注入到所述PFET區(qū)域中的所述源極和漏極區(qū)域與所述NFET區(qū)域中的所述源極和漏極區(qū)域中的至少一個中。
23.如權(quán)利要求16所述的方法，還包括，在所述NFET區(qū)域中的所述源極和漏極區(qū)域中形成所述嵌入的硅碳合金之后，并在通過選擇性沉積硅材料在所述PFET區(qū)域和所述NFET區(qū)域中生長實質(zhì)上不含碳和鍺的硅層以前，將摻雜劑注入到所述PFET區(qū)域中的所述源極和漏極區(qū)域與所述NFET區(qū)域中的所述源極和漏極區(qū)域中的至少一個中。
24.如權(quán)利要求16所述的方法，還包括，在通過選擇性沉積硅材料而在所述PFET區(qū)域和所述NFET區(qū)域中生長實質(zhì)上不含碳和鍺的硅層，并在所述硅層上沉積所述金屬之后，將摻雜劑注入到所述PFET區(qū)域中的所述源極和漏極區(qū)域與所述NFET區(qū)域中的所述源極和漏極區(qū)域中的至少一個中。
25.一種制造半導(dǎo)體結(jié)構(gòu)的方法，包括
提供具有PFET區(qū)域(301)和NFET區(qū)域(401)的半導(dǎo)體襯底；
通過選擇性沉積硅材料在所述PFET區(qū)域和所述NFET區(qū)域中生長硅層(770，870)，其中，所述硅層實質(zhì)不含碳和鍺；
用掩模(975)掩蔽所述PFET區(qū)域；
在所述NFET區(qū)域中的源極和漏極區(qū)域中形成嵌入的硅碳合金(1060’)；
在所述硅層上沉積金屬(80)；以及
用所述金屬與所述硅層反應(yīng)，以形成接觸材料(186，286)。
26.如權(quán)利要求25所述的方法，其中，在形成所述接觸材料期間，所述硅層的一部分被消耗以形成金屬硅化物(186，286)，而所述硅層的剩余部分(190，290)未被消耗。
27.如權(quán)利要求25所述的方法，其中，在形成所述接觸材料期間，所述硅層的全部被消耗，以形成金屬硅化物(186，286)。
28.如權(quán)利要求25所述的方法，其中，在所述NFET區(qū)域中的源極和漏極區(qū)域中形成嵌入的硅碳合金的所述步驟還包括
將碳注入到所述NFET區(qū)域中的所述源極和漏極區(qū)域中；以及
通過固相外延在所述NFET區(qū)域中的所述源極和漏極區(qū)域中重新生長硅碳合金。
29.如權(quán)利要求28所述的方法，其中，通過激光退火過程來實施所述固相外延，其中峰值溫度在700℃和1428℃之間。
30.如權(quán)利要求25所述的方法，其中，通過選擇性硅外延來實施所述選擇性硅沉積。
全文摘要
雖然嵌入的硅鍺合金和硅碳合金提供許多有用的應(yīng)用，尤其是通過應(yīng)力工程增強MOSFET的遷移率，但是在這些表面上形成合金硅化物會使器件性能劣化。本發(fā)明提供的結(jié)構(gòu)與方法在半導(dǎo)體襯底上的此類硅合金表面上提供未合金硅化物。這使得能夠為相同半導(dǎo)體襯底上的具有嵌入的SiGe的遷移率增加的PFET和具有嵌入的Si:C的遷移率增強的NFET形成低電阻接觸。此外，本發(fā)明提供用于高于柵極電介質(zhì)層的厚外延硅合金，尤其是厚外延Si:C合金的方法以增加晶體管器件的溝道上的應(yīng)力。
文檔編號H01L21/82GK101573795SQ200780049185
公開日2009年11月4日 申請日期2007年12月20日 優(yōu)先權(quán)日2007年1月4日
發(fā)明者劉耀誠, D·奇丹巴爾拉奧, K·里姆, O·格盧斯陳克夫, R·T·莫, J·R·霍爾特 申請人:國際商業(yè)機器公司