專利名稱：半導(dǎo)體器件及形成半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本公開涉及一種半導(dǎo)體器件以及形成半導(dǎo)體器件的方法。
背景技術(shù)：
諸如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的半導(dǎo)體器件 被作為功率器件普遍使用在諸如自動(dòng)化電子、電源、通訊的應(yīng)用中，
這些應(yīng)用要求器件在十分之幾安培(A)到數(shù)百安培(A)的范圍的電 流下進(jìn)行操作。
傳統(tǒng)地，通過將適當(dāng)?shù)碾妷菏┘拥組OSFET器件的柵電極，器件 導(dǎo)通(即，器件處于導(dǎo)通狀態(tài))，并且將形成連接源區(qū)和漏區(qū)的溝道， 以允許電流流動(dòng)。當(dāng)MOSFET器件導(dǎo)通時(shí)，電流和電壓之間的關(guān)系近 似為線性，這意味著該器件像電阻一樣作用。該電阻被稱為導(dǎo)通狀態(tài) 電阻Ddson。
典型地，優(yōu)選具有低導(dǎo)通狀態(tài)電阻Rdson的MOSFET器件，因?yàn)?它們具有更高的載流量。公知的是，通過增加MOSFET器件的封裝密 度，即每cn^的基本單元的數(shù)量，可以降低導(dǎo)通狀態(tài)電阻Rdson。例如， 六邊形MOSFET(HEXFET)器件包括多個(gè)單元并且具有高的封裝密度， 例如每ci^有105個(gè)六邊形單元，其中，每個(gè)單元具有六邊形多晶硅柵 和形成六邊形多晶硅柵的頂部的源區(qū)和體區(qū)。通常地，單元的尺寸越 小，封裝密度越高，并且因而，導(dǎo)通狀態(tài)的電阻越小。因此，對(duì)MOSFET 器件進(jìn)行的改進(jìn)是以減小單元的尺寸為目標(biāo)。
當(dāng)器件截止(即，處于截止?fàn)顟B(tài))時(shí)，電壓阻擋能力由擊穿電壓 來限制。對(duì)于高功率應(yīng)用，期望具有例如至少200伏特的高擊穿電壓。歐洲專利no. EP 1387408公開了絕緣柵FET(IGFET)器件，其中， 在源區(qū)5和漏區(qū)3之間的外延層11中的摻雜濃度基本不發(fā)生變化。結(jié) 果是，在IGFET器件的導(dǎo)通狀態(tài)期間，在源區(qū)和漏區(qū)之間存在如屈1 所示的"T"形電流7。電流路徑7在溝道13中從源區(qū)5與外延層11 的表面9基本平行地延伸，并且僅從溝道13的中間部分向漏區(qū)3垂直 延伸。因此，電流路徑的寬度受限于溝道13和漂移區(qū)(其是通過外延 層11的導(dǎo)電路徑的垂直部分)的寬度，這限制了器件的Rdson。如果 增加了外延層11的摻雜濃度，則器件的Rdson將增加，但是器件的擊 穿電壓將減小。
為了增加MOSFET器件的耐壓容量，公知的是在MOSFET器件 的漏區(qū)和溝道之間的外延層中形成輕摻雜的漂移區(qū)。輕摻雜的漂移區(qū) 降低了在器件處于截止?fàn)顟B(tài)時(shí)的體區(qū)15和外延層之間形成的PN結(jié)周 圍產(chǎn)生的最大電場，并且因而，確保更高的擊穿電壓。然而，減小了 在源和漏之間的漂移區(qū)中的摻雜，增加了器件的導(dǎo)通狀態(tài)電阻。
存在被用于增加MOSFET器件的擊穿電壓的技術(shù)的其他示例，但 是這導(dǎo)致導(dǎo)通狀態(tài)電阻Rdson增加。因而，在減小Rdson和具有足夠 高的擊穿電壓BVdss之間進(jìn)行折衷。
存在以下需要在對(duì)導(dǎo)通狀態(tài)電阻Rdson不進(jìn)行妥協(xié)的情況下， 通過增加器件的擊穿電壓，來改進(jìn)MOSFET器件的阻擋電壓能力。
US專利no. 6，747，312公開了一種垂直MOSFET器件，在其中， 在源區(qū)之間形成附加的N型區(qū)，以便增加溝道中的摻雜濃度。另外， 在MOSFET器件的體區(qū)下方形成附加的P型區(qū)。附加的P型區(qū)對(duì)附加 的N型區(qū)的增加摻雜進(jìn)行補(bǔ)償，以便限制對(duì)擊穿電壓的影響。然而， 需要進(jìn)一步改進(jìn)Rdson和擊穿電壓之間折衷。該MOSFET的附加區(qū)域 通過熱氧化物層和專用的掩模開口來形成，這極大增加了制造器件的成本。
因此，存在對(duì)改進(jìn)的半導(dǎo)體器件的需要。

發(fā)明內(nèi)容
本發(fā)明提供了一種如所附權(quán)利要求所描述的半導(dǎo)體器件以及形成 半導(dǎo)體器件的方法。


現(xiàn)在參考所附附圖，僅通過示例的方式，描述根據(jù)本發(fā)明的半導(dǎo) 體器件和形成半導(dǎo)體器件的方法，其中
圖1是在歐洲專利申請(qǐng)EP 1387408中描述的IGFET的一部分的示 意性橫截面圖2是根據(jù)本公開實(shí)施例的半導(dǎo)體器件布置的一部分的示意性橫 截面圖3a是示出沿著圖2中所示的線A-A的摻雜濃度分布圖； 圖3b是示出沿著圖2中所示的線B-B的摻雜濃度分布圖； 圖3c是示出沿著圖2中所示的線C-C的摻雜濃度分布圖； 圖4是根據(jù)本公開的半導(dǎo)體器件布置的一部分的示意性橫截面圖，
其示出當(dāng)器件處于導(dǎo)通狀態(tài)時(shí)的電流；以及
圖5至圖9是在生產(chǎn)的不同階段期間，圖2的半導(dǎo)體器件的一部
分的示意性橫截面圖。
具體實(shí)施例方式
在以下的描述和在圖2至圖9中，將某些區(qū)域指定為具體的材料、 導(dǎo)電性和/或類型。然而，這僅僅是為了便于解釋，而不旨在作出限制。 根據(jù)在此給出的描述，本領(lǐng)域的技術(shù)人員應(yīng)理解的是，為了獲得不同 的器件功能，可以使用不同半導(dǎo)體材料，并且可以改變器件的不同區(qū) 域的摻雜。將參考包括諸如N溝道垂直MOSFET器件的垂直半導(dǎo)體器件的半 導(dǎo)體器件來說明本公開。垂直半導(dǎo)體器件包括置于漏電極上方的源電 極，當(dāng)器件處于導(dǎo)通狀態(tài)時(shí)，使得電流主要在垂直方向上流動(dòng)。應(yīng)該 理解的是，本公開不限于垂直器件也不限于N溝道MOSFET器件，并 且同樣地應(yīng)用于諸如橫向器件、P溝道垂直MOSFET器件或者絕緣柵 雙極晶體管(IGBT)器件的其他半導(dǎo)體器件或者JFET或二極管或類 似的器件。
現(xiàn)在參考圖2，根據(jù)本公開實(shí)施例的半導(dǎo)體器件包括N溝道垂直 MOSFET器件。MOSFET器件通常包括多個(gè)晶體管基本單元，所述多 個(gè)晶體管基本單元具有不同的形狀，諸如六邊形單元、指狀、條狀、 波浪形或者在PCT申請(qǐng)no. WO 03/107432中描述的形狀。為了簡便， 圖2和隨后的圖示僅示出基本單元的一部分的簡化的橫截面圖。
該半導(dǎo)體器件包括具有第一表面和第二表面的n型半導(dǎo)體襯底4。 在半導(dǎo)體襯底4的第一表面上方形成n型外延層6。外延層6的摻雜濃 度小于半導(dǎo)體襯底4的摻雜濃度。在本公開的實(shí)施例中，n型外延層6 的摻雜濃度大于在諸如WO 03/107432中公開的己知器件中的外延層的 摻雜濃度。
n型預(yù)先控制區(qū)8，其也被稱為預(yù)先柵注入(PGI)區(qū)形成在外延 層6中,并且從外延層6的第一表面10延伸到3至4微米的深度。漸 變體區(qū)12延伸到PGI區(qū)域12下方的外延層6中。通常，漸變體區(qū)12 從第一表面10到襯底4延伸到外延層6中的深度為4至5微米。p型 體區(qū)14從外延層6的第一表面10開始，通過外延層6通常延伸至1.5 微米的深度。體區(qū)14的摻雜濃度大于漸變體區(qū)12的摻雜濃度。n型區(qū) 18從外延層6的第一表面10延伸到p型體區(qū)14中。n型區(qū)18是半導(dǎo) 體器件的電流電極區(qū)。在圖l所示的實(shí)施例中，n型區(qū)域18是MOSFET 器件的源區(qū)18，并且半導(dǎo)體襯底4形成器件的漏區(qū)。附加的p型區(qū)20 從外延層6的第一表面16延伸至p型體區(qū)14中，并且以便與n型區(qū)18相鄰。附加的p型區(qū)20的摻雜濃度大于p型體區(qū)14的摻雜濃度。P 型區(qū)20改善與源電極的接觸，減小在體區(qū)14中的寄生NPN雙極效應(yīng)， 并且避免源區(qū)18和n型外延層6之間的垂直穿通。
在外延層6的第一表面10上方延伸場氧化物層22，并且在體區(qū) 14和一部分源區(qū)18上方的外延層6的第一表面10上方延伸柵氧化物 層24。場氧化物22和柵氧化物24中的每個(gè)通常包括氧化硅層?；?操作電壓，柵氧化物層24具有0.04至0.06微米的典型厚度，以及場 氧化物層22具有0.6微米的典型厚度。絕緣柵區(qū)26形成在柵氧化物層 24和場氧化物層22上方，并且通常包括諸如多晶硅的摻雜的多晶半導(dǎo) 體材料。介電層28形成在絕緣柵區(qū)26上方。介電層28可以包括氧化 硅或者TEOS層，或者可以包括諸如氧化物/氮化物/氧化物層的若干層。
在本公開的實(shí)施例中，n型中間區(qū)16在場氧化物層22下方的基本 單元的PGI區(qū)8 (在圖2中僅示出一個(gè)PGI區(qū)8)之間延伸。n型中間 區(qū)16的慘雜濃度小于外延層6的摻雜濃度。輕摻雜中間區(qū)16被布置 在場氧化物層22下方，以避免該區(qū)域中的電場增加，這有助于增加器 件的擊穿電壓。
絕緣柵區(qū)26在PGI區(qū)8的一部分、體區(qū)14的一部分以及源區(qū)18 的一部分上方延伸。
金屬或者歐姆層30形成在介電層28上方，并且接觸源區(qū)18以形 成源電極。間隔物32將金屬層30與絕緣柵區(qū)26隔離。金屬層20還 接觸體區(qū)20，使得源區(qū)和體區(qū)20短路。
金屬或歐姆層34形成在半導(dǎo)體襯底4的第二表面上方，以形成漏 電極。
在漸變體區(qū)12中的慘雜濃度在漸變體區(qū)12上隨著遠(yuǎn)離PGI區(qū)8而減小。在PGI區(qū)8中的摻雜濃度在PGI區(qū)8上隨著遠(yuǎn)離體區(qū)14而減 小。在外延層6中的摻雜濃度在外延層上隨著遠(yuǎn)離第一表面10而增加。
根據(jù)本公開的MOSFET器件的摻雜濃度分布和凈摻雜濃度分布如 圖3a至圖3b所示。p型區(qū)的摻雜濃度分布通過曲線23示出，n型區(qū)的 摻雜濃度分布通過曲線25示出，并且穿過區(qū)域的凈摻雜濃度分布通過 曲線27示出。圖3a示出沿著圖2的線A-A的橫向摻雜分布。圖3b示 出沿著圖2的線B-B的垂直慘雜分布。圖3c示出沿著圖2的線C-C的 垂直摻雜分布。圖3a中的點(diǎn)21表示在體區(qū)14和PGI區(qū)8之間的PN 結(jié)，并且圖3c中的點(diǎn)21表示漸變體區(qū)12和外延層6之間的PN結(jié)。 通過這些圖中的凈摻雜濃度分布可知，在PN結(jié)處的凈摻雜濃度在具有 漸變體區(qū)12時(shí)小于在沒有漸變體區(qū)12時(shí)的凈摻雜濃度。這表示具有 漸變體區(qū)12時(shí)發(fā)生擊穿的臨界電場大于沒有漸變體區(qū)12時(shí)的臨界電 場。
與外延層6的剩余部分，PGI區(qū)8增加了在體區(qū)14周圍的外延層 6中的n型摻雜濃度。通過在體區(qū)14周圍具有更高的摻雜濃度，從源 區(qū)18的電流路徑的寬度增加，其導(dǎo)致Rdson減小。這可以在圖4中示 出，其示出在根據(jù)本公開的MOSFET器件的導(dǎo)通狀態(tài)期間的電流路徑。 因?yàn)轶w區(qū)14周圍的更高摻雜的PGI區(qū)8以及漸變體區(qū)12，而使得在源 區(qū)18和漏區(qū)4之間的電流路徑19是"v"形，其中，與PGI區(qū)8相比， 漸變體區(qū)12具有更大的電阻，使得優(yōu)選的電流路徑是通過PGI區(qū)8到 單元的中心。
通過減小在體區(qū)14和PGI區(qū)8之間形成的PN結(jié)下方的外延層6 的凈摻雜濃度，漸變體區(qū)12對(duì)由PGI區(qū)8所提供的更高的n型摻雜濃 度以及對(duì)如果使用的更高的摻雜外延層進(jìn)行補(bǔ)償。漸變體區(qū)12提供較 小的突變PN結(jié)，這導(dǎo)致了電場的減小，并且因而導(dǎo)致以更高的反向偏 置來發(fā)生擊穿。結(jié)果是，因?yàn)闈u變體區(qū)12對(duì)PGI區(qū)8進(jìn)行補(bǔ)償，所以在不減小擊 穿電壓的情況下可以減小Rdson，或者在不增加Rdson的情況下可以增 加擊穿電壓。
現(xiàn)在將參考圖5至圖9，描述形成根據(jù)本公開實(shí)施例的半導(dǎo)體器件 的方法。為了簡便，僅僅示出半導(dǎo)體器件的一部分。
如圖5所示，n型外延層6生長在n型襯底4上。n型襯底4的摻 雜濃度大于外延層6的摻雜濃度。在實(shí)施例中，外延層6的摻雜濃度 大約為1.5el6cm'3。這與典型器件的外延層的1.0el6cm-3的摻雜濃度相 比擬。
在包括在PGI區(qū)8之間的外延層6中的n型中間輕摻雜區(qū)16的根 據(jù)本公開的MOSFET器件的實(shí)施例中，通過以下方式來形成中間區(qū)16， 即，在襯底4上生長外延層的最后階段期間，減小在外延層6的摻雜 濃度，以便在外延層6的表面IO處提供減小了摻雜濃度的層，在源區(qū) 18、體區(qū)14以及PGI區(qū)8形成在外延層6中之后，其被保留作為中間 區(qū)16。為了簡便，在圖中沒有示出外延層6的表面處的輕摻雜層16。
然后，將諸如氧化硅層的介電層22形成在器件上方。通過對(duì)介電 層24構(gòu)圖和蝕刻介電層24的方式，穿過介電層22 (場氧化物層22) 制作第一開口 (未示出)，柵氧化物層24生長在第一開口 (未示出) 中的外延層6上。然后，通過將諸如砷或磷的n型材料毯式注入(blanket implant)到外延層6中，將PGI區(qū)8形成在外延層6中。n型材料的摻 雜劑量在lel2cm-2至3el2cm-2的范圍內(nèi)。
在圖6中，然后，例如，通過沉積并且利用高劑量n型注入進(jìn)行 的摻雜，在柵氧化物層24和場氧化物層22上方形成多晶硅層26或其 他類型的導(dǎo)電層。然后在多晶硅層26上方沉積介電層28。介電層28 可以包括氧化硅或者TEOS層，或者可以包括諸如氧化物/氮化物/氧化物層的若干層。蝕刻的多晶硅層26形成MOSFET器件的絕緣柵區(qū)26。
然后，蝕刻介電層28和多晶硅層26，以提供體開口 58，通過體 開口 58，具有l(wèi)el3crr^至2el3cn^的范圍內(nèi)的摻雜劑量的諸如硼的p 型材料被注入，以便形成漸變體區(qū)12。在注入漸變體區(qū)12之后，使器 件經(jīng)受高溫?zé)狎?qū)入操作(例如，在115(TC下進(jìn)行100分鐘)，在其中， PGI區(qū)8和漸變體區(qū)12擴(kuò)散到外延層6中。PGI區(qū)8的n型材料以比 漸變體區(qū)12的p型材料更低的速率進(jìn)行擴(kuò)散，結(jié)果，在高溫?zé)狎?qū)入操 作之后，漸變體區(qū)12與PGI區(qū)8相比，垂直延伸進(jìn)入外延層6更大的 深度。因?yàn)镻GI區(qū)8通過更大的開口來注入，所以漸變體區(qū)12在橫向 上沒有延伸超過PGI區(qū)。因而，通過PGI區(qū)來對(duì)漸變體區(qū)12的橫向擴(kuò) 展進(jìn)行補(bǔ)償。
然后，通過體開口 58，通過在外延層6中注入或者擴(kuò)散諸如硼 (Bll + )的p型材料來形成p型體區(qū)14?？蓛?yōu)選地，使用在5el3cnT2 范圍內(nèi)的摻雜劑量。然后，使晶片經(jīng)受高溫，例如1080'C左右，以如 圖7所示，將p型體區(qū)14驅(qū)入到外延層6中。體區(qū)14的摻雜濃度比 漸變體區(qū)12的摻雜濃度更大。
如圖8中所示，在介電層28的一部分上方形成掩模60，用于掩蓋 體開口 58并且保留開口 62。然后，通過將注入諸如砷或磷的n型材料 注入到外延層6中來形成源區(qū)18。因?yàn)闈u變體區(qū)12、體區(qū)14以及源 區(qū)18都通過由絕緣柵區(qū)26服定的開口 58和62來注入，所以源區(qū)18、 漸變體區(qū)12以及體區(qū)14是自對(duì)準(zhǔn)的。
現(xiàn)在參考圖9，將諸如TEOS層的介電層(未示出)形成在介電層 28和柵氧化物層24上方。然后對(duì)該介電層(未示出)和柵氧化物層 24進(jìn)行蝕刻，以提供間隔物32和開口 64，通過開口64，注入p型材 料，以形成附加的p型區(qū)20。可優(yōu)選地，注入步驟包括注入具有大約 5el5cm々的摻雜劑量的諸如硼(Bll+)的p型材料。然后，受局部處理的半導(dǎo)體器件經(jīng)受低熱操作和短驅(qū)入，以便將
源區(qū)18、體區(qū)H以及附加的p型區(qū)20驅(qū)入到外延層6中。例如，將 半導(dǎo)體器件以900至950'C的溫度退火30分鐘。然后，進(jìn)行包括金屬 化的其他處理，其中金屬層30形成在介電層28上，與源區(qū)18和附加 的p型區(qū)20接觸，以便提供源電極，并且，在半導(dǎo)體襯底4的第二表 面上方形成金屬層34，以形成如圖2所示的漏電極。間隔物32將源電 極30與絕緣柵區(qū)26隔離。
應(yīng)該理解的是，因?yàn)橥ㄟ^毯式注入來形成PGI區(qū)，并且通過與體 區(qū)相同的掩模開口來形成漸變體區(qū)，根據(jù)本發(fā)明的方法不需要附加的 熱氧化物層，也不需要附加的掩模層，以便形成PGI區(qū)和漸變體區(qū)。 因而，本發(fā)明不會(huì)極大地增加制造成本。
此外，因?yàn)闈u變體區(qū)的形成與絕緣柵區(qū)對(duì)準(zhǔn)，所以漸變體區(qū)與體 區(qū)和源區(qū)自對(duì)準(zhǔn)，其保證了 MOSFET器件對(duì)稱地操作。這提供了具有 良好控制的閾值電壓的器件。
總之，本發(fā)明提供了一種改進(jìn)的半導(dǎo)體器件，其具有在PGI區(qū)下 方的漸變體區(qū)，這提供了一種允許減小Rdson并且同時(shí)確保擊穿電壓 不減小的新的器件構(gòu)造。因而，本發(fā)明改善了減小Rdson和具有足夠 高的擊穿電壓BVdss之間的折衷。
新的器件構(gòu)造在導(dǎo)通狀態(tài)下具有源區(qū)和漏區(qū)之間的"v"形的電流 路徑，這意味著于典型的"T"形器件相比，通過漂移區(qū)的電流路徑的 寬度增加，結(jié)果，使Rdson減小。漸變體區(qū)對(duì)PGI區(qū)中的增加的摻雜 濃度進(jìn)行補(bǔ)償，使得不減小擊穿電壓。從減小Rdson的觀點(diǎn)來看，如 果增加外延層的摻雜濃度，那么漸變體區(qū)還對(duì)在體區(qū)下方的外延層中 的更高的摻雜濃度進(jìn)行補(bǔ)償，使得不減小擊穿電壓。
權(quán)利要求
1.一種形成半導(dǎo)體器件的方法，包括提供半導(dǎo)體襯底(4)；在所述半導(dǎo)體襯底(4)上方提供第一導(dǎo)電類型的半導(dǎo)體層(6)；在所述半導(dǎo)體層(6)中形成第一導(dǎo)電類型的第一區(qū)(8)；在所述半導(dǎo)體層(6)上方和所述第一區(qū)(8)的一部分上方形成控制區(qū)(26)；在所述半導(dǎo)體層上方形成掩模層，所述掩模層在所述第一區(qū)(8)的一部分上方標(biāo)示出所述半導(dǎo)體層(6)的表面(10)的第一部分(58)的外形；對(duì)標(biāo)示出外形的所述第一部分(58)提供第二導(dǎo)電類型的半導(dǎo)體材料，以在所述半導(dǎo)體層(6)中提供第二區(qū)(12)；將所述第一區(qū)(8)和所述第二區(qū)(12)驅(qū)入到所述半導(dǎo)體層中，以便形成第一導(dǎo)電類型的預(yù)先控制區(qū)(8)和第二導(dǎo)電類型的漸變體區(qū)(12)，其中，所述第一導(dǎo)電類型的預(yù)先控制區(qū)(8)從所述表面(10)延伸到所述半導(dǎo)體層中，并且在所述控制區(qū)(26)的一部分下方，所述第二導(dǎo)電類型的漸變體區(qū)(12)具有第一摻雜濃度，延伸到所述預(yù)先控制區(qū)(8)下方的所述半導(dǎo)體層中；向所述標(biāo)示出外形的第一部分(58)提供第二導(dǎo)電類型的半導(dǎo)體材料，以提供體區(qū)(14)，所述體區(qū)(14)具有第二摻雜濃度，延伸到所述預(yù)先控制區(qū)(8)中；以及在所述體區(qū)(14)中形成第一導(dǎo)電類型的電流電極區(qū)(18)。
2. 根據(jù)權(quán)利要求l所述的方法，其中，所述漸變體區(qū)(12)的第 一摻雜濃度隨著遠(yuǎn)離所述預(yù)先控制區(qū)(8)而減小。
3. 根據(jù)權(quán)利要求1或2所述的方法，其中，所述漸變體區(qū)(12) 在所述預(yù)先控制區(qū)(8)下方延伸到所述襯底(4)。
4. 根據(jù)權(quán)利要求1、 2或3所述的方法，其中，所述第二導(dǎo)電類 型的第二摻雜濃度大于所述第二導(dǎo)電類型的第一摻雜濃度。
5. 根據(jù)任一在前權(quán)利要求所述的方法，其中，所述半導(dǎo)體層(6) 具有所述第一導(dǎo)電類型的第一摻雜濃度，并且所述預(yù)先控制區(qū)(8)具 有所述第一導(dǎo)電類型的第二摻雜濃度，其中，所述第二摻雜濃度大于 所述第一摻雜濃度。
6. 根據(jù)任一在前權(quán)利要求所述的方法，其中，所述襯底(4)具 有所述第一導(dǎo)電類型，并且形成另一電流電極區(qū)(4)，并且其中，在 所述半導(dǎo)體器件處于導(dǎo)通狀態(tài)時(shí)的操作中，電流在所述電流電極區(qū)(4、 18)之間以V形基本上流過所述體區(qū)(14)、所述預(yù)先控制區(qū)(8)以 及所述半導(dǎo)體層(6)。
7. 根據(jù)任一在前權(quán)利要求所述的方法，其中，所述形成第一區(qū)(8) 的步驟包括在所述半導(dǎo)體層(6)上方毯式注入第一導(dǎo)電類型的半導(dǎo)體 材料。
8. 根據(jù)任一在前權(quán)利要求所述的方法，其中，所述驅(qū)入步驟包括 在第一溫度下的第一熱驅(qū)入操作，并且其中所述提供體區(qū)(14)的步 驟包括在第二溫度下執(zhí)行第二熱驅(qū)入操作，以將第二導(dǎo)電類型的半導(dǎo) 體材料驅(qū)入到所述預(yù)先控制區(qū)(8)中，其中，所述第一溫度大于所述 第二溫度。
9. 根據(jù)任一在前權(quán)利要求所述的方法，其中，所述形成電流電極 區(qū)(14)的步驟包括向所述標(biāo)示出外形的第一部分(58)的一部分提 供第一導(dǎo)電類型的半導(dǎo)體材料，并且使所述第一導(dǎo)電類型的半導(dǎo)體材 料進(jìn)入到所述體區(qū)(14)中。
10. 根據(jù)任一在前權(quán)利要求所述的方法，其中，所述形成掩模層的步驟包括在所述控制區(qū)(26)上方形成介電層(28)，并且去除所 述介電層(28)和所述控制區(qū)(26)的一部分，以提供延伸通過所述 介電層(28)和所述控制區(qū)(26)的開口 (58)，并且其中，所述標(biāo) 示出外形的第一部分包括所述開口 (58)。
11. 根據(jù)任一在前權(quán)利要求所述的方法，其中，所述形成第一區(qū) (8)的步驟包括在所述半導(dǎo)體層(6)中提供具有l(wèi)el2cm^到3el2cm-2范圍的摻雜劑量的第一導(dǎo)電類型的半導(dǎo)體材料，其中，所述提供第二 導(dǎo)電類型的半導(dǎo)體材料以提供所述第二區(qū)(12)的步驟包括向所述標(biāo) 示出外形的第一部分(58)提供具有l(wèi)el3cm^到2el3cm'2范圍的摻雜 劑量的半導(dǎo)體材料，并且其中，所述半導(dǎo)體層(6)具有大約1.5el6cm—3 的摻雜濃度。
12. —種半導(dǎo)體器件，包括 第一導(dǎo)電類型的半導(dǎo)體襯底(4);第一導(dǎo)電類型的半導(dǎo)體層(6)，形成在所述半導(dǎo)體襯底(4)上方；控制區(qū)(26)，形成在所述半導(dǎo)體層(6)的表面(10)上方； 所述第一導(dǎo)電類型的預(yù)先控制區(qū)(8)，從所述半導(dǎo)體層(6)的表面(10)延伸到所述半導(dǎo)體層(6)中，并且在所述控制區(qū)(26)的一部分下方；第二導(dǎo)電類型的漸變體區(qū)(12)，具有在所述半導(dǎo)體層(6)中形 成的第一摻雜濃度，并且延伸到所述預(yù)先控制區(qū)(8)下方的半導(dǎo)體層 中；體區(qū)(14),具有在所述預(yù)先控制區(qū)(8)中形成的第二摻雜濃度， 并且從所述表面(10)延伸到所述預(yù)先控制區(qū)(8)中；以及第一導(dǎo)電類型的電流電極區(qū)(18)，形成在所述體區(qū)(14)中并 且從所述表面(10)延伸到所述體區(qū)(14)中，以及其中，所述襯底(4)形成另一電流電極區(qū)(4)，并且其中，在 所述半導(dǎo)體器件處于導(dǎo)通狀態(tài)時(shí)的操作中，電流在所述電流電極區(qū)(4、18)之間以V形基本上流過所述體區(qū)(14)、所述預(yù)先控制區(qū)(8)以 及所述半導(dǎo)體層(6)。
13. 根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中，所述漸變體區(qū)(12) 的第一摻雜濃度隨著遠(yuǎn)離所述預(yù)先控制區(qū)(8)而減小。
14. 根據(jù)權(quán)利要求12或13所述的半導(dǎo)體器件，其中，所述漸變 體區(qū)(12)在所述預(yù)先控制區(qū)(8)下方延伸到所述襯底(4)。
15. 根據(jù)權(quán)利要求12、 13或14所述的半導(dǎo)體器件，其中，所述 第二導(dǎo)電類型的第二摻雜濃度大于所述第二導(dǎo)電類型的第一摻雜濃 度。
16. 根據(jù)權(quán)利要求12、 13、 14或15所述的半導(dǎo)體器件，其中所 述半導(dǎo)體層(6)具有第一導(dǎo)電類型的第一摻雜濃度，并且所述預(yù)先控 制區(qū)(8)具有第一導(dǎo)電類型的第二摻雜濃度，其中，所述第二摻雜濃 度大于所述第一摻雜濃度。
全文摘要
一種形成半導(dǎo)體器件的方法，包括提供襯底(4)，在襯底(4)上方提供第一導(dǎo)電類型的半導(dǎo)體層(6)，在半導(dǎo)體層(6)中形成第一導(dǎo)電類型的第一區(qū)(8)，以及在半導(dǎo)體層(6)上方和第一區(qū)(8)的一部分上方形成柵(26)。該柵標(biāo)示出第二導(dǎo)電類型的器件的表面(10)的第一部分(58)的外形，摻雜劑被提供到標(biāo)示出外形的第一部分(58)，以在半導(dǎo)體層(6)中提供第二區(qū)(12)。將第一區(qū)(8)和第二區(qū)(12)驅(qū)入到半導(dǎo)體層，以便形成第一導(dǎo)電類型的預(yù)先控制區(qū)(8)和第一導(dǎo)電類型的漸變體區(qū)(12)，其中，第一導(dǎo)電類型的預(yù)先控制區(qū)(8)在柵(26)的一部分下方延伸，并且第一導(dǎo)電類型的漸變體區(qū)(12)在預(yù)先控制區(qū)(8)下方延伸。通過向標(biāo)示出外形的第一部分(58)提供第二導(dǎo)電類型的摻雜劑，來形成體區(qū)(14)。
文檔編號(hào)H01L29/78GK101589471SQ200780049284
公開日2009年11月25日 申請(qǐng)日期2007年1月4日 優(yōu)先權(quán)日2007年1月4日
發(fā)明者葉夫根尼·斯特凡諾夫, 讓-米歇爾·雷內(nèi)斯, 阿蘭·德朗 申請(qǐng)人:飛思卡爾半導(dǎo)體公司