專利名稱：引腳上的芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及集成電路領(lǐng)域，且更具體涉及微電子封裝。
背景技術(shù)：
在集成電路技術(shù)的當(dāng)前狀態(tài)中，集成電路器件通常為芯片的形式。有 時(shí)將這種芯片安裝到引線框架Oeadframe)上形成封裝。將芯片與引線框 架及封裝外部的元件互連，有時(shí)可能涉及將芯片的鍵合焊盤(bond pad) 與圍繞引線框架周邊的鍵合指(bonding finger)相互連接，這些鍵合指然 后可形成管腳輸出(pin-out)。這些管腳可以是例如外部引腳或鍵合焊盤 的形式，并且可以將封裝與外部器件如另一封裝電互連。
封裝的管腳輸出可能取決于封裝內(nèi)部的管芯的信令(signaling)、電 源和地的要求。在將封裝與另一封裝互連的過程中，可能需要某些管腳， 并且另一封裝也可能需要某些管腳用以互連。因此，這種類型的互連會(huì)影 響每個(gè)封裝最終的管腳輸出數(shù)。
除增加的管腳輸出數(shù)之外，系統(tǒng)級(jí)板上的多個(gè)封裝可能耗費(fèi)非期望量 的所謂"不動(dòng)產(chǎn)(real estate)"。結(jié)果，包含其上安裝有這些封裝的板的 器件的尺寸可能受到影響。為了平衡尺寸的要求，可能需要犧牲某些功 能。
人們已努力改善這些問題。例如，已設(shè)計(jì)出多芯片引線框架，這些引 線框架包括多個(gè)管芯座(die paddle)，用以將管芯安裝在其上。遺憾的是，制造這些引線框架可能由于必須具體地設(shè)計(jì)這些引線框架而增加時(shí)間 和資金的成本。結(jié)果，有時(shí)將完全放棄多芯片封裝，而相反使用標(biāo)準(zhǔn)的單 芯片封裝。然而，這種方案既不能減小系統(tǒng)級(jí)板上的間距影響(和相關(guān)的 成本)，又不能減小封裝操作的復(fù)雜性。

發(fā)明內(nèi)容
考慮到現(xiàn)有技術(shù)狀況中的這些難題，本發(fā)明的實(shí)施例針對(duì)于包括多個(gè) 鍵合指和多個(gè)集成電路芯片的微電子封裝，所述鍵合指上安裝有至少一個(gè) 集成電路芯片。根據(jù)本發(fā)明的各個(gè)實(shí)施例，將集成電路芯片安裝到鍵合指 上可以通過允許多個(gè)集成電路芯片在同一微電子封裝內(nèi)互連而減少管腳輸 出數(shù)。
根據(jù)本發(fā)明的各個(gè)實(shí)施例，微電子封裝可以包含具有多個(gè)鍵合指的引 線框架，所述多個(gè)鍵合指形成表面；并且還包含第一集成電路芯片，該第 一集成電路芯片被安裝到由鍵合指所形成表面的至少第一部分上。在各個(gè) 實(shí)施例中，可以使用粘合劑將第一集成電路芯片可以安裝到所述表面上。
在一些實(shí)施例中，粘合劑是管芯粘附(die-attach)膜。
在各個(gè)實(shí)施例中，可以將第一鍵合指的至少一部分熔合到第二鍵合指 的至少一部分，而在一些實(shí)施例中，第一和第二鍵合指上可以安裝有第一 集成電路芯片。
根據(jù)各個(gè)實(shí)施例，微電子封裝可進(jìn)一步包含安裝到引線框架上的第二 集成電路芯片。在一些實(shí)施例中，可以將第二集成電路芯片安裝到由鍵合 指所形成表面的第二部分上。在其它實(shí)施例中，可以將第二集成電路芯片 安裝到管芯座上。在另外的實(shí)施例中，可以將第二集成電路芯片安裝到第 一集成電路芯片上。根據(jù)各個(gè)實(shí)施例，可以將第一和第二集成電路芯片電 互連。
在一些實(shí)施例中，可以將引線框架的一個(gè)或多個(gè)部分下置(down-set) 。在一些實(shí)施例中，鍵合指的其上安裝有第一集成電路芯片的至少一 部分可以被相對(duì)于鍵合指的其它部分下置。在具有包括管芯座的弓I線框架 的一些實(shí)施例中，可以將管芯座下置并且可以將第二集成電路芯片安裝在其上。
本發(fā)明各個(gè)實(shí)施例的任一或多個(gè)特征可以被結(jié)合到任何基于引線框架 的封裝中。這樣的基于引線框架的封裝可以包括但不限于四邊扁平封 裝、無引腳四邊扁平封裝、薄型四邊扁平封裝、四邊扁平無引腳封裝和薄 小外型封裝。
根據(jù)各個(gè)實(shí)施例，微電子封裝可以包含在本領(lǐng)域已知的器件類型中。 例如，在各個(gè)實(shí)施例中，微電子封裝可以包含在選自包括以下各項(xiàng)的組的 設(shè)備中移動(dòng)電話、膝上型計(jì)算機(jī)、個(gè)人數(shù)字助理、游戲設(shè)備、音樂播放 器和視頻播放器。
在所附的權(quán)利要求中給出被認(rèn)為是本發(fā)明各個(gè)實(shí)施例特性的其它特征。


通過下面的詳細(xì)描述并結(jié)合附圖將易于理解本發(fā)明的實(shí)施例。為了便 于該描述，相似的標(biāo)號(hào)表示相似的結(jié)構(gòu)要素。通過舉例而非局限的方式在 附圖的圖中圖示出本發(fā)明的實(shí)施例。
圖1是依照本發(fā)明各個(gè)實(shí)施例的微電子封裝的剖面頂視圖。 圖2是依照本發(fā)明各個(gè)實(shí)施例的另一微電子封裝的剖面頂視圖。 圖3是依照本發(fā)明各個(gè)實(shí)施例的圖1微電子封裝的橫截面視圖。 圖4是依照本發(fā)明各個(gè)實(shí)施例的另 一微電子封裝的橫截面視圖。 圖5是依照本發(fā)明各個(gè)實(shí)施例的另一微電子封裝的橫截面視圖。 圖6是依照本發(fā)明各個(gè)實(shí)施例的另一微電子封裝的橫截面視圖。
圖7是依照本發(fā)明各個(gè)實(shí)施例的另一微電子封裝的橫截面視圖。
具體實(shí)施例方式
在下面的詳細(xì)描述中，參照構(gòu)成本說明書一部分的附圖進(jìn)行描述，其 中相似的數(shù)字始終代表相似的部件，并且其中通過圖示方式示出了可以實(shí) 施本發(fā)明的實(shí)施例。應(yīng)當(dāng)了解的是，可以利用其它實(shí)施例并且可以做出結(jié) 構(gòu)或邏輯上的改變而不脫離本發(fā)明的范圍。因此，不應(yīng)以限制性的意義理解下面的詳細(xì)描述，依照本發(fā)明的實(shí)施例的范圍由所附權(quán)利要求以及它們 的等同物限定。
描述可以使用短語"在實(shí)施例中"、"在多個(gè)實(shí)施例中"或"在各個(gè) 實(shí)施例中"，它們各自可指代相同或不同實(shí)施例中的一個(gè)或多個(gè)。此外， 對(duì)于本發(fā)明的實(shí)施例所使用的術(shù)語"包含"、"包括"、"具有"等是同 義詞。
短語"A/B"意指A或B。對(duì)于本發(fā)明，短語"A和/或B"意指 "(A)、 (B)或(A和B)"。對(duì)于本發(fā)明，短語"A、 B和C的至少一個(gè)"意 指"(A)、 (B)、 (C)、 (A和B)、 (A和C)、 (B和C)或(A、 B和C)"。對(duì)于 本發(fā)明，短語"(A)B"意指"(B)或(AB)"，即A是可選的要素。
術(shù)語芯片、集成電路、單片器件、半導(dǎo)體器件和微電子器件通?？苫?換地用于微電子領(lǐng)域中。本發(fā)明適用于所有上述這些，因?yàn)樗鼈冊(cè)诒绢I(lǐng)域 中是眾所周知的。
這里公開了一種新型微電子封裝的實(shí)施例。根據(jù)各個(gè)實(shí)施例并且如圖 l所示，微電子封裝IOO可以包含引線框架10和第一集成電路芯片30，引 線框架10包括多個(gè)鍵合指20 (在本領(lǐng)域中有時(shí)被稱為"引腳指")，第 一集成電路芯片30安裝在鍵合指20所形成表面的一部分上。微電子封裝 100還可以包括安裝在管芯座50上的第二集成電路芯片40。
鍵合指20可以直接或通過例如外部引腳或鍵合焊盤(未示出)來形 成微電子封裝100的管腳輸出?？梢耘渲霉苣_以便如傳統(tǒng)封裝中一樣，將 微電子封裝100與信號(hào)、地和電源中的一個(gè)或多個(gè)互連。然而，由于第一 和第二集成電路芯片30、 40兩者都被包括在微電子封裝100中，因此無 需專用的管腳將第一和第二集成電路芯片30、 40互連。相反，第一和第 二集成電路芯片30、 40可以通過例如微電子封裝100內(nèi)的引線直接互 連。為清楚起見在圖1中省略第一和第二集成電路芯片30、 40之間的互 連，而在圖3 — 7中將其更詳細(xì)地圖示出。
盡管圖1中所圖示的實(shí)施例描繪了兩個(gè)集成電路芯片30、 40，然而其 它配置也是可能的。例如， 一個(gè)或多個(gè)另外的集成電路芯片可以位于由鍵 合指20所形成表面的另一部分上。在其它實(shí)施例中，引線框架IO可以只包括鍵合指20而無管芯座50，并且可以將單個(gè)集成電路芯片安裝到其上
任何地方。在另外的實(shí)施例中， 一個(gè)或多個(gè)集成電路芯片可以堆疊在另外 的一個(gè)或多個(gè)集成電路芯片上方。
在各個(gè)實(shí)施例中，鍵合指20的寬度在朝著引線框架10中心的方向上 可變得越來越窄，如在圖1中大致可見。因此，在包括例如集成電路芯片 的安裝期間的引線鍵合或包封的各個(gè)封裝操作中的任何一個(gè)或多個(gè)期間， 存在個(gè)體鍵合指20移動(dòng)的風(fēng)險(xiǎn)。這種移動(dòng)可能增加個(gè)體鍵合指20接觸其 它個(gè)體鍵合指20的可能性，這在這種接觸不是有意的情況下可能導(dǎo)致短 路。因此，希望暫時(shí)或永久地保護(hù)鍵合指20以避免這種接觸或者將其最 小化。
根據(jù)各個(gè)實(shí)施例，引線框架10的兩個(gè)或更多個(gè)個(gè)體鍵合指20可以相 互熔合或以其它方式相互耦合，如圖2中針對(duì)封裝200所示。類似地，一 個(gè)或多個(gè)個(gè)體鍵合指20可以在需要時(shí)熔合到管芯座50。將鍵合指20的至 少內(nèi)部部分熔合或以其它方式耦合可以有利地提供增強(qiáng)的機(jī)械強(qiáng)度用以支 持芯片30或40。此外，將鍵合指20的至少內(nèi)部部分熔合或以其它方式連 接可以有利地提供與芯片30或40的更可靠電壓連接。這里所使用的"內(nèi) 部部分" 一般指在空間上最靠近引線框架中心(例如相對(duì)于外部引腳)的 鍵合指的(一個(gè)或多個(gè))部分，并且在一些實(shí)施例中可以包含鍵合指的大 部分。
如圖所示，使用鍵合材料25將一些鍵合指20熔合在一起。在一些實(shí) 施例中， 一旦熔合，則所耦合的鍵合指20還將它們的管腳輸入/輸出綁在 一起。例如，如果所耦合的鍵合指20之一是電源并且被利用導(dǎo)電鍵合材 料25耦合到另外的一個(gè)或多個(gè)鍵合指20連接，則其它的(一個(gè)或多個(gè)) 鍵合指20也可以是電源。在各個(gè)實(shí)施例中，焊料(solder)可以是適合的 導(dǎo)電鍵合材料25。然而在各個(gè)實(shí)施例中，如果需要，可以使用不導(dǎo)電鍵合 材料25，以便避免這樣的綁在一起，同時(shí)減少所耦合的鍵合指20的移 動(dòng)。各種粘合劑中的任一種都可適合于提供不導(dǎo)電鍵合材料25。例如，諸 如管芯粘附材料之類的材料或諸如環(huán)氧樹脂之類聚合化合物可以是適合 的。在一些實(shí)施例中，可以在制造操作期間將引線框架10的一個(gè)或多個(gè)
個(gè)體鍵合指20的內(nèi)部部分熔合在一起以形成一個(gè)或多個(gè)單式(unitary)鍵 合指20。另外或替代地，可以將一個(gè)或多個(gè)個(gè)體鍵合指20熔合到管芯座 50。對(duì)于熔合操作，可利用專門的引線框架加工工具來制造引線框架IO。
在各個(gè)實(shí)施例中，可能希望僅在某一個(gè)或者在多個(gè)封裝操作期間暫時(shí) 保護(hù)鍵合指20。例如，在一些實(shí)施例中，在安裝一個(gè)或多個(gè)集成電路 30、 40之前可以將鍵合指20鉗位(clamp)或捆縛(tape)。在將第一集 成電路30安裝到這些鍵合指20上時(shí)，這種鉗位或捆縛可能希望固定鍵合 指20中的至少一些。在各個(gè)實(shí)施例中，在安裝第一集成電路芯片30之 后，鍵合指20可能由于安裝而足夠穩(wěn)定，使得不需要進(jìn)一步的穩(wěn)定(例 如先前所述的熔合)。這種固定可能歸因于用于安裝第一集成電路芯片30 的粘合材料，該粘合材料提供與先前所述的熔合類似的效果。
現(xiàn)在轉(zhuǎn)到圖3，圖示的是圖1的微電子封裝100的橫截面視圖，為了 清楚起見，利用圖3來描繪圖中未包括的特征。
如圖所示，微電子封裝IOO包含引線框架10，引線框架IO包括鍵合 指20和管芯座50。在所示的實(shí)施例中，使用粘合材料60將第一和第二集 成電路芯片30、 40分別安裝到鍵合指20和管芯座50上。粘合材料60可 以是適合于目的的任何材料。在一些實(shí)施例中，粘合材料60可以包含任 何非流動(dòng)的材料，例如管芯粘附材料。在各個(gè)實(shí)施例中，用于將第一集成 電路芯片30安裝到鍵合指20的粘合材料60可以與用于將第二集成電路芯 片40安裝到管芯座50的粘合材料60相同或者不同。例如，可能希望使用 不導(dǎo)電粘合劑將第一集成電路芯片30安裝到鍵合指20，而使用導(dǎo)電粘合 劑將第二集成電路芯片40安裝到管芯座50，反之亦然。
如前所述，鍵合指20可以形成微電子封裝100的管腳輸出，用以如 傳統(tǒng)封裝中一樣，將微電子封裝IOO與信號(hào)、地和電源中的一個(gè)或多個(gè)互 連。在微電子封裝100內(nèi)，第一和第二集成電路芯片30、 40可以與下列 的一個(gè)或多個(gè)電互連第一和第二集成電路芯片30、 40中的另一個(gè)、鍵 合指20和管芯座50。如圖3所示，例如，第一集成電路芯片30通過引線 70與鍵合指20、管芯座50和第二集成電路芯片40電互連。類似地，第二集成電路芯片40通過引線70與管芯座50、鍵合指20和第一集成電路芯 片30電互連。在各個(gè)其它實(shí)施例中，可以進(jìn)行更多或更少的這種互連。 例如，在一些實(shí)施例中，根據(jù)應(yīng)用可以在管芯內(nèi)進(jìn)行電互連，S口，集成電 路芯片的一個(gè)位置可以與集成電路芯片的另一個(gè)位置互連。盡管沒有具體 圖示出，然而本領(lǐng)域的技術(shù)人員將會(huì)了解到集成電路芯片30、 40、鍵合 指20和管芯座50中的任何一個(gè)或多個(gè)可以包括鍵合焊盤以輔助所述的電 互連。
根據(jù)各個(gè)實(shí)施例，微電子封裝100可以包括用于將各個(gè)元件包封在其 中的模塑材料80。如圖所示，模塑材料80包封第一和第二集成電路芯片 30、 40、引線70、管芯座50和鍵合指20。根據(jù)應(yīng)用，可以使用更多或更 少的模塑材料80，或者可以如此包封更多或更少的微電子封裝100的元 件。例如，在一些實(shí)施例中，包括第一和第二集成電路芯片30、 40的上 部部分可以被包封，而管芯座50和/或鍵合指20之下的區(qū)域可以不被包 封。如這里更全面所述，這樣的配置例如對(duì)于散熱目的和/或?qū)τ诘谝缓偷?二集成電路芯片30、 40電接入而言可能是需要的。
本發(fā)明范圍內(nèi)的微電子封裝包括含有先前提到的堆疊集成電路芯片的 微電子封裝。圖4圖示出這種配置的一個(gè)例子。在所示的實(shí)施例中，微電 子封裝400包含被模塑材料80包封的引線框架10，引線框架IO包括鍵合 指20和管芯座50。安裝在鍵合指20形成的表面上的是兩個(gè)堆疊配置的集 成電路芯片30a、 30b，利用粘合材料60將它們分別安裝到鍵合指20和集 成電路芯片30a上。同樣圖示出，安裝在管芯座50上的是兩個(gè)堆疊配置的 集成電路芯片40a、 40b，利用粘合材料60將它們分別安裝到管芯座50和 集成電路芯片40a上。
盡管所示實(shí)施例描繪了堆疊在鍵合指20和管芯座50的每一個(gè)上的兩 個(gè)集成電路芯片，然而可以在微電子封裝400中包括更多或更少的集成電 路芯片。例如，在各個(gè)其它實(shí)施例中，可以將兩個(gè)或更多個(gè)集成電路芯片 堆疊在鍵合指20上，而在管芯座50上堆疊一個(gè)或者不堆疊集成電路芯 片，反之亦然。
在微電子封裝400內(nèi)，集成電路芯片30a、 30b可以通過引線70與下列中的一個(gè)或多個(gè)電互連集成電路芯片30a、 30b中的另一個(gè)、集成電路 芯片40a、集成電路芯片40b、鍵合指20和管芯座50。如圖4所示，例 如，集成電路芯片30b通過引線70與集成電路芯片30a電互連。集成電路 芯片30a通過引線70與鍵合指20、管芯座50和集成電路芯片40a電互 連。類似地，集成電路芯片40b通過引線70與集成電路芯片40a電互連。 集成電路芯片40a通過引線70與管芯座50、鍵合指20和集成電路芯片 30a電互連。在各個(gè)其它實(shí)施例中，可以根據(jù)應(yīng)用進(jìn)行更多或更少的這種 互連，并且/或者可以進(jìn)行管芯內(nèi)互連。
根據(jù)各個(gè)實(shí)施例，可以將引線框架的一個(gè)或多個(gè)部分相對(duì)于引線框架 的其它部分下置。這里所公開的"下置"可以指相對(duì)于引線框架的其它部 分的垂直位移，這在下面的討論中將變得更加清楚。圖5、圖6和圖7中 圖示出下置引線框架的示例性實(shí)施例。
現(xiàn)在參照?qǐng)D5，所圖示的是包含引線框架IO的微電子封裝500，引線 框架10包括鍵合指20和管芯座50，鍵合指20具有使用粘合材料60安裝 在其一部分上的第一集成電路芯片30，管芯座50具有使用粘合材料60安 裝在其上的第二集成電路芯片40。通過引線70進(jìn)行電互連，并使用模塑 材料80包封微電子封裝500的各個(gè)元件。在這個(gè)示例性實(shí)施例中，管芯 座50被相對(duì)于鍵合指20下置。這樣的配置可以用于例如其中第二集成電 路芯片40相對(duì)較厚和/或其中多個(gè)集成電路芯片堆疊在管芯座50上的實(shí)施 例中。
盡管圖5的管芯座50被下置，然而管芯座50仍處在模塑材料80內(nèi)。 在各個(gè)其它實(shí)施例中，管芯座50可以被進(jìn)一步下置，例如圖6的實(shí)施 例。圖6圖示出包含引線框架10的微電子封裝600，引線框架IO包括鍵 合指20和管芯座50。鍵合指20包括使用粘合材料60安裝在其上的第一 集成電路芯片30，管芯座50包括使用粘合材料60安裝在其上的第二集成 電路芯片40。通過引線70進(jìn)行電互連，并使用模塑材料80包封微電子封 裝的各個(gè)元件。在該實(shí)施例中，管芯座50被下置以使得管芯座50的底表 面從模塑材料80暴露出。
盡管這種示例性配置在其中第二集成電路芯片40相對(duì)較厚和/或其中多個(gè)集成電路芯片堆疊在管芯座50上的實(shí)施例中是希望的，然而其對(duì)于
散熱目的也是希望的。管芯座50的底表面55的暴露可允許通過暴露表面 55從微電子封裝500散熱。在一些情形中，底表面55的暴露可允許對(duì)管 芯座50的電接入，即從微電子封裝500提供和/或接收信號(hào)、電源或地。
可選地或者除管芯座以外，引線框架的其它部分可以被下置，例如圖 7所示的實(shí)施例。圖7圖示出包含引線框架10的微電子封裝700，弓l線框 架10包括鍵合指20和管芯座50。鍵合指20包括使用粘合材料60安裝在 其上的第一集成電路30，管芯座50包括使用粘合材料60安裝在其上的第 二集成電路芯片40?？梢酝ㄟ^引線70進(jìn)行電互連，并使用模塑材料80包 封微電子封裝的各個(gè)元件。鍵合指20的其上安裝有第一集成電路30的部 分被相對(duì)于鍵合指20的其它部分以及管芯座50下置。
與圖5和圖6所描繪的實(shí)施例類似，圖7所示的示例性配置在其中第 一集成電路30相對(duì)較厚和/或其中多個(gè)集成電路芯片堆疊在鍵合指20上的 實(shí)施例中可能是希望的。在包括安裝于鍵合指20的(一個(gè)或多個(gè))其它 部分上的一個(gè)或多個(gè)其它集成電路的實(shí)施例中，根據(jù)應(yīng)用，該(一個(gè)或多 個(gè))其它部分可以被類似地下置。
可以將本發(fā)明各個(gè)實(shí)施例的任何一個(gè)或多個(gè)特征結(jié)合到任何基于引線 框架的封裝中。這樣的基于引線框架的封裝可以包括但不限于四邊扁平 封裝、無引腳四邊扁平封裝、薄型四邊扁平封裝、四邊扁平無引腳封裝和 薄小外型封裝。
此外，本發(fā)明的各個(gè)實(shí)施例可用于使用含引線框架的電子封裝的所有 類型的系統(tǒng)。例如，在示例性實(shí)施例中，依照各個(gè)實(shí)施例的引線框架可用 于便攜式電子設(shè)備，例如移動(dòng)電話、膝上型計(jì)算機(jī)、個(gè)人數(shù)字助理、游戲 設(shè)備、音樂播放器和視頻播放器。在各個(gè)其它示例性實(shí)施例中，引線框架 可用于固定電子設(shè)備中，例如打印機(jī)(如數(shù)字打印機(jī))、機(jī)頂盒、桌面計(jì) 算設(shè)備和娛樂控制裝置。
盡管為了描述優(yōu)選實(shí)施例在這里圖示和描述了某些實(shí)施例，然而本領(lǐng) 域的技術(shù)人員將會(huì)清楚，可以用意圖實(shí)現(xiàn)相同目的的許多可替換和/或等價(jià) 的實(shí)施例或?qū)嵤┓绞絹泶嫠境龊兔枋龅膶?shí)施例而不背離本發(fā)明的范圍。本領(lǐng)域的技術(shù)人員容易理解，可以按照各種各樣的方式實(shí)施依照本發(fā) 明的實(shí)施例。本申請(qǐng)希望涵蓋這里所述實(shí)施例的任何修改或變體。因此， 顯然希望依照本發(fā)明的實(shí)施例僅由權(quán)利要求及其等同物限定。
權(quán)利要求
1.一種微電子封裝，包括引線框架，所述引線框架包括多個(gè)鍵合指，所述多個(gè)鍵合指形成表面；以及第一集成電路芯片，所述第一集成電路芯片被安裝到由所述鍵合指所形成的所述表面的至少第一部分上。
2. 根據(jù)權(quán)利要求1所述的微電子封裝，其中使用粘合劑將所述第一 集成電路芯片安裝到所述表面上。
3. 根據(jù)權(quán)利要求2所述的微電子封裝，其中所述粘合劑是管芯粘附膜。
4. 根據(jù)權(quán)利要求1所述的微電子封裝，其中第一鍵合指的至少一部 分被耦合到第二鍵合指的至少一部分。
5. 根據(jù)權(quán)利要求4所述的微電子封裝，其中所述第一鍵合指和所述 第二鍵合指上安裝有所述第一集成電路芯片。
6. 根據(jù)權(quán)利要求1所述的微電子封裝，其中所述表面的其上安裝有 所述第一集成電路芯片的所述第一部分被相對(duì)于所述表面的第二部分下 置。
7. 根據(jù)權(quán)利要求1所述的微電子封裝，還包括被安裝到所述引線框 架上的第二集成電路芯片。
8. 根據(jù)權(quán)利要求7所述的微電子封裝，其中所述第二集成電路芯片 被安裝到由所述鍵合指所形成的所述表面的第二部分上。
9. 根據(jù)權(quán)利要求7所述的微電子封裝，其中所述第二集成電路芯片 被安裝到所述第一集成電路芯片之上。
10. 根據(jù)權(quán)利要求7所述的微電子封裝，其中所述第二集成電路芯片 與所述第一集成電路芯片電互連。
11. 根據(jù)權(quán)利要求7所述的微電子封裝，其中所述第二集成電路芯片 與所述鍵合指中的一個(gè)或多個(gè)電互連。
12. —種微電子封裝，包括包括管芯座和多個(gè)鍵合指的引線框架；安裝到一個(gè)或多個(gè)鍵合指上的第一集成電路芯片；以及 安裝到所述管芯座上的第二集成電路芯片。
13. 根據(jù)權(quán)利要求12所述的微電子封裝，其中使用粘合劑將所述第 一集成電路芯片安裝到所述一個(gè)或多個(gè)鍵合指上。
14. 根據(jù)權(quán)利要求12所述的微電子封裝，其中第一鍵合指的至少一 部分被耦合到第二鍵合指的至少一部分。
15. 根據(jù)權(quán)利要求14所述的微電子封裝，其中所述第一鍵合指和所 述第二鍵合指上安裝有所述第一集成電路芯片。
16. 根據(jù)權(quán)利要求12所述的微電子封裝，其中所述鍵合指的至少一 部分被相對(duì)于所述鍵合指的其它部分下置。
17. 根據(jù)權(quán)利要求16所述的微電子封裝，其中所述第一集成電路芯 片被安裝到所述鍵合指的被下置部分上。
18. 根據(jù)權(quán)利要求12所述的微電子封裝，其中所述管芯座被相對(duì)于 所述鍵合指下置。
19. 根據(jù)權(quán)利要求12所述的微電子封裝，還包括第三集成電路芯 片，所述第三集成電路芯片安裝在所述第一集成電路芯片和所述第二集成 電路芯片之一上。
20. 根據(jù)權(quán)利要求12所述的微電子封裝，其中所述第一集成電路芯 片與所述管芯座電互連。
21. 根據(jù)權(quán)利要求12所述的微電子封裝，其中所述第二集成電路芯片與所述第一集成電路芯片電互連。
22. 根據(jù)權(quán)利要求12所述的微電子封裝，其中所述引線框架選自包 括以下各項(xiàng)的組中無引腳四邊扁平封裝、無引腳小外型集成電路、無引 月卻TSOP、帶引腳SOIC、帶引腳四邊扁平封裝和帶引腳TSOP。
23. 根據(jù)權(quán)利要求22所述的微電子封裝，其中所述引線框架是四邊 扁平封裝。
24. —種用于制造微電子封裝的方法，包括提供包括多個(gè)鍵合指的引線框架，所述多個(gè)鍵合指形成表面；以及將集成電路芯片安裝到由所述鍵合指所形成的所述表面的至少一部分上。
25. 根據(jù)權(quán)利要求24所述的方法，還包括 在所述安裝之前，保護(hù)所述鍵合指以基本固定所述鍵合指。
26. 根據(jù)權(quán)利要求25所述的方法，其中通過將所述鍵合指鉗位來保護(hù)所述鍵合指。
27. 根據(jù)權(quán)利要求25所述的方法，其中通過將所述鍵合指捆縛來保 護(hù)所述鍵合指。
28. 根據(jù)權(quán)利要求24所述的方法，還包括將第一鍵合指耦合到第二鍵合指。
29. 根據(jù)權(quán)利要求24所述的方法，還包括將所述鍵合指的至少一部分相對(duì)于所述鍵合指的其它部分下置。
30. 根據(jù)權(quán)利要求29所述的方法，其中所述集成電路芯片被安裝到 所述鍵合指的被下置部分上。
31. 根據(jù)權(quán)利要求24所述的方法，其中所述引線框架還包括管芯座。
32. 根據(jù)權(quán)利要求31所述的方法，還包括 將另一個(gè)集成電路芯片安裝到所述管芯座上。
33. 根據(jù)權(quán)利要求31所述的方法，還包括 將所述管芯座相對(duì)于所述鍵合指下置。
全文摘要
本發(fā)明公開了包括多個(gè)鍵合指和多個(gè)集成電路芯片的微電子封裝，至少一個(gè)集成電路芯片被安裝在鍵合指上。根據(jù)本發(fā)明的各個(gè)實(shí)施例，將集成電路芯片安裝到鍵合指上可以通過允許多個(gè)集成電路芯片在同一微電子封裝內(nèi)互連來減少管腳輸出數(shù)。可以描述并要求其它實(shí)施例。
文檔編號(hào)H01L23/495GK101601134SQ200780050697
公開日2009年12月9日 申請(qǐng)日期2007年11月26日 優(yōu)先權(quán)日2006年11月30日
發(fā)明者劉承霖, 憲-明·羅 申請(qǐng)人:馬維爾國際貿(mào)易有限公司