專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及CMOS晶體管中的通態(tài)電流得以提高的半導(dǎo)體器件及其制 造方法。
背景技術(shù)：
以往，為了提高M(jìn)OS晶體管中的通態(tài)電流而應(yīng)用使溝道產(chǎn)生應(yīng)變的結(jié) 構(gòu)。例如，應(yīng)用被用于產(chǎn)生拉伸應(yīng)力的膜覆蓋的n溝道MOS晶體管。此夕卜， 也應(yīng)用在源極及漏極上形成有SiGe層的p溝道MOS晶體管。
這樣，在n溝道MOS晶體管中，優(yōu)先使溝道產(chǎn)生拉伸方向的應(yīng)變(拉 伸應(yīng)變)，在p溝道MOS晶體管中，優(yōu)先使溝道產(chǎn)生壓縮方向的應(yīng)變(壓 縮應(yīng)變)。因此，在制造CMOS晶體管等具有n溝道MOS晶體管及p溝道 MOS晶體管這兩者的半導(dǎo)體器件時，為了產(chǎn)生有利于兩晶體管的應(yīng)變，需要 分別單獨(dú)進(jìn)行處理。此時，時間以及成本會被大幅度提高。
例如，如圖17所示，在SRAM (static random access memory:靜態(tài)隨豐幾 存取存儲器)單元中，設(shè)置有源極連接在電源vdd上的p溝道MOS晶體管 PI以及P2，還設(shè)置有源極接地的n溝道MOS晶體管Nl以及N2。而且， 晶體管PI以及Nl的各漏極相互連接在一起，晶體管P2以及N2的各漏極 相互連接在一起。也就是說，SRAM單元包括2個CMOS晶體管。進(jìn)而，柵 極連接在字線W上的n溝道MOS晶體管N1連接至由晶體管P1以及N1構(gòu) 成的CMOS晶體管和位線/B之間，柵極連接在字線W上的n溝道MOS晶 體管N2連接至由晶體管P2以及N2構(gòu)成的CMOS晶體管與位線B之間。 這樣，在SRAM單元中包括有CMOS晶體管。
并且，在現(xiàn)有的SRAM單元中，采用如圖18或圖19所示的布局(Layout)。 這些布局都在晶體管P1以及P2上設(shè)置有柵極105以及p型雜質(zhì)擴(kuò)散層107p， 在晶體管N1 N4上設(shè)置有柵極105以及n型雜質(zhì)擴(kuò)散層107n。而且，晶體 管Pl和晶體管Nl相互平行地配置，晶體管P2和晶體管N2相互平行地配 置。這是為了在構(gòu)成CMOS晶體管的2個晶體管之間共享柵極。因此，若要使晶體管P1以及P2產(chǎn)生壓縮應(yīng)變，則在晶體管N1以及N2 上也產(chǎn)生壓縮應(yīng)變，而且，若要使晶體管Nl以及N2產(chǎn)生拉伸應(yīng)變，則在 晶體管P1以及P2上也產(chǎn)生拉伸應(yīng)變。
因此，在現(xiàn)有的技術(shù)中，無法同時提高構(gòu)成CMOS晶體管的2個晶體管 的通態(tài)電流。這種情況也明確記載在非專利文獻(xiàn)1等中。
專利文獻(xiàn)1: JP特開2004-335741號公報
專利文獻(xiàn)2: JP特開2006-80161號公報
非專利文獻(xiàn)2: SSDM， pp.l4-15， 200
發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種能夠以簡單的結(jié)構(gòu)提高n溝道MOS晶體 管以及p溝道MOS晶體管的通態(tài)電流的半導(dǎo)體器件及其制造方法。
本申請發(fā)明人為了解決所述課題進(jìn)行了認(rèn)真的研究，其結(jié)果，想出了如 下所示的發(fā)明的各種方式。
在本發(fā)明的半導(dǎo)體器件中設(shè)置有半導(dǎo)體襯底；形成在所述半導(dǎo)體襯底 上的n溝道MOS晶體管；形成在所述半導(dǎo)體襯底上的p溝道MOS晶體管。 還設(shè)置有應(yīng)力施加膜，該應(yīng)力施加膜使所述n溝道MOS晶體管的溝道產(chǎn)生 向電子的移動方向的正拉伸應(yīng)變，使所述p溝道MOS晶體管的溝道產(chǎn)生向 空穴的移動方向的正壓縮應(yīng)變。
在本發(fā)明的半導(dǎo)體器件的制造方法中，在半導(dǎo)體襯底上形成n溝道MOS 晶體管以及p溝道MOS晶體管，并還形成應(yīng)力施加膜，該應(yīng)力施加膜使所 述n溝道MOS晶體管的溝道產(chǎn)生向電子的移動方向的正拉伸應(yīng)變，使所述p 溝道MOS晶體管的溝道產(chǎn)生向空穴的移動方向的正壓縮應(yīng)變。


圖1A是表示本發(fā)明第一實施方式的半導(dǎo)體器件的制造方法的俯視圖。
圖1B是接著圖1A來表示半導(dǎo)體器件的制造方法的俯視圖。
圖2A是表示本發(fā)明第一實施方式的半導(dǎo)體器件的制造方法的剖面圖。
圖2B是接著圖2A來表示半導(dǎo)體器件的制造方法的剖面圖。
圖2C是接著圖2B來表示半導(dǎo)體器件的制造方法的剖面圖。圖2D是接著圖2C來表示半導(dǎo)體器件的制造方法的剖面圖。
圖2E是接著圖2D來表示半導(dǎo)體器件的制造方法的剖面圖。
圖3A是表示本發(fā)明第一實施方式的半導(dǎo)體器件的制造方法的剖面圖。
圖3B是接著圖3A來表示半導(dǎo)體器件的制造方法的剖面圖。
圖3C是接著圖3B來表示半導(dǎo)體器件的制造方法的剖面圖。
圖3D是接著圖3C來表示半導(dǎo)體器件的制造方法的剖面圖。
圖3E是接著圖3D來表示半導(dǎo)體器件的制造方法的剖面圖。
圖4A是表示本發(fā)明第二實施方式的半導(dǎo)體器件的制造方法的俯視圖。
圖4B是接著圖4A來表示半導(dǎo)體器件的制造方法的俯視圖。
圖5A是表示本發(fā)明第二實施方式的半導(dǎo)體器件的制造方法的剖面圖。
圖5B是接著圖5A來表示半導(dǎo)體器件的制造方法的剖面圖。
圖5C是接著圖5B來表示半導(dǎo)體器件的制造方法的剖面圖。
圖5D是接著圖5C來表示半導(dǎo)體器件的制造方法的剖面圖。
圖5E是接著圖5D來表示半導(dǎo)體器件的制造方法的剖面圖。
圖6A是表示本發(fā)明第二實施方式的半導(dǎo)體器件的制造方法的剖面圖。
圖6B是接著圖6A來表示半導(dǎo)體器件的制造方法的剖面圖。
圖6C是接著圖6B來表示半導(dǎo)體器件的制造方法的剖面圖。
圖6D是接著圖6C來表示半導(dǎo)體器件的制造方法的剖面圖。
圖6E是接著圖6D來表示半導(dǎo)體器件的制造方法的剖面圖。
圖7A是表示本發(fā)明第三實施方式的半導(dǎo)體器件的制造方法的俯視圖。
圖7B是接著圖7A來表示半導(dǎo)體器件的制造方法的俯視圖。
圖8A是表示本發(fā)明第三實施方式的半導(dǎo)體器件的制造方法的俯視圖。
圖8B是接著圖7A來表示半導(dǎo)體器件的制造方法的俯視圖。
圖9A是表示本發(fā)明第四實施方式的半導(dǎo)體器件的制造方法的俯視圖。
圖9B是接著圖9A來表示半導(dǎo)體器件的制造方法的俯視圖。
圖10A是表示本發(fā)明第四實施方式的半導(dǎo)體器件的制造方法的俯視圖。
圖IOB是接著圖IOA來表示半導(dǎo)體器件的制造方法的俯視圖。
圖11是表示應(yīng)用了第三實施方式的SRAM單元的布局的示意圖。
圖12是表示應(yīng)用了第四實施方式的SRAM單元的布局的示意圖。
圖13是表示第一模擬結(jié)果的曲線圖。圖14是表示第二模擬結(jié)果的曲線圖。
圖15是表示第三模擬結(jié)果的曲線圖。
圖16是表示第四模擬結(jié)果的曲線圖。
圖17是表示SRAM單元的結(jié)構(gòu)的電路圖。
圖18是表示現(xiàn)有的SRAM單元的布局的示意圖。
圖19是表示現(xiàn)有的SRAM單元的其他布局的示意圖。
具體實施例方式
下面，參照附圖具體說明本發(fā)明的實施方式。
(第一實施方式)
首先，說明本發(fā)明的第一實施方式。在第一實施方式中，在半導(dǎo)體凈寸底 上形成溝道的朝向相互平行的n溝道MOS晶體管和p溝道MOS晶體管。此 外，在與半導(dǎo)體襯底的表面平行的面內(nèi)，將連接這些晶體管的源極和漏極的 直線所延伸的方向(溝道長度方向)稱為第一方向，將與其垂直的方向(溝 道寬度方向)稱為第二方向。也就是說，在n溝道MOS晶體管中，溝道中 的電子的移動方向相當(dāng)于第一方向，在p溝道MOS晶體管中，溝道中的空 穴的移動方向相當(dāng)于第一方向。此外，將要形成n溝道MOS晶體管的預(yù)定 區(qū)域稱為nMOS區(qū)域，將要形成p溝道MOS晶體管的預(yù)定區(qū)域稱為pMOS 區(qū)域。圖1A至圖1B是按工序順序表示本發(fā)明第一實施方式的半導(dǎo)體器f^的 制造方法的俯視圖。此外，圖2A至圖2E是按工序順序表示本發(fā)明第一實施 方式的半導(dǎo)體器件的制造方法的剖面圖，圖3A至圖3E也是按工序順序表示 本發(fā)明第一實施方式的半導(dǎo)體器件的制造方法的剖面圖。另外，圖2A至圖 2E表示沿著圖1A或圖1B中的I-I線剖切的剖面，圖3A至圖3E表示沿著 圖1A或圖1B中的II-II線剖切的剖面。
在第一實施方式中，如圖1A、圖2A以及圖3A所示，首先，例如通過 STI (shallow trench isolation:淺溝槽隔離)法，在硅襯底等半導(dǎo)體襯底1的 表面上形成元件分離絕緣膜2。此時，將多個nMOS區(qū)域在第一方向卜.排列 為列狀，而且， 一邊使多個pMOS區(qū)域與nMOS區(qū)域的列分開， 一邊將多個 pMOS區(qū)域在第一方向上排列為列狀。此夕卜，在第二方向上，也使pMOS區(qū)域與nMOS區(qū)域錯開。接著，通過導(dǎo)入雜質(zhì)，在nMOS區(qū)域內(nèi)形成p阱3p， 在pMOS區(qū)域內(nèi)形成n阱3n。
接著，如圖2B以及圖3B所示，在nMOS區(qū)域以及pMOS區(qū)域內(nèi)，形 成柵極絕緣膜4、柵電極5、側(cè)壁絕緣膜6以及雜質(zhì)擴(kuò)散層。如圖2B所示， 在nMOS區(qū)域中，形成n型雜質(zhì)擴(kuò)散層7n作為雜質(zhì)擴(kuò)散層，而且，如圖3B 所示，在pMOS區(qū)域中，形成p型雜質(zhì)擴(kuò)散層7p作為雜質(zhì)擴(kuò)散層。
此后，如圖2C以及圖3C所示，在整個面上形成絕緣性的膨脹膜11作 為應(yīng)力施加膜，該膨脹膜11給周圍施加朝向外側(cè)的正應(yīng)力。作為膨脹膜ll 例如可列舉通過熱CVD (chemical vapor deposition:化學(xué)氣相沉積)法所形 成的氮化硅膜。
接著，如圖2D以及圖3D所示，在膨脹膜11上形成僅覆蓋pMOS區(qū)域 之間的區(qū)域的抗蝕劑圖案12。然后，將抗蝕劑圖案12作為掩模，將Ge離 子注入至膨脹膜11。其結(jié)果，在膨脹膜11中，從被注入Ge離子的部分朝 向外側(cè)的應(yīng)力減弱。因此，該部分變得不能發(fā)揮膨脹膜11的功能，而如圖 1B所示那樣變?yōu)榻^緣膜13。
接著，如圖2E以及圖3E所示，除去抗蝕劑圖案12，在膨脹膜11以及 絕緣膜13上形成層間絕緣膜8。
此后，形成接觸插件以及多層配線等，從而完成半導(dǎo)體器件。
在這樣制造出的半導(dǎo)體器件中，如圖1B所示，在俯視觀察的情況下， 在第二方向上，n溝道MOS晶體管和膨脹膜11相鄰。因此，如圖1B中的 粗箭頭所示，n溝道MOS晶體管從膨脹膜11受到使溝道長度變長的方向的 正應(yīng)力。其結(jié)果，在n溝道MOS晶體管的溝道中，產(chǎn)生朝向電子的移動方 向的正拉伸應(yīng)變。另一方面，在俯視觀察的情況下，在第二方向上，p溝道 MOS晶體管和膨脹膜11相互錯開。因此，如圖1B中的粗箭頭所示，p溝道 MOS晶體管從膨脹膜ll受到使溝道長度變短的方向的正應(yīng)力。其結(jié)果，在 p溝道MOS晶體管的溝道中，產(chǎn)生朝向空穴的移動方向的正壓縮應(yīng)變。因此， 根據(jù)本實施方式，能夠提高n溝道MOS晶體管以及p溝道MOS晶體管這兩 者的通態(tài)電流。而且，這樣的效果隨著微細(xì)化的深入變得更加顯著。
(第二實施方式)接著，說明本發(fā)明的第二實施方式。在第二實施方式中，也在半導(dǎo)體襯
底上形成溝道的朝向相互平行的n溝道MOS晶體管和p溝道MOS晶體管。 此外，在與半導(dǎo)體襯底的表面平行的面內(nèi)，將連接這些晶體管的源極和^1極 的直線所延伸的方向(溝道長度方向)稱為第一方向，將與其垂直的方向(溝 道寬度方向)稱為第二方向。也就是說，在n溝道MOS晶體管中，溝道中 的電子的移動方向相當(dāng)于第一方向，而且在p溝道MOS晶體管中，溝道中 的空穴的移動方向相當(dāng)于第一方向。此外，將要形成n溝道MOS晶體管的 預(yù)定區(qū)域稱為nMOS區(qū)域，將要形成p溝道MOS晶體管的預(yù)定區(qū)域^^為 pMOS區(qū)域。圖4A至圖4B是按工序順序表示本發(fā)明第二實施方式的半導(dǎo)體 器件的制造方法的俯視圖。此外，圖5A至圖5E是按工序順序表示本發(fā)明第 二實施方式的半導(dǎo)體器件的制造方法的剖面圖，圖6A至圖6E也是按工序順 序表示本發(fā)明第二實施方式的半導(dǎo)體器件的制造方法的剖面圖。另外，圖5A 至圖5E表示沿著圖4A或圖4B中的I-I線剖切的剖面，圖6A至圖6E表示 沿著圖4A或圖4B中的II-II線剖切的剖面。
在第二實施方式中，如圖4A、圖5A以及圖6A所示，首先，例如通過 STI (shallow trench isolation:淺溝槽隔離)法，在硅襯底等半導(dǎo)體襯底1的 表面上形成元件分離絕緣膜2。此時，將多個nMOS區(qū)域在第一方向上排列 為列狀，而且， 一邊使多個pMOS區(qū)域與nMOS區(qū)域的列分開， 一邊將多個 pMOS區(qū)域在第一方向上排列為列狀。此外，在第二方向上，也使pMOS區(qū) 域與nMOS區(qū)域錯開。接著，通過導(dǎo)入雜質(zhì)，在nMOS區(qū)域內(nèi)形成p阱3p， 在pMOS區(qū)域內(nèi)形成n阱3n。
接著，如圖5B以及圖6B所示，在nMOS區(qū)域以及pMOS區(qū)域內(nèi)，形 成柵極絕緣膜4、柵電極5、側(cè)壁絕緣膜6以及雜質(zhì)擴(kuò)散層。如圖5B所示， 在nMOS區(qū)域中，形成n型雜質(zhì)擴(kuò)散層7n作為雜質(zhì)擴(kuò)散層，而且，如圖6B 所示，在pMOS區(qū)域中，形成p型雜質(zhì)擴(kuò)散層7p作為雜質(zhì)擴(kuò)散層。
此后，如圖5C以及圖6C所示，在整個面上形成絕緣性的收縮膜21作 為應(yīng)力施加膜，該收縮膜21給周圍施加朝向內(nèi)側(cè)的正應(yīng)力。作為收縮膜21 例如可列舉通過等離子體CVD (chemical vapor deposition:化學(xué)氣相纟冗積) 法來形成的氮化硅膜。
接著，如圖5D以及圖6D所示，在收縮膜21上形成僅覆蓋nMOS區(qū)域之間的區(qū)域的抗蝕劑圖案22。然后，將抗蝕劑圖案22作為掩模，將Ge離 子注入至收縮膜21。其結(jié)果，在收縮膜21中，從被注入Ge離子的部分朝 向內(nèi)側(cè)的應(yīng)力得以減弱。因此，該部分變得不能發(fā)揮收縮膜21的功能，而 如圖4B所示那樣變?yōu)榻^緣膜23 。
接著，如圖5E以及圖6E所示，除去抗蝕劑圖案22，在收縮膜21以及 絕緣膜23上形成層間絕緣膜8。
此后，形成接觸插件以及多層配線等，從而完成半導(dǎo)體器件。
在這樣制造出的半導(dǎo)體器件中，如圖4B所示，在俯視觀察的情況下， 在第二方向上，p溝道MOS晶體管和收縮膜21相鄰。因此，如圖1B中的 粗箭頭所示，p溝道MOS晶體管從收縮膜21受到使溝道長度變短的方向的 正應(yīng)力。其結(jié)果，在p溝道MOS晶體管的溝道中，產(chǎn)生朝向空穴的移動方 向的正壓縮應(yīng)變。另一方面，在俯視觀察的情況下，在第二方向上，n溝道 MOS晶體管和收縮膜21相互錯開。因此，如圖1B中的粗箭頭所示，n溝道 MOS晶體管從收縮膜21受到使溝道長度變長的方向的正應(yīng)力。其結(jié)果，在 n溝道MOS晶體管的溝道中，產(chǎn)生朝向電子的移動方向的正拉伸應(yīng)變。因此， 根據(jù)本實施方式，也能夠提高n溝道MOS晶體管以及p溝道MOS晶體管這 兩者的通態(tài)電流。而且，這樣的效果隨著微細(xì)化的深入變得更加顯著。
另外，在第一以及第二實施方式中，通過向應(yīng)力施加膜注入Ge離子來 選擇性地使應(yīng)力減弱，但也可以通過照射電子束來選擇性地使應(yīng)力減弱。
(第三實施方式)
接著，說明本發(fā)明的第三實施方式，在此，主要說明與第一實施方式的 不同點(diǎn)。圖7A至圖7B是按工序順序表示本發(fā)明第三實施方式的半導(dǎo)體器件 的制造方法的剖面圖，圖8A至圖8B也是按工序順序表示本發(fā)明第三實施方 式的半導(dǎo)體器件的制造方法的剖面圖。另外，圖7A至圖7B是表示沿著圖 1A中的I-I線剖切的剖面，圖8A至圖8B表示沿著圖1A中的II-II線剖切的 剖面。
在第三實施方式中，首先，與第一實施方式同樣地進(jìn)行直到形成膨脹膜 ll為止的處理(參照圖2C以及圖3C)。接著，如圖7A以及圖8A所示， 在膨脹膜11上形成僅覆蓋pMOS區(qū)域之間的區(qū)域的抗蝕劑圖案12。然后，將抗蝕劑圖案12作為掩模，對膨脹膜11進(jìn)行蝕刻。其結(jié)果，在膨脹膜11 中的從抗蝕劑圖案12露出的部分會消失。
接著，如圖7B以及圖8B所示，除去抗蝕劑圖案12，在整個面上形成 層間絕緣膜8。
此后，形成接觸插件以及多層配線等，從而完成半導(dǎo)體器件。 在這樣制造出的半導(dǎo)體器件中，第一實施方式中存在的絕緣膜13不存 在。其他結(jié)構(gòu)與第一實施方式相同。也就是說，膨脹膜11的作用與第一實 施方式相同。因此，通過第三實施方式，也能夠得到與第一實施方式相同的 效果。
(第四實施方式)
接著，說明本發(fā)明的第四實施方式，在此，主要說明與第二實施方式的 不同點(diǎn)。圖9A至圖9B是按工序順序表示本發(fā)明第四實施方式的半導(dǎo)體器件 的制造方法的剖面圖，圖IOA至圖IOB也是按工序順序表示本發(fā)明第四實施 方式的半導(dǎo)體器件的制造方法的剖面圖。另外，圖9A至圖9B表示沿著圖 4A中的W線剖切的剖面，圖IOA至圖IOB表示沿著圖4A中的II-II線剖切 的剖面。
在第四實施方式中，首先，與第二實施方式同樣地進(jìn)行直到形成收縮膜 21為止的處理(參照圖5C以及圖6C)。接著，如圖9A以及圖IOA所示， 在收縮膜21上形成僅覆蓋nMOS區(qū)域之間的區(qū)域的抗蝕劑圖案22。然后， 將抗蝕劑圖案22作為掩模，對收縮膜21進(jìn)行蝕刻。其結(jié)果，在收縮膜21 中的從抗蝕劑圖案22露出的部分會消失。
接著，如圖9B以及圖IOB所示，除去抗蝕劑圖案22，在整個面上形成 層間絕緣膜8。
此后，形成接觸插件以及多層配線等，從而完成半導(dǎo)體器件。 在這樣制造出的半導(dǎo)體器件中，第二實施方式中存在的絕緣膜23不存 在。其他結(jié)構(gòu)與第二實施方式相同。也就是說，收縮膜21的作用與第二實 施方式相同。因此，通過第四實施方式，也能夠得到與第二實施方式相同的 效果。
另外，通過采用圖11所示的布局，能夠?qū)⒌谌龑嵤┓绞竭m用于SRAM單元中。也就是說，在第二方向上，使構(gòu)成CMOS晶體管的n溝道MOS晶體管的位置與p溝道MOS晶體管的位置相錯開，使膨脹膜11位于p溝道MOS晶體管之間，從而能夠提高CMOS晶體管的通態(tài)電流。進(jìn)而，該布局與圖18所示的布局相比面積也幾乎沒有增加。另外，也可以將同樣的布局適用于第一、第二或者第四實施方式中。
此外，通過采用圖12所示的布局，能夠?qū)⒌谒膶嵤┓绞竭m用于SRAM單元中。也就是說，在第二方向上，使構(gòu)成CMOS晶體管的n溝道MOS晶體管的位置與p溝道MOS晶體管的位置相錯開，使收縮膜21位于溝道pMOS晶體管之間，從而能夠提高CMOS晶體管的通態(tài)電流。另外，也可以將相同的布局適用于第一至第三實施方式中。
在此，說明本申請發(fā)明人所進(jìn)行的各種模擬。
在第一模擬中，針對第三實施方式，計算出膨脹膜11的厚度與通態(tài)電流的增長率之間的關(guān)系。將其結(jié)果表示在圖13中。另外，通態(tài)電流的增長率是以沒有設(shè)置膨脹膜11時的通態(tài)電流為基準(zhǔn)的值。從圖13可知，越是膨脹膜11厚的半導(dǎo)體器件，通態(tài)電流的增長率越高。
在第二模擬中，針對第四實施方式，計算出收縮膜21的厚度與通態(tài)電流的增長率之間的關(guān)系。將其結(jié)果表示在圖14中。另外，通態(tài)電流的增長率是以沒有設(shè)置收縮膜21時的通態(tài)電流為基準(zhǔn)的值。從圖14可知，越是收縮膜21厚的半導(dǎo)體器件，通態(tài)電流的增長率越高。
在第三模擬中，針對第三實施方式，計算出膨脹膜11的楊氏模量與n溝道MOS晶體管的通態(tài)電流的增長率之間的關(guān)系。將其結(jié)果表示在圖15中。另外，通態(tài)電流的增長率是以沒有設(shè)置膨脹膜ll時的通態(tài)電流為基準(zhǔn)的值。從圖15可知，越是膨脹膜11的楊氏模量高的半導(dǎo)體器件，通態(tài)電流的增長率越高。
在第四模擬中，針對第四實施方式，計算出收縮膜21的楊氏模量與p溝道MOS晶體管的通態(tài)電流的增長率之間的關(guān)系。將其結(jié)果表示在圖16中。另外，通態(tài)電流的增長率是以沒有設(shè)置收縮膜21時的通態(tài)電流為基準(zhǔn)的值。從圖16可知，越是收縮膜21的楊氏模量高的半導(dǎo)體器件，通態(tài)電流的增長率越高。
另夕卜，在膨脹膜以及收縮膜的厚度方向上的位置并沒有被特別限定，例如可以在元件分離絕緣膜內(nèi)。此時，例如，在形成n溝道MOS晶體管以及p溝道MOS晶體管之前，除去元件分離絕緣膜的一部分，并在該部分埋入膨脹膜或者收縮膜即可。
此外，可以同時采用膨脹膜和收縮膜。進(jìn)而，可以例如通過外延生長法在n溝道MOS晶體管的源極以及漏極形成SiC層，由此在n溝道MOS晶體管的溝道產(chǎn)生拉伸應(yīng)力。此外，可以例如通過外延生長法來在p溝道MOS晶體管的源極以及漏極形成SiGe層，由此在p溝道MOS晶體管的溝道產(chǎn)生壓縮應(yīng)力。
產(chǎn)業(yè)上的可利用性
若采用本發(fā)明，則只通過應(yīng)力施加膜就能夠同時提高n溝道MOS晶體管和p溝道MOS晶體管的通態(tài)電流。因此，結(jié)構(gòu)簡單且易于制造。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，具有半導(dǎo)體襯底；n溝道MOS晶體管，其形成在所述半導(dǎo)體襯底上；p溝道MOS晶體管，其形成在所述半導(dǎo)體襯底上；應(yīng)力施加膜，其使所述n溝道MOS晶體管的溝道產(chǎn)生朝向電子的移動方向的正拉伸應(yīng)變，使所述p溝道MOS晶體管的溝道產(chǎn)生朝向空穴的移動方向的正壓縮應(yīng)變。
2. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述電子的移動方 向和所述空穴的移動方向相互平行。
3. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，形成膨脹膜來作為 所述應(yīng)力施加膜，該膨脹膜用于向外側(cè)施加正應(yīng)力。
4. 如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，在俯視觀察的情況 下，所述n溝道MOS晶體管在與所述電子的移動方向垂直的方向上與所述 膨脹膜并排形成。
5. 如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，在俯視觀察的情況 下，所述p溝道MOS晶體管在與所述空穴的移動方向垂直的方向上與所述 膨脹膜錯開形成。
6. 如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，在俯視觀察的情況下，所述n溝道MOS晶體管在與所述電子的移動方 向垂直的方向上與所述膨脹膜并排形成，在俯視觀察的情況下，所述p溝道MOS晶體管在與所述空穴的移動方 向垂直的方向上與所述膨脹膜錯開形成。
7. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，形成收縮膜來作為 所述應(yīng)力施加膜，該收縮膜用于朝向內(nèi)側(cè)施加正應(yīng)力。
8. 如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于，在俯視觀察的情況 下，所述n溝道MOS晶體管在與所述電子的移動方向垂直的方向上與所述 收縮膜錯開形成。
9. 如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于，在俯視觀察的情況 下，所述p溝道MOS晶體管在與所述空穴的移動方向垂直的方向上與所述收縮膜并排形成。
10. 如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于，在俯視觀察的情況下，所述n溝道MOS晶體管在與所述電子的移動方 向垂直的方向上與所述收縮膜錯開形成，在俯視觀察的情況下，所述p溝道MOS晶體管在與所述空穴的移動方 向垂直的方向上與所述收縮膜并排形成。
11. 一種半導(dǎo)體器件的制造方法，其特征在于，包括 在半導(dǎo)體襯底上形成n溝道MOS晶體管以及p溝道MOS晶體管的工序； 形成應(yīng)力施加膜的工序，其中，該應(yīng)力施加膜使所述n溝道MOS晶體管的溝道產(chǎn)生朝向電子的移動方向的正拉伸應(yīng)，使所述p溝道MOS晶體管 的溝道產(chǎn)生朝向空穴的移動方向的正壓縮應(yīng)變。
12. 如權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于，形成 所述應(yīng)力施加膜的工序包括在整個面上形成所述應(yīng)力施加膜的工序；選擇性地對所述應(yīng)力施加膜進(jìn)行離子注入，由此使應(yīng)力僅殘留在產(chǎn)生所 述正拉伸應(yīng)變以及所述正壓縮應(yīng)變的部分上的工序。
13. 如權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于，形成 所述應(yīng)力施加膜的工序包括在整個面上形成所述應(yīng)力施加膜的工序；選擇性地對所述應(yīng)力施加膜進(jìn)行蝕刻，由此使產(chǎn)生所述正拉伸應(yīng)變以及 所述正壓縮應(yīng)變的部分殘留的工序。
14. 如權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于，在形 成所述n溝道MOS晶體管以及p溝道MOS晶體管之前，形成所述應(yīng)力施加 膜作為元件分離絕緣膜的一部分。
15. 如權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于，形成 膨脹膜作為所述應(yīng)力施加膜，該膨脹膜用于朝向外側(cè)施加正應(yīng)力。
16. 如權(quán)利要求15所述的半導(dǎo)體器件的制造方法，其特征在于，通過 熱CVD法來形成氮化硅膜作為所述膨脹膜。
17. 如權(quán)利要求15所述的半導(dǎo)體器件的制造方法，其特征在于， 在俯視觀察的情況下，將所述n溝道MOS晶體管的位置設(shè)為在與所述電子的移動方向垂直的方向上與所述膨脹膜并排的位置，在俯視觀察的情況下，將所述p溝道MOS晶體管的位置設(shè)為在與所述 空穴的移動方向垂直的方向上與所述膨脹膜錯開的位置。
18. 如權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于，形成 收縮膜作為所述應(yīng)力施加膜，該收縮膜用于朝向內(nèi)側(cè)施加正應(yīng)力。
19. 如權(quán)利要求18所述的半導(dǎo)體器件的制造方法，其特征在于，通過 等離子體CVD法來形成氮化硅膜作為所述膨脹膜。
20. 如權(quán)利要求18所述的半導(dǎo)體器件的制造方法，其特征在于， 在俯視觀察的情況下，將所述n溝道MOS晶體管的位置設(shè)為在與所述電子的移動方向垂直的方向上與所述收縮膜錯開的位置，在俯視觀察的情況下，將所述p溝道MOS晶體管的位置設(shè)為在與所述 空穴的移動方向垂直的方向上與所述收縮膜并排的位置。
全文摘要
提供半導(dǎo)體器件及其制造方法。在俯視觀察的情況下，n溝道MOS晶體管在第二方向上與膨脹膜(11)相鄰。因此，n溝道MOS晶體管從膨脹膜(11)受到使溝道長度變長的方向的正應(yīng)力。其結(jié)果，使n溝道MOS晶體管的溝道產(chǎn)生向電子的移動方向的正拉伸應(yīng)變。另一方面，在俯視觀察的情況下，p溝道MOS晶體管在第二方向上與膨脹膜(11)相互錯開。因此，p溝道MOS晶體管從膨脹膜(11)受到使溝道長度變短的方向的正應(yīng)力。其結(jié)果，使p溝道MOS晶體管的溝道產(chǎn)生向空穴的移動方向的正壓縮應(yīng)變。因此，能夠同時提高n溝道MOS晶體管以及p溝道MOS晶體管的通態(tài)電流。
文檔編號H01L21/8238GK101641779SQ200780052448
公開日2010年2月3日 申請日期2007年3月29日 優(yōu)先權(quán)日2007年3月29日
發(fā)明者田邊亮 申請人:富士通微電子株式會社