專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法。特別涉及一種N型 MISFET和P型MISFET具有由不同的絕緣材料構(gòu)成的柵極絕緣膜的半 導(dǎo)體裝置及其制造方法。
背景技術(shù)：
伴隨著半導(dǎo)體集成電路裝置的高集成化和高速化，MISFET的微細(xì)化 在不斷地深入，以氧化鋁(Als03)、氧化鉿(HfO2)以及硅酸鉿(HfSi02) 為代表的由電介質(zhì)材料構(gòu)成的柵極絕緣膜正代替現(xiàn)有的由氧化硅膜(或者 硅化氧化氮化膜)構(gòu)成的柵極絕緣膜步入實用階段。因為與氧化硅膜相比 這樣的電介質(zhì)膜的介電常數(shù)非常大，所以能夠使物理膜厚厚一些，從而能 夠避免產(chǎn)生伴隨著由氧化硅膜構(gòu)成的柵極絕緣膜的薄膜化所導(dǎo)致的柵極漏 電流增大的問題。但在用多晶硅膜作為形成在由這樣的電介質(zhì)膜構(gòu)成的柵 極絕緣膜的柵電極的情況下，特別是在P型MISFET中，閾值電壓會由 于#1稱為費米能級釘扎效應(yīng)(Fermi Level Pinning)的現(xiàn)象(參考例如 非專利文獻(xiàn)l)而產(chǎn)生偏移(shift),裝置性能會惡化。因此，盡管構(gòu)成N 型MISFET (以下稱其為N型MIS晶體管)的柵極絕緣膜能夠用電介質(zhì) 膜，構(gòu)成P型MISFET (以下稱其為P型MIS晶體管)的柵極絕緣膜(換 句話說，必須由相互不同的絕緣材料構(gòu)成N型MIS晶體管和P型MIS晶 體管的柵極絕緣膜)卻不能夠使用電介質(zhì)膜。
備受關(guān)注的是具有柵電極使用金屬膜的金屬柵電極的MISFET,用它 來解決伴隨著柵極絕緣膜的極薄膜化所造成的多晶硅柵電極的耗盡電容的 明顯化問題以及硼在溝道區(qū)域穿透的問題。
這里，在柵電極使用多晶硅膜的情況下，通過在構(gòu)成N型MIS晶體 管的多晶硅柵電極中注入n型雜質(zhì)，在構(gòu)成P型MIS晶體管的多晶硅柵電極中注入p型雜質(zhì)來構(gòu)成雙柵極結(jié)構(gòu)。相對于此，在柵電極使用金屬膜的情況下，通過在N型MIS晶體管和P型MIS晶體管中分別形成金屬柵 電極來構(gòu)成雙金屬柵電極結(jié)構(gòu)。這樣一來，通過在N型MIS晶體管和P型MIS晶體管中采用由不同 的金屬材料構(gòu)成的金屬柵電極，便根據(jù)MIS晶體管的導(dǎo)電型控制金屬柵電 極的工作函數(shù)(參考例如非專利文獻(xiàn)2及非專利文獻(xiàn)3)。而且，因為金屬 柵電極材料的工作函數(shù)在很大程度上依賴于柵極絕緣膜的材料，所以要想 實現(xiàn)MIS晶體管的高性能化，則需要在N型MIS晶體管和P型MIS晶 體管中分別最佳化地形成柵極絕緣膜(參考例如非專利文獻(xiàn)4)。《非專利文獻(xiàn)l》C.Hobbs et al.， "Fermi Level Pinning at the Po lySi/Metal Oxide Interface", VLSI Tech. Digest 2003《非專利文獻(xiàn)2》S.B.Samavedam et al.， "Dual-Metal Gate CMO S with Hf02 Gate Dielectric", IEDM Tech. Digest 2002《非專利文獻(xiàn)3》Z.B. Zhang et al" "Integration of Dual Metal Gate CMOS with TaSiN(NMOS) and Ru(PMOS) Gate Electrodes on Hf02 Gate Dielectric", VLSI Tech. Digest 2005《非專利文獻(xiàn)4》S.C.Song et al.， "Highly Manufacturable 45nm LSTP CMOSFETs Using Novel Dual Higlrk and Dual Metal Gat e CMOS Integration", VLSI Tech. Digest 2006發(fā)明內(nèi)容一發(fā)明要解決的問題一然而，當(dāng)在N型MIS晶體管和P型MIS晶體管中分別由不同的絕緣 材料形成柵極絕緣膜時，則存在以下問題。這里，作為在N型MIS晶體管和P型MIS晶體管中分別形成柵極絕 緣膜的方法，有以下幾種。在半導(dǎo)體村底的整個上表面形成N型MIS晶體管用(以下筒單地稱 其為"nMIS用")柵極絕緣膜形成膜以后，再在nMIS用柵極絕緣膜形成 膜上形成將N型MIS形成區(qū)域覆蓋起來且使P型MIS形成區(qū)域開著口的 抗蝕膜。之后，用抗蝕膜作掩模進(jìn)行蝕刻來將nMIS用柵極絕緣膜形成膜中從抗蝕膜的開口露出的部分除去后，再通過灰化處理來除去抗蝕膜。這
樣便在半導(dǎo)體襯底的N型MIS形成區(qū)域上形成了 nMIS用柵極絕緣膜形 成膜(說明省略，在后工序的圖案化工序中成為nMIS用柵極絕緣膜)。
之后，在半導(dǎo)體襯底的整個上表面形成P型MIS晶體管用(以下筒 單地稱其為"pMIS用")柵極絕緣膜形成膜以后，再在pMIS用柵極絕緣 膜形成膜上形成使N型MIS形成區(qū)域開著口且將P型MIS形成區(qū)域覆蓋 起來的抗蝕膜。之后，用抗蝕膜作掩模進(jìn)行蝕刻來將pMIS用柵極絕緣膜 形成膜中從抗蝕膜的開口露出的部分除去后，再通過灰化處理來除去抗蝕 膜。這樣便在半導(dǎo)體村底的P型MIS形成區(qū)域上形成了 pMIS用柵極絕 緣膜形成膜(說明省略，在后工序的圖案化工序中成為pMIS用柵極絕緣 膜)。
在上述方法下，在通過蝕刻將pMIS用柵極絕緣膜形成膜中從抗蝕膜 的開口露出的部分(換句話說，pMIS用柵極絕緣膜形成膜中形成在nMIS 用柵極絕緣膜形成膜上的部分)除去之際存在以下問題，不除去pMIS用 柵極絕緣膜形成膜下的nMIS用柵極絕緣膜形成膜，就非常難以選擇性地 僅除去pMIS用柵極絕緣膜形成膜。因此，便有不能夠高精度地形成nMIS 用柵極絕緣膜，N型MIS晶體管的元件特性惡化之虞。
補(bǔ)充說明一下，在上述方法中，是以在形成nMIS用柵極絕緣膜形成 膜之后再形成pMIS用柵極絕緣膜形成膜的情況為具體例做說明的，與此 相反，在在形成pMIS用柵極絕緣膜形成膜之后再形成nMIS用柵極絕緣 膜形成膜的情況下，也有不能夠高精度地形成pMIS用柵極絕緣膜，P型 MIS晶體管的元件特性惡化之虞。
而且，在上述方法下，因為在利用灰化處理來除去形成在nMIS用柵 極絕緣膜形成膜上的抗蝕膜之際，抗蝕膜下的nMIS用柵極絕緣膜形成膜 遭到了破壞，所以有nMIS用柵極絕緣膜的界面電位增加，N型MIS晶 體管的元件特性惡化之虞。而且，因為在利用灰化處理來除去形成在pMIS 用柵極絕緣膜形成膜上的抗蝕膜之際，抗蝕膜下的pMIS用柵極絕緣膜形 成膜遭到了破壞，所以有P型MIS晶體管的元件特性惡化之虞。因此， 有不能夠高精度地形成nMIS用、pMIS用柵極絕緣膜，N型、P型MIS 晶體管的元件特性惡化之虞。本發(fā)明正是為解決上述問題而研究開發(fā)出來的，其目的在于在包括 第一MIS晶體管和第二MIS晶體管的半導(dǎo)體裝置中，在第一MIS晶體管 和第二 MIS晶體管中高精度地實現(xiàn)由不同的絕緣材料形成的柵極絕緣膜。
—用以解決技術(shù)問題的技術(shù)方案一
為實現(xiàn)上述目的，本發(fā)明所涉及的半導(dǎo)體裝置，包括第一金屬絕緣 體半導(dǎo)體晶體管和第二金屬絕緣體半導(dǎo)體晶體管。第一金屬絕緣體半導(dǎo)體
晶體管包括半導(dǎo)體襯底的被元件隔離區(qū)域包圍的第一活性區(qū)域、形成在 第 一 活性區(qū)域上的第 一柵極絕緣膜、以及形成在第 一柵極絕緣膜上的第一 柵電極。第二金屬絕緣體半導(dǎo)體晶體管包括半導(dǎo)體村底的被元件隔離區(qū) 域包圍的第二活性區(qū)域、形成在第二活性區(qū)域上且由與第一柵極絕緣膜不 同的絕緣材料形成的第二柵極絕緣膜、以及形成在第二柵極絕緣膜上的第 二柵電極。在位于第一活性區(qū)域與第二活性區(qū)域之間的元件隔離區(qū)域上， 第一柵電極和第二柵電極的上部區(qū)域相互電連接，同時，第一柵電極和第 二柵電極的下部區(qū)域夾著由與第一柵極絕緣膜相同的絕緣材料形成的側(cè)壁 絕緣膜而彼此分開。
根據(jù)本發(fā)明所涉及的半導(dǎo)體裝置，因為能夠在第一MIS晶體管和第二 MIS晶體管中高精度地實現(xiàn)由不同的絕緣材料形成的第一、第二柵極絕緣 膜，所以能夠提供具有所希望的元件特性的第一、第二MIS晶體管。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，第二柵電極，由形成在第 二柵極絕緣膜上的第 一 電極和形成在第 一 電極上的第二電極構(gòu)成；側(cè)壁絕 緣膜形成在第一電極的側(cè)面上。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，第一電極由第一硅膜構(gòu)成； 第二電極由第二硅膜構(gòu)成；第一柵電極由形成在第一柵極絕緣膜上的第二 硅膜構(gòu)成；第二電極與第一柵電極形成為一體。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，第一柵電極由形成在第一 柵極絕緣膜上的第三電極和形成在第三電極上的第四電極構(gòu)成；側(cè)壁絕緣 膜形成在第 一 電極和第三電極之間。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，第一電極由第一硅膜構(gòu)成； 第二電極由第二硅膜構(gòu)成；第三電極由第三硅膜構(gòu)成；第四電極由第二硅 膜構(gòu)成；第二電極與第四電極形成為一體。最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，第一電極由第一金屬膜構(gòu)
成；第二電極由硅膜構(gòu)成；第三電極由第二金屬膜構(gòu)成；第四電極由硅膜 構(gòu)成；第二電極與第四電極形成為一體。
這樣一來，在具有金屬柵電極的半導(dǎo)體裝置中，也能夠在第一 MIS 晶體管和第二MIS晶體管中高精度地實現(xiàn)由不同的絕緣材料形成的第一、 第二柵極絕緣膜。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，第一金屬膜與第二金屬膜 由材料或者組成比相互不同的金屬材料形成。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，第一柵電極由第二硅膜構(gòu) 成；第二柵電極由第一硅膜構(gòu)成；第一柵電極和第二柵電極，由于形成在 第二硅膜上的第一硅化物層和形成在第一硅膜上的第二硅化物層在側(cè)壁絕 緣膜上相連接而電連接。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，進(jìn)一步包括形成在第一 柵電極上的第一硅化物層、以及形成在第二柵電極上的第二硅化物層。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，第一柵電極由全硅化的第 一硅化物膜構(gòu)成；第二柵電極由全硅化的第二硅化物膜構(gòu)成。
這樣一來，在具有全硅化柵電極的半導(dǎo)體裝置中，也能夠在第一MIS 晶體管和第二MIS晶體管中高精度地實現(xiàn)由不同的絕緣材料形成的第一、 第二柵極絕緣膜。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，第一硅化物膜由硅化鎳膜 構(gòu)成；第二硅化物膜由富鎳的硅化物膜構(gòu)成。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，第一柵極絕緣膜由電介質(zhì) 膜構(gòu)成；第二柵極絕緣膜由氧化硅膜或者氮氧化硅膜構(gòu)成。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，電介質(zhì)膜由金屬氧化膜構(gòu)成。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，電介質(zhì)膜中含有鉿、鉭、 鋯、鈦、鋁、鈧、釔以及鑭的氧化物中的至少一種氧化物。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，第一柵極絕緣膜由第一電 介質(zhì)膜構(gòu)成；第二柵極絕緣膜由第二電介質(zhì)膜構(gòu)成；第一電介質(zhì)膜和第二 電介質(zhì)膜由材料或者組成比相互不同的絕緣材料形成。最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，進(jìn)一步包括第三金屬絕緣 體半導(dǎo)體晶體管，該第三金屬絕緣體半導(dǎo)體晶體管具有半導(dǎo)體襯底的被元 件隔離區(qū)域包圍的第三活性區(qū)域、形成在第三活性區(qū)域上的第三柵極絕緣
膜以及形成在第三柵極絕緣膜上的第三柵電極；第三柵極絕緣膜的膜厚比
第二柵極絕緣膜的膜厚厚，且第三柵極絕緣膜由與第二柵極絕緣膜相同的 絕緣材料形成。
這樣一來，在具有I/0系(Input / Output)系晶體管(換句話說， 相當(dāng)于具有膜厚較厚的第三柵極絕緣膜的第三MIS晶體管)的半導(dǎo)體裝置 中，也能夠在第一MIS晶體管和第二MIS晶體管中高精度地實現(xiàn)由不同 的絕緣材料形成的第一、第二柵極絕緣膜。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，進(jìn)一步包括形成在第一 柵電極的側(cè)面上的第 一側(cè)壁、形成在第 一活性區(qū)域的第 一側(cè)壁的外側(cè)的第 一源極.漏極區(qū)域、形成在第二柵電極的側(cè)面上的第二側(cè)壁、以及形成在 第二活性區(qū)域的第二側(cè)壁的外側(cè)的第二源極 漏極區(qū)域。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，進(jìn)一步包括形成在第一 源極 漏極區(qū)域上的第三硅化物層、以及形成在第二源極 漏極區(qū)域上的 第四硅化物層。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，側(cè)壁絕緣膜與第一柵極絕 緣膜形成為一體。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，側(cè)壁絕緣膜與第一柵極絕 緣膜分開形成。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置中，第一金屬絕緣體半導(dǎo)體晶 體管是N型金屬絕緣體半導(dǎo)體晶體管；第二金屬絕緣體半導(dǎo)體晶體管是P 型金屬絕緣體半導(dǎo)體晶體管。
為達(dá)成上述目的，本發(fā)明所涉及的半導(dǎo)體裝置的制造方法是這樣的， 該半導(dǎo)體裝置包括具有第一柵極絕緣膜及第一柵電極的第一金屬絕緣體 半導(dǎo)體晶體管、以及具有第二柵極絕緣膜及第二柵電極的第二金屬絕緣體 半導(dǎo)體晶體管。該半導(dǎo)體裝置的制造方法包括工序a，在半導(dǎo)體村底形 成由元件隔離區(qū)域包圍的第一活性區(qū)域及第二活性區(qū)域，與工序b，在第 一活性區(qū)域上形成第一柵極絕緣膜及第一柵電極，同時在第二活性區(qū)域上形成笫二柵極絕緣膜及第二柵電極；第二柵極絕緣膜由與第一柵極絕緣膜 不同的絕緣材料形成；在工序b中，在位于第一活性區(qū)域與第二活性區(qū)域 之間的元件隔離區(qū)域上，第一柵電極和第二柵電極的上部區(qū)域相互電連接， 同時，第一柵電極和第二柵電極的下部區(qū)域夾著由與第一柵極絕緣膜相同 的絕緣材料形成的側(cè)壁絕緣膜而形成。
根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法，因為能夠在第一 MIS晶體管和 第二 MIS晶體管中高精度地實現(xiàn)由不同的絕緣材料形成的第 一 、第二柵極 絕緣膜，所以能夠提供具有所希望的元件特性的第一、第二MIS晶體管。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置的制造方法中，工序b包括 工序bl,在第二活性區(qū)域上形成笫二柵極絕緣膜形成膜與第一電極形成 膜，工序b2,在工序bl之后，在半導(dǎo)體襯底上形成第一柵極絕緣膜形成 膜，工序b3，除去第一電極形成膜上的第一柵極絕緣膜形成膜，來讓第一 柵極絕緣膜形成膜殘留在第一活性區(qū)域上，工序b4，在工序b3之后，在 半導(dǎo)體村底上形成第二電極形成膜，以及工序b5，將第一活性區(qū)域上的第 二電極形成膜及第一柵極絕緣膜形成膜圖案化，來形成由第一柵極絕緣膜 形成膜構(gòu)成的第一柵極絕緣膜以及由第二電極形成膜構(gòu)成的第一柵電極， 同時，將第二活性區(qū)域上的第二電極形成膜與第一電極形成膜、以及第二
柵極絕緣膜形成膜圖案化，來形成由第二柵極絕緣膜形成膜構(gòu)成的第二柵 極絕緣膜以及由第一電極形成膜與第二電極形成膜構(gòu)成的第二柵電極。
這樣一來，便能夠在在第二柵極絕緣膜形成膜上夾著第一電極形成膜 形成了第一柵極絕緣膜形成膜的狀態(tài)下，除去第一電極形成膜上的第一柵 極絕緣膜形成膜。因此，能夠有選擇地僅除去第一電極形成膜上的第一柵 極絕緣膜形成膜(換句話說，蝕刻不會破壞第二柵極絕緣膜形成膜)來讓 第 一柵極絕緣膜形成膜殘留在第 一 活性區(qū)域上。
因此，能夠在第一MIS晶體管和第二MIS晶體管中高精度地實現(xiàn)由 不同的絕緣材料形成的第一、第二柵極絕緣膜。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置的制造方法中，工序b，包括 工序bl，在第二活性區(qū)域上形成笫二柵極絕緣膜形成膜以及第一電極形成 膜，工序b2,在工序bl之后，在半導(dǎo)體村底上形成第一柵極絕緣膜形成 膜以及第二電極形成膜，工序b3,除去第一電極形成膜上的第一柵極絕緣膜形成膜及第二電極形成膜，來讓第一柵極絕緣膜形成膜及第二電極形成
膜殘留在第一活性區(qū)域上，工序b4，在工序b3之后，在半導(dǎo)體村底上形 成第三電極形成膜，以及工序b5，將第一活性區(qū)域上的第三電極形成膜與 第二電極形成膜、以及第一柵極絕緣膜形成膜圖案化，來形成由第一柵極 絕緣膜形成膜構(gòu)成的第 一 柵極絕緣膜以及由第二電極形成膜與第三電極形 成膜構(gòu)成的第一柵電極，同時，將第二活性區(qū)域上的第三電極形成膜與第 一電極形成膜、以及第二柵極絕緣膜形成膜圖案化，來形成由第二柵極絕 緣膜形成膜構(gòu)成的第二柵極絕緣膜以及由第 一 電極形成膜與第三電極形成 膜構(gòu)成的第二柵電極。
這樣一來，便能夠在在第二柵極絕緣膜形成膜上夾著第一電極形成膜 形成了第一柵極絕緣膜形成膜的狀態(tài)下，除去第一電極形成膜上的第一柵 極絕緣膜形成膜。因此，能夠有選擇地僅除去第一電極形成膜上的第一柵 極絕緣膜形成膜來讓第一柵極絕緣膜形成膜殘留在第一活性區(qū)域上。
而且，這樣一來，還能夠在在第一柵極絕緣膜形成膜上形成第二電極 形成膜的狀態(tài)下除去第一電極形成膜上的第一柵極絕緣膜形成膜(換句話 說，不需要形成在第一柵極絕緣膜形成膜上的抗蝕膜，即能夠除去第一電 極形成膜上的第一柵極絕緣膜形成膜)。因此，第一柵極絕緣膜形成膜便不 可能由于除去抗蝕膜而遭到破壞。
因此，能夠在第一MIS晶體管和第二MIS晶體管中高精度地實現(xiàn)由 不同的絕緣材料形成的第一、第二柵極絕緣膜。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置的制造方法中，工序b，包括 工序bl，在第二活性區(qū)域上形成第二柵極絕緣膜形成膜及第一電極形成 膜，工序b2，在工序bl之后，在半導(dǎo)體襯底上形成第一柵極絕緣膜形成 膜及第二電極形成膜，工序b3，除去第一電極形成膜上的第一柵極絕緣膜 形成膜及第二電極形成膜，來讓第一柵極絕緣膜形成膜及第二電極形成膜 殘留在第一活性區(qū)域上，以及工序b4，將第一活性區(qū)域上的第二電極形成 膜及第 一柵極絕緣膜形成膜圖案化，來形成由第 一柵極絕緣膜形成膜構(gòu)成 的第一柵極絕緣膜以及由第二電極形成膜構(gòu)成的第一柵電極，同時，將第 二活性區(qū)域上的第一電極形成膜及第二柵極絕緣膜形成膜圖案化，來形成 由第二柵極絕緣膜形成膜構(gòu)成的第二柵極絕緣膜以及由第一 電極形成膜構(gòu)成的第二柵電極。
這樣一來，便能夠在在第二柵極絕緣膜形成膜上夾著第一電極形成膜 形成了第一柵極絕緣膜形成膜的狀態(tài)下，除去第一電極形成膜上的第一柵 極絕緣膜形成膜。因此，能夠有選擇地僅除去第一電極形成膜上的第一柵 極絕緣膜形成膜來讓第一柵極絕緣膜形成膜殘留在第一活性區(qū)域上。
而且，這樣一來，還能夠在在第一柵極絕緣膜形成膜上形成第二電極 形成膜的狀態(tài)下除去第一電極形成膜上的第一柵極絕緣膜形成膜。因此， 第一柵極絕緣膜形成膜便不可能由于除去抗蝕膜而遭到破壞。
因此，能夠在第一MIS晶體管和第二MIS晶體管中高精度地實現(xiàn)由
不同的絕緣材料形成的第一、第二柵極絕緣膜。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置的制造方法中，進(jìn)一步包括具
有第三柵極絕緣膜與第三柵電極的第三金屬絕緣體半導(dǎo)體晶體管；工序a 包括在半導(dǎo)體襯底形成由元件隔離區(qū)域包圍的第三活性區(qū)域的工序；工序 b包括在第三活性區(qū)域上形成第三柵極絕緣膜及第三柵電極的工序；第三 柵極絕緣膜的膜厚比第二柵極絕緣膜的膜厚厚，且第三柵極絕緣膜由與第 二柵極絕緣膜相同的絕緣材料形成。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置的制造方法中，工序b包括 工序bl，在第三活性區(qū)域上形成第三柵極絕緣膜形成膜，工序b2，在工 序bl之后，在第二活性區(qū)域上形成第二柵極絕緣膜形成膜，工序b3，在 第二柵極絕緣膜形成膜及第三柵極絕緣膜形成膜上形成第 一 電極形成膜； 工序b4，在工序b3之后，在半導(dǎo)體襯底上形成第一柵極絕緣膜形成膜， 工序b5，除去第一電極形成膜上的第一柵極絕緣膜形成膜，來讓第一柵極 絕緣膜形成膜殘留在第一活性區(qū)域上，工序b6，在工序b5之后，在半導(dǎo) 體襯底上形成第二電極形成膜，以及工序b7，將第一活性區(qū)域上的第二電 極形成膜及第 一柵極絕緣膜形成膜圖案化，來形成由第 一柵極絕緣膜形成 膜構(gòu)成的第一柵極絕緣膜以及由第二電極形成膜構(gòu)成的第一柵電極，同時， 將第二活性區(qū)域上的第二電極形成膜與第一電極形成膜、以及第二柵極絕
緣膜形成膜圖案化，來形成由第二柵極絕緣膜形成膜構(gòu)成的第二柵極絕緣 膜以及由第一電極形成膜與第二電極形成膜構(gòu)成的第二柵電極，進(jìn)一步將 第三活性區(qū)域上的第二電極形成膜與第一電極形成膜、以及第三柵極絕緣膜形成膜圖案化，來形成由第三柵極絕緣膜形成膜構(gòu)成的第三柵極絕緣膜 以及由第一電極形成膜與第二電極形成膜構(gòu)成的第三柵電極。
這樣一來，在具有I/0系(Input / Output)系晶體管(換句話說， 相當(dāng)于具有膜厚較厚的第三柵極絕緣膜的第三MIS晶體管)的半導(dǎo)體裝置 中，也能夠在第一MIS晶體管和第二MIS晶體管中高精度地實現(xiàn)由不同 的絕緣材料形成的第一、第二柵極絕緣膜。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置的制造方法中，該半導(dǎo)體裝置 的制造方法進(jìn)一步包括工序c，在第一柵電極的側(cè)面上形成第一側(cè)壁， 同時在第二柵電極的側(cè)面上形成第二側(cè)壁，工序d,在工序c之后，在第 一活性區(qū)域的第一側(cè)壁的外側(cè)形成第一源極 漏極區(qū)域，以及工序e，在 工序c之后，在第二活性區(qū)域的第二側(cè)壁的外側(cè)形成第二源極'漏極區(qū)域。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置的制造方法中，工序b包括 工序bl，在第二活性區(qū)域上形成第二柵極絕緣膜形成膜與第一硅膜，工序 b2，在工序bl之后，在半導(dǎo)體村底上形成第一柵極絕緣膜形成膜，工序 b3，除去第一硅膜上的第一柵極絕緣膜形成膜，來讓第一柵極絕緣膜形成 膜殘留在第一活性區(qū)域上，工序b4，在工序b3之后，在半導(dǎo)體襯底上形 成第二硅膜，工序b5，將第一活性區(qū)域上的第二硅膜及第一柵極絕緣膜形 成膜圖案化，來形成由第 一柵極絕緣膜形成膜構(gòu)成的第 一柵極絕緣膜以及 由第二硅膜構(gòu)成的第一硅柵電極，同時，將第二活性區(qū)域上的第二硅膜與 第一硅膜、以及第二柵極絕緣膜形成膜圖案化，來形成由第二柵極絕緣膜 形成膜構(gòu)成的第二柵極絕緣膜以及由第 一硅膜與第二硅膜構(gòu)成的第二硅柵 電極，以及工序b6，在工序b5之后，將第一硅柵電極全硅化來形成第一 柵電極，同時將第二硅柵電極全硅化來形成第二柵電極。
這樣一來，在具有全硅化柵電極的半導(dǎo)體裝置中，也能夠在第一MIS 晶體管和第二MIS晶體管中高精度地實現(xiàn)由不同的絕緣材料形成的第一、 第二柵極絕緣膜。
最好是，在本發(fā)明所涉及的半導(dǎo)體裝置的制造方法中，第一柵極絕緣 膜由電介質(zhì)膜構(gòu)成；第二柵極絕緣膜由氧化硅膜或者氮氧化硅膜構(gòu)成。 一發(fā)明的效杲一
根據(jù)本發(fā)明所涉及的半導(dǎo)體裝置及其制造方法，在包括第一 MIS晶體管(N型MIS晶體管)和第二MIS晶體管(P型MIS晶體管)的半導(dǎo)體 裝置中，因為能夠在N型MIS晶體管和P型MIS晶體管中高精度地實現(xiàn) 由不同的絕緣材料形成的柵極絕緣膜，所以能夠提供具有所希望的元件特 性的N型MIS晶體管及P型MIS晶體管。
附圖的筒單說明
圖l是顯示本發(fā)明的第一個實施例所涉及的半導(dǎo)體裝置的結(jié)構(gòu)的俯視圖。
圖2 (a)及圖2 (b)是顯示本發(fā)明的第一個實施例所設(shè)計的半導(dǎo)體 裝置的結(jié)構(gòu)的剖面圖。
圖3 (a)到圖3 (c)是按照工序的進(jìn)行順序顯示本發(fā)明第一個實施 例所涉及的半導(dǎo)體裝置的制造方法的柵極寬度方向的主要工序剖面圖。
圖4 (a)到圖4 (c)是按照工序的進(jìn)行順序顯示本發(fā)明第一個實施 例所涉及的半導(dǎo)體裝置的制造方法的柵極寬度方向的主要工序剖面圖。
圖5 (a)到圖5 (c)是按照工序的進(jìn)行順序顯示本發(fā)明第一個實施 例所涉及的半導(dǎo)體裝置的制造方法的柵極長度方向的主要工序剖面圖。
圖6 (a)與圖6 (b)是按照工序的進(jìn)行順序顯示本發(fā)明第一個實施 例所涉及的半導(dǎo)體裝置的制造方法的柵極長度方向的主要工序剖面圖。
圖7是圖4 (a)所示的剖面圖的放大剖面圖。
圖8 (a)到圖8 (d)是按照工序的進(jìn)行順序顯示本發(fā)明第二個實施 例所涉及的半導(dǎo)體裝置的制造方法的柵極寬度方向的主要工序剖面圖。
圖9 (a)到圖9 (d)是按照工序的進(jìn)行順序顯示本發(fā)明第三個實施 例所涉及的半導(dǎo)體裝置的制造方法的柵極寬度方向的主要工序剖面圖。
圖10是從柵極寬度方向顯示的本發(fā)明第三個實施例所涉及的半導(dǎo)體 裝置的結(jié)構(gòu)的剖面圖。
圖11 (a)到圖11 (c)是按照工序的進(jìn)行順序顯示本發(fā)明第四個實 施例所涉及的半導(dǎo)體裝置的制造方法的柵極寬度方向的主要工序剖面圖。
圖12 (a)到圖12 (c)是按照工序的進(jìn)行順序顯示本發(fā)明第四個實 施例所涉及的半導(dǎo)體裝置的制造方法的柵極寬度方向的主要工序剖面圖。
圖13 (a)到圖13 (c)是按照工序的進(jìn)行順序顯示本發(fā)明第五個實施例所涉及的半導(dǎo)體裝置的制造方法的柵極寬度方向的主要工序剖面圖。
圖14 (a)到圖14 (c)是按照工序的進(jìn)行順序顯示本發(fā)明第六個實 施例所涉及的半導(dǎo)體裝置的制造方法的柵極長度方向的主要工序剖面圖。
圖15 (a)到圖15 (c)是按照工序的進(jìn)行順序顯示本發(fā)明第六個實 施例所涉及的半導(dǎo)體裝置的制造方法的柵極長度方向的主要工序剖面圖。
圖16 (a)到圖16 (c)是按照工序的進(jìn)行順序顯示本發(fā)明第六個實 施例所涉及的半導(dǎo)體裝置的制造方法的柵極長度方向的主要工序剖面圖。
圖17 (a)到圖17 (c)是按照工序的進(jìn)行順序顯示本發(fā)明第六個實 施例所涉及的半導(dǎo)體裝置的制造方法的柵極長度方向的主要工序剖面圖。
圖18是從柵極寬度方向顯示的本發(fā)明第六個實施例所涉及的半導(dǎo)體 裝置的結(jié)構(gòu)的剖面圖。
圖19 (a)到圖19 (d)是按照工序的進(jìn)行順序顯示本發(fā)明第七個實 施例所涉及的半導(dǎo)體裝置的制造方法的柵極寬度方向的主要工序剖面圖。
圖20 (a)到圖20 (c)是按照工序的進(jìn)行順序顯示本發(fā)明第七個實 施例所涉及的半導(dǎo)體裝置的制造方法的柵極長度方向的主要工序剖面圖。
圖21是從柵極寬度方向顯示的本發(fā)明第七個實施例所涉及的半導(dǎo)體 裝置的結(jié)構(gòu)的剖面圖。
圖22 (a)到圖22 (c)是從柵極寬度方向顯示的側(cè)壁絕緣膜的形成 區(qū)fe戈的剖面圖。
具體實施例方式
下面，參考


本發(fā)明的各個實施例。 (第一個實施例)
下面，參考圖1、圖2 (a)及圖2 (b)對本發(fā)明的第一個實施例所 涉及的半導(dǎo)體裝置進(jìn)行說明。圖l是顯示本發(fā)明的第一個實施例所涉及的 半導(dǎo)體裝置的結(jié)構(gòu)的俯視圖。補(bǔ)充說明一下，圖中，左側(cè)所示的"N"表 示N型MIS形成區(qū)域，右側(cè)所示的"P"表示P型MIS形成區(qū)域。而且， 在圖中，N型MIS形成區(qū)域N和P型MIS形成區(qū)域P的交界所示的"Bnp" 表示阱交界。圖2 (a)和圖2 (b)是顯示本發(fā)明的第一個實施例所涉及 的半導(dǎo)體裝置的結(jié)構(gòu)的剖面圖。具體而言，圖2 (a)是柵極長度方向的剖面圖，更詳細(xì)地講，左側(cè)所示的剖面圖是圖1所示的IIal—IIal線的剖面 圖，右側(cè)所示的剖面圖是圖1所示的liar —IIar線的剖面圖。補(bǔ)充說明一 下，該圖中，為使圖示簡略化，示出的是N型MIS形成區(qū)域N和P型 MIS形成區(qū)域P相鄰的情況。另一方面，圖2 (b)是柵極寬度方向的剖 面圖，更詳細(xì)地講，是圖1所示的lib —lib線的剖面圖。
如圖l所示，在N型MIS形成區(qū)域形成有由元件隔離區(qū)域lOl包圍 且由半導(dǎo)體村底構(gòu)成的第一活性區(qū)域100a;在P型MIS形成區(qū)域形成有 由元件隔離區(qū)域101包圍且由半導(dǎo)體村底構(gòu)成的第二活性區(qū)域100b。在 第一活性區(qū)域100a上形成有在其側(cè)面形成有第一側(cè)壁110a的第一柵電極 108a;在第二活性區(qū)域100b上形成有在其側(cè)面形成有第二側(cè)壁110b的 第二柵電極108b。在第一、第二活性區(qū)域100a、 100b的第一、笫二側(cè)壁 110a、 110b的外側(cè)形成有第一、第二源極'漏極區(qū)域(未示)、形成有通 過形成在第一、第二源極'漏極區(qū)域的上部的第三、第四硅化物層(未示) 與第一、第二源極 漏極區(qū)域電連接的第一、第二接觸柱塞117a、 117b。
如圖2 (a)所示，半導(dǎo)體村底100的上部形成有元件隔離區(qū)域101， 該元件隔離區(qū)域101是將絕緣膜埋入溝渠內(nèi)而形成的，將N型MIS形成 區(qū)域和P型MIS形成區(qū)域分隔開。在N型MIS形成區(qū)域設(shè)有N型MIS 晶體管NTr;在P型MIS形成區(qū)域設(shè)有P型MIS晶體管PTr。
這里，如圖2(a)所示，N型MIS晶體管NTr包括以下部分，即， 形成在半導(dǎo)體村底100的N型MIS形成區(qū)域的p型阱區(qū)域102a、半導(dǎo)體 襯底100的由元件隔離區(qū)域101包圍的第一活性區(qū)域100a、形成在第一 活性區(qū)域100a上的第一柵極絕緣膜105a、形成在第一柵極絕緣膜105a 上且由第二電極106a構(gòu)成的第一柵電極108a、形成在第一柵電極108a 的側(cè)面上的第一側(cè)壁110a、形成在第一活性區(qū)域100a的第一柵電極108a 的外側(cè)的第 一 延伸區(qū)域109a 、形成在第 一 活性區(qū)域1 OOa的第 一 側(cè)壁11 Oa 的外側(cè)的第一源極 漏極區(qū)域llla、形成在第一柵電極108a的上部的第 一硅化物層112a以及形成在第一源極'漏極區(qū)域llla的上部的第三硅化 物層113a。
另一方面，如圖2 (a)所示，P型MIS晶體管PTr包括以下部分， 即，形成在半導(dǎo)體襯底100的P型MIS形成區(qū)域的n型阱區(qū)域102b、半導(dǎo)體襯底100的由元件隔離區(qū)域101包圍的第二活性區(qū)域lOOb、形成 在第二活性區(qū)域100b上的第二柵極絕緣膜103b、形成在第二柵極絕緣膜 103b上且由第一電極104b和第二電極106b構(gòu)成的第二柵電極108b、形 成在第二柵電極108b的側(cè)面上的第二側(cè)壁llOb、形成在第二活性區(qū)域 100b的第二柵電極108b的外側(cè)的第二延伸區(qū)域109b、形成在第二活性 區(qū)域100b的第二側(cè)壁110b外側(cè)的第二源極 漏極區(qū)域lllb、形成在第 二柵電極108b的上部的第二硅化物層112b以及形成在第二源極.漏極區(qū) 域lllb的上部的第四硅化物層113b。
在半導(dǎo)體襯底100上形成有底層絕緣膜114來將第一、第二柵電極 108a、 108b以及第一、第二側(cè)壁110a、 110b覆蓋起來。在底層絕緣膜 114上形成有層間絕緣膜115。底層絕緣膜114和層間絕緣膜115中形成 有通過第三、第四硅化物層113a、113b與第一、第二源極'漏極區(qū)域llla、 lllb電連接的笫一、第二接觸柱塞117、 117b。
如圖2 (b)所示，半導(dǎo)體村底100的上部形成有元件隔離區(qū)域101， 該元件隔離區(qū)域101是將絕緣膜埋入溝渠內(nèi)而形成的，將N型MIS形成 區(qū)域和P型MIS形成區(qū)域分隔開。在半導(dǎo)體村底100的N型MIS形成 區(qū)域形成有p型阱區(qū)域102a，在半導(dǎo)體襯底100的P型MIS形成區(qū)域形 成有n型阱區(qū)域102b。在N型MIS形成區(qū)域形成有半導(dǎo)體村底100的 由元件隔離區(qū)域101包圍的第一活性區(qū)域100a，在P型MIS形成區(qū)域形 成有半導(dǎo)體村底100的由元件隔離區(qū)域101包圍的第二活性區(qū)域100b。
在第一活性區(qū)域100a上夾著第一柵極絕緣膜105a形成有其上部具有 第一硅化物層112a且由第二電極106a構(gòu)成的第一柵電極108a;在第二 活性區(qū)域100b上夾著第二柵極絕緣膜103b形成有其上部具有第二硅化物 層112b且由第一電極104b和第二電極106b構(gòu)成的第二柵電極108b。
在半導(dǎo)體村底100上形成有底層絕緣膜114來將第一、第二柵電極 108a、 108b覆蓋起來，在底層絕緣膜114上形成有層間絕緣膜115。
如圖2 (b)所示，在該實施例所涉及的半導(dǎo)體裝置中，從N型MIS 形成區(qū)域一側(cè)的元件隔離區(qū)域101上到第一電極104b的側(cè)面上形成有剖 面形狀呈"L"字形且由與第一柵極絕緣膜105a相同的絕緣材料形成的側(cè) 壁絕緣膜105xy。而且，第二電極106b與第一柵電極108a (第二電極106a)形成為一體。就這樣，第一柵電極108a和第二柵電極108b的上 部區(qū)域在元件隔離區(qū)域101上相互電連接，同時，第一柵電極108a和第 二柵電極108b的下部區(qū)域夾著側(cè)壁絕緣膜105xy而彼此分開。
下面，參考圖3 (a) ~圖3 (c)、圖4 (a) 圖4 (c)、圖5 (a) 圖5 (c)以及圖6 (a)和圖6 (b)，對本發(fā)明的第一個實施例所涉及的半 導(dǎo)體裝置的制造方法進(jìn)行說明。圖3 (a) ~圖3 (c)、圖4 (a) ~圖4 (c)、 圖5 (a) ~圖5 (c)以及圖6 (a)和圖6 (b)是按照工序進(jìn)行的順序顯 示本發(fā)明的第一個實施例所涉及的半導(dǎo)體裝置的制造方法的主要工序剖面 圖。補(bǔ)充說明一下，圖3 (a) ~圖3 (c)和圖4 (a) 圖4 (c)是柵極寬 度方向的主要工序剖面圖，圖中，左側(cè)表示N型MIS形成區(qū)域N，右側(cè) 表示P型MIS形成區(qū)域P。另一方面，圖5 (a) 圖5 (c)以及圖6 (a) 和圖6(b)表示柵極長度方向的主要工序剖面圖，圖中，為筒化圖示，左 側(cè)所示的N型MIS形成區(qū)域N與右側(cè)所示的P型MIS形成區(qū)域P相鄰。
首先，如圖3 (a)所示，利用例如埋入元件隔離(Shallow Trench Isolation: STI)法在由例如p型硅形成的半導(dǎo)體村底100的上部選摔性 地形成絕緣膜埋入溝渠內(nèi)而形成的元件隔離區(qū)域101。這樣一來，在N型 MIS形成區(qū)域形成被元件隔離區(qū)域101包圍且由半導(dǎo)體村底100構(gòu)成的 第一活性區(qū)域100a;在P型MIS形成區(qū)域形成有被元件隔離區(qū)域101包 圍且由半導(dǎo)體村底100構(gòu)成的第二活性區(qū)域100b。之后，利用光刻法與 離子注入法在半導(dǎo)體村底100的N型MIS形成區(qū)域注入例如硼(B)等p 型雜質(zhì)，在半導(dǎo)體襯底100的P型MIS形成區(qū)域注入例如磷(P)等n 型雜質(zhì)之后，再利用例如850°C、 30秒的熱處理來在半導(dǎo)體襯底100的N 型MIS形成區(qū)域形成p型阱區(qū)域102a;在半導(dǎo)體村底100的P型MIS 形成區(qū)域形成n型阱區(qū)域102b。
之后，如圖3 (b)所示，利用稀釋氟酸處理將半導(dǎo)體村底100的表 面洗干凈后，再利用例如ISSG (In-Situ Stream Generation)氧化法在 第一活性區(qū)域100a及第二活性區(qū)域100b上形成由例如膜厚2nm的氧化 硅膜構(gòu)成的第二柵極絕緣膜形成膜103。接下來，利用例如CVD(Chemical Vapor Depositon)法在第二柵極絕緣膜形成膜103上沉積由例如膜厚 20nm的多晶硅膜構(gòu)成的第一電極形成膜104，之后，利用光刻法在半導(dǎo)體村底100上形成使N型MIS形成區(qū)域開口且將P型MIS形成區(qū)域覆 蓋起來的抗蝕膜Rel。
之后，如圖3 (c)所示，以抗蝕膜Rel為掩模，通過干蝕刻依次除 去第一電極形成膜104和第二柵極絕緣膜形成膜103中形成在N型MIS 形成區(qū)域的部分。
就這樣，如圖3 (c)所示，在第二活性區(qū)域100b上夾著由膜厚2nm 的氧化硅膜構(gòu)成的第二柵極絕緣膜形成膜103B形成了由膜厚20nm的多 晶硅膜構(gòu)成的第一電極形成膜104B。
之后，如圖4 (a)所示，除去抗蝕膜Rel之后，通過稀釋氟酸處理 將半導(dǎo)體襯底100的表面洗干凈。之后再利用例如MOCVD (Metal Organic Chemical Vapor Deposition)法在半導(dǎo)體襯底100的整個上表 面上形成由例如膜厚2nm的電介質(zhì)膜構(gòu)成的第一絕緣膜105。
如圖4 (a)所示，此時，第一絕緣膜105具有形成在第一、第二 活性區(qū)域100a、 100b上的第一柵極絕緣膜形成膜105AA、 105BB以及 形成在元件隔離區(qū)域101上的側(cè)壁絕緣膜形成膜105XYZ。這里，如圖7 所示，側(cè)壁絕緣膜形成膜105XYZ,由形成在N型MIS形成區(qū)域一側(cè)的 元件隔離區(qū)域101上的絕緣膜105Y、形成在第一電極形成膜104B的側(cè) 面上的絕緣膜105X以及形成在P型MIS形成區(qū)域一側(cè)的元件隔離區(qū)域 101上的絕緣膜105Z構(gòu)成。
之后，利用光刻法在半導(dǎo)體村底IOO上形成將N型MIS形成區(qū)域覆 蓋起來且使P型MIS形成區(qū)域開口的抗蝕膜Re2。
之后，如圖4 (b)戶/r不，以抗扭威Re2為掩寺美利用干'i蟲刻或者;iS/li 刻將第 一絕緣膜105中從抗蝕膜Re2的開口露出的部分除去后，再除去抗 蝕膜Re2。此時，因為第一絕緣膜(電介質(zhì)膜)105具有與第一電極形成 膜(多晶硅膜)104B不同的蝕刻特性，所以能夠選摔性地僅除去第一絕 緣膜。
就這樣，如圖4(b)所示，除去第一電極形成膜104B上的第一柵極 絕緣膜形成膜105BB，讓第一柵極絕緣膜形成膜105A殘留在第一活性區(qū) 域100a上，同時將側(cè)壁絕緣膜形成膜105XYZ中形成在第一電極形成膜 104B上的部分(參考圖7中的105Z)除去，而讓側(cè)壁絕緣膜形成膜105XY從N型MIS形成區(qū)域一側(cè)的元件隔離區(qū)域101上一直殘留到第一電極形 成膜104B的側(cè)面上(換句話說，讓側(cè)壁絕緣膜形成膜105XYZ中的絕緣 膜(參考圖7中的105Y)和絕緣膜(參考圖7中的105X)殘留下來)。
之后，如圖4 (c)所示，利用例如CVD法在半導(dǎo)體村底100的整個 上表面沉積由例如膜厚120nm的多晶硅膜構(gòu)成的第二電極形成膜之后， 再利用化學(xué)機(jī)械研磨(CMP)法，對笫二電極形成膜的表面進(jìn)行平坦化處 理。這樣就在半導(dǎo)體村底100的N型MIS形成區(qū)域上形成了由膜厚1 OOnm 的多晶硅膜構(gòu)成的第二電極形成膜106A，同時在半導(dǎo)體襯底100的P型 MIS形成區(qū)域上形成了由膜厚80nm的多晶硅膜構(gòu)成的第二電極形成膜 106B。
就這樣，如圖4 (c)所示，在第一活性區(qū)域100a上夾著由膜厚2nm 的電介質(zhì)膜構(gòu)成的第一柵極絕緣膜形成膜105A形成了由膜厚lOOnm的 多晶硅膜構(gòu)成的第二電極形成膜106A。另一方面，在第二活性區(qū)域100b 上夾著由膜厚2nm的氧化硅膜構(gòu)成的第二柵極絕緣膜形成膜103B依次形 成了由膜厚20nm的多晶硅膜構(gòu)成的第一電極形成膜104B和由膜厚 80nm的多晶硅膜構(gòu)成的第二電極形成膜106B。
之后，利用光刻法與離子注入法在N型MIS形成區(qū)域的第二電極形 成膜106A中注入例如磷(P)等n型雜質(zhì)，另一方面，在P型MIS形成 區(qū)域的第二電極形成膜106B及第一電極形成膜104B中注入例如硼(B) 等p型雜質(zhì)。
之后，如圖5 (a)所示，利用光刻法與千蝕刻將第一活性區(qū)域100a 上的第二電很形成腹及第一挺杈絕緣月庭形成膜i05A困案i1，來在 第一活性區(qū)域100a上依次形成第一柵極絕緣膜105a及第二電極106a。 另一方面，將第二活性區(qū)域100b上的第二電極形成膜106B與第一電極 形成膜104B以及第二柵極絕緣膜形成膜103B圖案化，來在第二活性區(qū) 域100b上依次形成第二柵極絕緣膜103b以及第一電極104b與第二電極 106b。
這樣一來，在第一活性區(qū)域100a上夾著第一柵極絕緣膜105形成了 由第二電極106a構(gòu)成的第一柵電極108a，同時在第二活性區(qū)域100b上 夾著第二柵極絕緣膜103b形成了通過依次疊層第一電極104b和第二電極106b而構(gòu)成的第二柵電極108b。
這里，因為圖5 (a)所示的剖面圖是柵電極的長度方向的剖面圖，所 示雖然未示，此時側(cè)壁絕緣膜形成膜105XY也被圖案化，在元件隔離區(qū) 域101上形成了由側(cè)壁絕緣膜形成膜105XY構(gòu)成的側(cè)壁絕緣膜(參考上 述圖2 (b)中的105XY)。
之后，利用離子注入法，以第一柵電極108a為掩模在第一活性區(qū)域 100a中注入n型雜質(zhì)，來在第一活性區(qū)域100a的第一柵電極108a的夕卜 側(cè)自我對準(zhǔn)地形成第一延伸區(qū)域109a。另一方面，以第二柵電極108b為 掩模在第二活性區(qū)域100b注入p型雜質(zhì)，來在第二活性區(qū)域100b的第 二柵電極108b的外側(cè)自我對準(zhǔn)地形成第二延伸區(qū)域109b。
之后，如圖5 (b)所示，利用例如CVD法在半導(dǎo)體襯底100的整個 上表面沉積例如膜厚50nm的氮化硅膜來將第一、第二柵電極108a、108b 覆蓋起來之后，再對氮化硅膜進(jìn)行各向異性蝕刻來在第一、第二柵電極 108a、 108b的側(cè)面上形成由例如氮化硅膜構(gòu)成的第一、第二側(cè)壁110a、 110b。
之后，利用離子注入法，以第一柵電極108a及第一側(cè)壁110a為掩模 在第一活性區(qū)域100a中注入n型雜質(zhì)，另一方面，以第二柵電極108b 和第二側(cè)壁110b為掩模在第二活性區(qū)域100b中注入P型雜質(zhì)。之后， 利用熱處理在第 一活性區(qū)域100a的第 一側(cè)壁110a的外側(cè)自我對準(zhǔn)地形成 接合部的深度比第一延伸區(qū)域109a的接合部的深度還深的第一源極 漏 極區(qū)域llla，在第二活性區(qū)域100b的第二側(cè)壁110b的外側(cè)自我對準(zhǔn)地 形成接合部的深度比第二延伸區(qū)域109b的接合部的深度還深的第二源 極 漏極區(qū)域lllb。
之后，如圖5 (c)所示，除去形成在第一、第二柵電極108a、 108b 以及第一、第二源極 漏極區(qū)域llla、 lllb的表面的自然氧化膜(未示) 之后，再利用例如濺射法在半導(dǎo)體襯底100的整個上表面沉積由例如膜厚 10nm的鎳構(gòu)成的金屬膜(未示)來將第一、第二柵電極108a、 108b以 及第一、第二側(cè)壁110a、 110b覆蓋起來。
之后，在例如氮氣環(huán)境、320°C下，通過第 一 次的RTA(Rapid Thermal Annealing)處理讓第一、第二柵電極108a、 108b中的硅與金屬膜中的鎳反應(yīng)，來在第一、第二柵電極108a、 108b的上部形成由硅化鎳膜構(gòu)成 的第一、第二硅化物層112a、 112b,同時，讓第一、第二源極…漏極區(qū) 域llla、 lllb中的硅與金屬膜中的鎳起反應(yīng)，來在第一、第二源極'漏 極區(qū)域llla、 lllb的上部形成由硅化鎳膜構(gòu)成的第三、第四硅化物膜 113a、 113b。
之后，通過將半導(dǎo)體襯底100浸漬到由硫酸與過氧化氫的混合液形成 的蝕刻液中，來除去殘留在元件隔離區(qū)域101、第一、第二側(cè)壁110a、110b 等上的未反應(yīng)的金屬膜之后，再在比第一次的RTA處理的溫度更高的溫 度下(例如550°C)進(jìn)行第二次RTA處理來使第一、第二硅化物層112a、 112b、第三、第四硅化物膜113a、 113b的硅化物組成比穩(wěn)定化。
之后，如圖6 (a)所示，在半導(dǎo)體村底100的整個上表面形成由例 如氮化硅膜構(gòu)成的底層絕緣膜114來將笫一、第二柵電極108a、 108b及 第一、第二側(cè)壁110a、 110b覆蓋起來。之后，在底層絕緣膜114上形成 由例如氧化硅膜構(gòu)成的層間絕緣膜115之后，再利用CMP法對層間絕緣 膜115的表面進(jìn)行平坦化處理。
之后，如圖6 (b)所示，在層間絕緣膜115上形成抗蝕膜(未示)之 后，再以抗蝕膜為掩模通過第一干蝕刻，在層間絕緣膜115中形成讓底層 絕緣膜114的上面露出的孔后，再通過第二干蝕刻除去底層絕緣膜114中 從孔內(nèi)露出的部分，來在底層絕緣膜114及層間絕緣膜115中形成到達(dá)第 三、第四硅化物膜113a、 113b的上面的第一、第二接觸通孔116a、 116b。 就這樣，通過兩個階段的蝕刻便能夠使在第三、第四硅化物膜113a、 113b 的過度蝕刻量減少。
之后，利用濺射法或者CVD法，在第一、第二接觸通孔116a、 116b 的底部及側(cè)壁部形成通過依次疊層鈦膜和氮化鈦膜而構(gòu)成的阻擋金屬膜。 之后，利用CVD法在層間絕緣膜115上沉積鴒膜來埋入第一、第二接觸 通孔116a、 116b內(nèi)后，再利用CMP法除去鴒膜中形成在第一、第二接 觸孔116a、 116b外的部分。就這樣，在第一、第二接觸通孔116a、 116b 內(nèi)夾著阻擋金屬膜形成了埋入鎢膜而構(gòu)成的第一、第二接觸柱塞117a、 117b。之后，再在層間絕緣膜115上形成與第一、第二接觸柱塞117a、 117b電連接的金屬布線(未示)。如上，這樣就能夠制造出該實施例所涉及的半導(dǎo)體裝置。
根據(jù)該實施例，如圖4 (a)所示，在第一柵極絕緣膜形成膜105BB 夾著第一電極形成膜104B形成在第二柵極絕緣膜形成膜103B上的狀態(tài) 下，能夠除去第 一 電極形成膜104B上的第 一柵極絕緣膜形成膜105BB。 因此，能夠有選擇地僅除去第一電極形成膜104B上的第一柵極絕緣膜形 成膜105BB (換句話說，第二柵極絕緣膜形成膜103B不會遭到蝕刻的破 壞)，讓第一柵極絕緣膜形成膜105AA殘留在第一活性區(qū)域lOOa上。
根據(jù)該實施例，如圖3 (c)所示，因為抗蝕膜Rel夾著第一電極形 成膜104b形成在第二柵極絕緣膜形成膜103B上，所以在除去抗蝕膜Rel 之際，第二柵極絕緣膜形成膜103B不會遭到破壞。
因此，因為能夠高精度地形成在第一MIS晶體管和第二MIS晶體管 中由不同的絕緣材料構(gòu)成的第一、第二柵極絕緣膜105a、 105b，所以能 夠提供一種具有所希望的元件特性的N型、P型MIS晶體管。
補(bǔ)充說明一下，在該實施例中，以第一柵極絕緣膜105a用電介質(zhì)膜、 第二柵極絕緣膜103b用氧化硅膜的情況為具體例做了說明，但本發(fā)明并 不限于此，還可以使用例如具有不同的組成比的第一、第二柵極絕緣膜。
在該實施例中，以具有同一膜厚的第一、第二柵極絕緣膜105a、 103b 的情況為具體例做了說明，但本發(fā)明并不限于此。還可以利用例如具有不 同的膜厚的第一、第二柵極絕緣膜。這樣一來，就能夠在N型MIS晶體 管和P型MIS晶體管中分別將柵極絕緣膜最佳化，使設(shè)計余量擴(kuò)大。
在該實施例中，以第二柵極絕緣膜103b使用氧化硅膜的情況為具體 例做了說明，但本發(fā)明并不限于此，還可以使用例如硅化氧化氮化膜作第 二柵極絕緣膜。
最好是使用相對介電常數(shù)在10以上的電介質(zhì)膜作電介質(zhì)膜，使用由 金屬氧化物形成的膜更好。這里，作為電介質(zhì)膜的具體例，例如有含有 氧化鉿(Hf02)、硅酸鉿(HfSiO)以及氮化硅酸鉿(HfSiON)等鉿的氧 化物、鉭(Ta)、鋯(Zr)、鈦(Ti)、鋁(Al)、鈧(Sc)、釔(Y)以及鑭 (La)的氧化物中的至少一種氧化物的電介質(zhì)膜。
在該實施例中，使用了由例如多晶硅形成的第一硅膜作第一電極形成 膜104、 104B，使用了由例如多晶硅形成的第二硅膜作第二電極形成膜106A、 106B，但可以代替它，使用由含有例如非結(jié)晶硅或者-圭等的其它 半導(dǎo)體材料形成的第一、第二硅膜。
在形成第一、第二硅化物層112a、112b以及第三、第四硅化物層113a、 113b之際，使用了由鎳形成的金屬膜作使第一、第二源極'漏極區(qū)域llla、 lllb的上部及第一、第二柵電極108a、 108b的上部起反應(yīng)的金屬膜，但 可以代替此，使用由例如鉑、鈷、鈦以及鴒等的硅化物用金屬。
第一、第二側(cè)壁110a、 110b使用了由氮化硅膜構(gòu)成的單層膜，但可 以代替它，使用例如依次疊層氧化硅膜和氮化硅膜而構(gòu)成的疊層膜。
在該實施例中，作為一個具體例說明的是以下的情況，如圖4 (c)所 示，在半導(dǎo)體村底100的整個上表面沉積第二電極形成膜之后，再利用 CMP法對第二電極形成膜的表面進(jìn)行平坦化處理，從而使產(chǎn)生在形成在 第二活性區(qū)域100b上的第二電極形成膜106B與形成在第一活性區(qū)域 1 OOa上的第二電極形成膜106A之間的階梯減少，但本發(fā)明并不限于此。
例如在圖3 (b)所示的工序中，因為通過使第一電極形成膜104形
成得非常薄(例如ionm)以下，便能夠在將第二電極形成膜沉積在半導(dǎo)
體襯底100的整個上表面之后，使產(chǎn)生在形成在第二活性區(qū)域100b上的
第二電極形成膜與形成在第一活性區(qū)域100a上的第二電極形成膜之間的
階梯變小，所以無需對第二電極形成膜的表面進(jìn)行平坦化處理。 (第二個實施例)
下面，參考圖8 (a)到圖8 (d)對本發(fā)明的第二個實施例所涉及的 半導(dǎo)體裝置的制造方法進(jìn)行說明。圖8 (a)到圖8 (d)是按照工序的進(jìn) 行順序顯示本發(fā)明第二個實施例所涉及的半導(dǎo)體裝置的制造方法的柵極寬 度方向的主要工序剖面圖。補(bǔ)充說明一下，圖中，左側(cè)表示N型MIS形 成區(qū)域N，右側(cè)表示P型MIS形成區(qū)域P。這里，在圖8 (a)到圖8 (d) 中，用同一個符號表示與第一個實施例所涉及的半導(dǎo)體裝置相同的構(gòu)成要 素。因此，在該實施例中不重復(fù)做與笫一個實施例一樣的說明。
首先，依序進(jìn)行上述圖3 (a)和圖3 (b)所示的工序。不過，由多 晶硅膜構(gòu)成的第一電極形成膜104的膜厚比第一個實施例的厚度厚，這里 的厚度是40nm。
之后，如圖8 (a)所示，以抗蝕膜Rel為掩模進(jìn)行干蝕刻來依序除去第一電極形成膜和第二柵極絕緣膜形成膜中形成在N型MIS形成區(qū)域 的部分(與上述圖3 (c)所示的工序一樣)。
就這樣，如圖8 (a)所示，在第二活性區(qū)域100b上夾著由膜厚2nm 的氧化硅膜構(gòu)成的第二柵極絕緣膜形成膜103B形成了由膜厚40nm的多 晶硅膜構(gòu)成的第一電極形成膜104B。
之后，如圖8 (b)所示，除去抗蝕膜Rel之后，通過稀釋氟酸處理 將半導(dǎo)體襯底100的表面洗干凈。之后再利用例如MOCVD法在半導(dǎo)體 村底100的整個上表面上形成由例如膜厚2nm的電介質(zhì)膜構(gòu)成的第一絕 緣膜105。如圖8 (b)所示，此時，第一絕緣膜105具有形成在第一、 第二活性區(qū)域100a、 100b上的第一柵極絕緣膜形成膜105AA、 105BB 以及形成在元件隔離區(qū)域101上的側(cè)壁絕緣膜形成膜105XYZ。之后，利 用例如CVD法在第一絕緣膜105上沉積由樹如膜厚100nm的多晶硅膜 構(gòu)成的第二電極形成膜206。
之后，如圖8 (c)所示，利用例如CMP法通過研磨來除去第二電極 形成膜206直到第一絕緣膜105中形成在第一電極形成膜104B上的部分 (詳細(xì)而言，是第一柵極絕緣膜形成膜105BB、絕緣膜(參考上述圖7中 的105Z)的上面露出為止。這樣一來，便除去第一電極形成膜104B (詳 細(xì)而言，是第一柵極絕緣膜形成膜105BB)上的第二電極形成膜206，讓 由膜厚40nm的多晶硅膜構(gòu)成的第二電極形成膜206A殘留在第一活性區(qū) 域100a上。
之后，如圖8 (d)所示，通過對多晶硅膜(第二電極形成膜206A、 第一電極形成膜104B)進(jìn)行蝕刻選摔比大的干蝕刻或者濕蝕刻來將第一 絕緣膜105中形成在第一電極形成膜104B上的部分除去。詳細(xì)地講，除 去第一電極形成膜104B上的第一柵極絕緣膜形成膜105BB，讓第一柵極 絕緣膜形成膜105A殘留在第一活性區(qū)域100a上，同時將側(cè)壁絕緣膜形 成膜105XYZ中形成在第一電極形成膜104B上的部分(參考上述圖7中 的105Z)除去，來讓側(cè)壁絕緣膜形成膜105XY殘留在元件隔離區(qū)域101 上。
之后，利用例如CVD法在半導(dǎo)體襯底100的整個上表面沉積由例如 膜厚60nm的多晶硅膜構(gòu)成的第三電極形成膜。這樣就在半導(dǎo)體襯底100的N型MIS形成區(qū)域上形成了由膜厚60nm的多晶硅膜構(gòu)成的第三電極 形成膜207A,同時在半導(dǎo)體村底100的P型MIS形成區(qū)域上形成了由膜 厚60nm的多晶硅膜構(gòu)成的第三電極形成膜207B。
這樣一來，如圖8(d)所示，在第一活性區(qū)域100a上夾著由膜厚2nm 的電介質(zhì)膜構(gòu)成的第一柵極絕緣膜形成膜105A依次形成了由膜厚40nm 的多晶硅膜構(gòu)成的第二電極形成膜206A和由膜厚60nm的多晶硅膜構(gòu)成 的第三電極形成膜207A。另一方面，在第二活性區(qū)域100b上夾著由膜厚 2nm的氧化硅膜構(gòu)成的第二柵極絕緣膜形成膜103B依次形成了由膜厚 40nm的多晶硅膜構(gòu)成的第一電極形成膜104B和由膜厚60nm的多晶硅 膜構(gòu)成的第三電極形成膜207B。
之后，利用光刻法與離子注入法在N型MIS形成區(qū)域的第三電極形 成膜207A和第二電極形成膜206A中注入例如磷(P)等n型雜質(zhì)，另 一方面，在P型MIS形成區(qū)域的第三電極形成膜207B和第一電極形成 膜104B中注入例如硼(B)等p型雜質(zhì)。
之后，利用光刻法及干蝕刻，將第一活性區(qū)域100a上的第三電極形 成膜207A和第二電極形成膜206A、以及第一柵極絕緣膜形成膜105A圖 案化，來在第一活性區(qū)域100a上依次形成由第一柵極絕緣膜形成膜105A 構(gòu)成的第一柵極絕緣膜、由第二電極形成膜206A構(gòu)成的第三電極以及由 第三電極形成膜207A構(gòu)成的第四電極。另一方面，將第二活性區(qū)域100b 上的第三電極形成膜207B和第一電極形成膜104B、以及第二柵極絕緣 膜形成膜103B圖案化，來在第二活性區(qū)域100b上依次形成由第二柵極 絕緣膜形成膜103B構(gòu)成的第二柵極絕緣膜、以及由第一電極形成膜104B 構(gòu)成的第一電極和由第三電極形成膜207B構(gòu)成的第二電極。
此時，側(cè)壁絕緣膜形成膜105XY也被圖案化，在元件隔離區(qū)域101 上形成了由側(cè)壁絕緣膜形成膜105XY構(gòu)成的側(cè)壁絕緣膜(參考上述圖21 中的105XY)。詳細(xì)地講，側(cè)壁絕緣膜形成在第三電極與第一電極之間且 由與第一柵極絕緣膜一樣的絕緣材料構(gòu)成。而且，第四電極與第二電極形 成為一體。
就這樣，在第一活性區(qū)域100a上夾著第一柵極絕緣膜形成了依次疊 層第三電極(由第二電極形成膜206A構(gòu)成)和第四電極(由第三電極形成膜207A構(gòu)成)構(gòu)成的第一柵電極，同時在第二活性區(qū)域100b上夾著 第二柵極絕緣膜形成了依次疊層第一電極(由第一電極形成膜104B構(gòu)成) 和第二電極(由第三電極形成膜207B構(gòu)成)構(gòu)成的第二柵電極。
而且，側(cè)壁絕緣膜形成在第三電極和第一電極之間，第四電極與第二 電極形成為一體，正因為如此，第一柵電極和第二柵電極的上部區(qū)域在元 件隔離區(qū)域101上相互電連接，同時第一柵電極和第二柵電極的下部區(qū)域 在元件隔離區(qū)域101上夾著側(cè)壁絕緣膜而彼此分開。
之后，依次進(jìn)行圖5 (a)到圖5 (c)以及圖6 (a)和圖6 (b)所示 的工序。
如上，這樣就能夠制造出該實施例所涉及的半導(dǎo)體裝置。 根據(jù)該實施例，能夠收到和第一個實施例一樣的效果。也就是說，在 圖8 (c)所示的工序中，能夠有選擇地僅除去第一電極形成膜104B上的 第一柵極絕緣膜形成膜105BB，而且，在圖8 (a)所示的工序中，第二 柵極絕緣膜形成膜103B不會因為除去抗蝕膜Rel而遭到破壞。
除此以外，如圖8 (c)所示，根據(jù)該實施例，因為在第二電極形成膜 206A形成在第一柵極絕緣膜形成膜105AA上的狀態(tài)下，除去第一電極形 成膜104B上的第一柵極絕緣膜形成膜105BB，所以無需形成第一個實施 例那樣的抗蝕膜Re2(參考上述圖4(a))，也就不會象第一個實施例那樣， 出現(xiàn)因為除去抗蝕膜Re2而使第一柵極絕緣膜形成膜105A遭到破壞的可 能性。
于是，因為能夠在N型MIS晶體管和P型MIS晶體管中進(jìn)一步高精 度地形成由不同的絕緣材料形成的第一、第二柵極絕緣膜，所以能夠提供 具有所希望的元件特性的N型、P型MIS晶體管。 (第三個實施例)
下面，參考圖9 (a)到圖9 (d)對本發(fā)明的第三個實施例所涉及的 半導(dǎo)體裝置的制造方法進(jìn)行說明。圖9 (a)到圖9 (d)是按照工序的進(jìn) 行順序顯示本發(fā)明第三個實施例所涉及的半導(dǎo)體裝置的制造方法的柵極寬 度方向的主要工序剖面圖。補(bǔ)充說明一下，圖中，左側(cè)表示N型MIS形 成區(qū)域N,右側(cè)表示P型MIS形成區(qū)域P。這里，在圖9 (a)到圖9 (d) 中，用同一個符號表示與第一個實施例所涉及的半導(dǎo)體裝置相同的構(gòu)成要素。因此，在該實施例中不重復(fù)做與第一個實施例一樣的說明。
首先，進(jìn)行上述圖3 (a)所示的工序。
之后，如圖9 (a)所示，利用稀釋氟酸處理將半導(dǎo)體村底100的表 面洗干凈后，再利用例如ISSG氧化法在第一、第二活性區(qū)域100a、 100b 上形成由例如膜厚2nm的氧化硅膜構(gòu)成的第二柵極絕緣膜形成膜103。接 下來，利用例如CVD法在第二柵極絕緣膜形成膜103上沉積由例如膜厚 100nm的多晶硅膜構(gòu)成的第一電極形成膜304，之后，再利用光刻法在半 導(dǎo)體村底100上形成使N型MIS形成區(qū)域開口且將P型MIS形成區(qū)域 覆蓋起來的抗蝕膜Rel。
之后，如圖9 (b)所示，以抗蝕膜Rel為掩模，通過干蝕刻依次除 去第一電極形成膜304和第二柵極絕緣膜形成膜103中形成在N型MIS 形成區(qū)域的部分。
就這樣，如圖9 (b)所示，在第二活性區(qū)域100b上夾著由膜厚2nm 的氧化硅膜構(gòu)成的第二柵極絕緣膜形成膜103B形成了由膜厚100nm的 多晶硅膜構(gòu)成的第 一 電極形成膜304B 。
之后，如圖9 (c)所示，除去抗蝕膜Rel之后，通過稀釋氟酸處理 將半導(dǎo)體襯底100的表面洗干凈。之后再利用例如MOCVD法在半導(dǎo)體 襯底100的整個上表面上形成由例如膜厚2nm的電介質(zhì)膜構(gòu)成的第一絕 緣膜305。
如圖9(c)所示，此時，第一絕緣膜305具有形成在第一、第二活 性區(qū)域100a、 100b上的第一柵極絕緣膜形成膜305AA、 305BB以及形 成在元件隔離區(qū)域101上的側(cè)壁絕緣膜形成膜305XYZ。這里，側(cè)壁絕緣 膜形成膜305XYZ，由形成在N型MIS形成區(qū)域一側(cè)的元件隔離區(qū)域101 上的絕緣膜(參考上述圖7中的105Y)、形成在第一電極形成膜304B的 側(cè)面上的絕緣膜(參考上述圖7中的105X)以及形成在P型MIS形成區(qū) 域一側(cè)的元件隔離區(qū)域101上的絕緣膜(參考上述圖7中的105Z)構(gòu)成。
之后，利用例如CVD法在半導(dǎo)體襯底100的整個上表面沉積由例如 膜厚140nm的多晶硅膜構(gòu)成的第二電極形成膜306。
之后，如圖9 (d)所示，利用例如CMP法通過研磨來除去第二電極 形成膜306直到第 一絕緣膜305中形成在第 一 電極形成膜304B上的部分的上面露出為止。這樣一來，便除去第一電極形成膜304B (詳細(xì)而言， 是第一柵極絕緣膜形成膜305BB)上的第二電極形成膜306，讓由膜厚 100nm的多晶硅膜構(gòu)成的第二電極形成膜306A殘留在第一活性區(qū)域 100a上。
之后，通過對多晶硅膜(第二電極形成膜306A、第一電極形成膜 304B)進(jìn)行蝕刻選擇比大的千蝕刻或者濕蝕刻來將第一絕緣膜305中形 成在第一電極形成膜304B上的部分除去。詳細(xì)地講，除去第一電極形成 膜304B上的第一柵極絕緣膜形成膜305BB，讓第一柵極絕緣膜形成膜 305A殘留在第一活性區(qū)域100a上，同時將側(cè)壁絕緣膜形成膜305XYZ 中形成在第一電極形成膜304B上的部分(參考上述圖7中的105Z)除去， 來讓側(cè)壁絕緣膜形成膜305XY殘留在元件隔離區(qū)域101上。
之后，進(jìn)一步進(jìn)行干蝕刻或者濕蝕刻，除去側(cè)壁絕緣膜形成膜305XY 的上部，使側(cè)壁絕緣膜形成膜305XY的上面的高度比第一、第二電極形 成膜304B、 306A的上面的高度低，而在第二電極形成膜306A與第一 電 極形成膜304B之間形成例如深度20nm的溝R。此時，因為側(cè)壁絕緣膜 形成膜(電介質(zhì)膜)305XY與第一、第二電極形成膜(多晶硅膜)304B、 306A具有不同的蝕刻特性，所以能夠選擇性地僅除去側(cè)壁絕緣膜形成膜 305XY。
這樣一來，如圖9 (d)所示，在第一活性區(qū)域lOOa上夾著由膜厚2nm 的電介質(zhì)膜構(gòu)成的第一柵極絕緣膜形成膜305A形成了由膜厚lOOnm的 多晶硅膜構(gòu)成的第二電極形成膜306A。另一方面，在第二活性區(qū)域100b 上夾著由膜厚2nm的氧化硅膜構(gòu)成的第二柵極絕緣膜形成膜103B形成了 由膜厚100nm的多晶硅膜構(gòu)成的第一電極形成膜304B。
之后，利用光刻法與離子注入法在N型MIS形成區(qū)域的第二電極形 成膜306A中注入例如磷(P)等n型雜質(zhì)，另一方面，在P型MIS形成 區(qū)域的第一電極形成膜304B中注入例如硼(B)等p型雜質(zhì)。
之后，利用光刻法及千蝕刻，將第一活性區(qū)域100a上的第二電極形 成膜306A以及第一柵極絕緣膜形成膜305A圖案化，來在第一活性區(qū)域 100a上依次形成由第一柵極絕緣膜形成膜305A構(gòu)成的第一柵極絕緣膜 (參考后述的圖10中的305a)和由第二電極形成膜306A構(gòu)成的第二電極(參考后述的圖10中的306a)。另一方面，將第二活性區(qū)域100b上的 第一電極形成膜304B和第二柵極絕緣膜形成膜103B圖案化，來在第二 活性區(qū)域100b上依次形成由第二柵極絕緣膜形成膜103B構(gòu)成的第二柵 極絕緣膜(參考后述的圖10中的103b)和由第一電極形成膜304B構(gòu)成 的第一電極(參考后述的圖10中的304b)。
此時，側(cè)壁絕緣膜形成膜305XY也被圖案化，在元件隔離區(qū)域101 上形成了由側(cè)壁絕緣膜形成膜305XY構(gòu)成的側(cè)壁絕緣膜(參考上述圖10 中的305XY)。詳細(xì)地講，側(cè)壁絕緣膜從N型MIS形成區(qū)域一側(cè)的元件 隔離區(qū)域101上形成到第一電極與第二電極之間且由與第一柵極絕緣膜一 樣的絕緣材料構(gòu)成。
就這樣，在第一活性區(qū)域100a上夾著第一柵極絕緣膜形成了由第二 電極(由第二電極形成膜306A構(gòu)成)構(gòu)成的第一柵電極，同時在第二活 性區(qū)域100b上夾著第二柵極絕緣膜形成了由第一電極(由第一電極形成 膜304B構(gòu)成)的第二柵電極。
之后，依次進(jìn)行圖5 (a)到圖5 (c)以及圖6 (a)和圖6 (b)所示 的工序。
如上，這樣就能夠制造出該實施例所涉及的半導(dǎo)體裝置。
這里，在該實施例中，在圖9 (d)所示的工序中，除去側(cè)壁絕緣膜形 成膜305XY的上部，在第二電極形成膜306A與第一電極形成膜304B之 間形成溝R。因此，在由在后工序的圖案化工序中形成的第二電極構(gòu)成的 第 一柵電極和由第 一 電極構(gòu)成的第二柵電極之間形成有溝。
因此，能夠在用于形成硅化物的金屬膜形成在半導(dǎo)體村底100上來將 形成在第 一柵電極和第二柵電極之間的溝內(nèi)埋起來的狀態(tài)下進(jìn)行后工序的 硅化(silicidation)工序。于是，能夠借助在硅化工序中形成在第一柵電 極的上部的第一硅化物層(參考后述圖10中的312a)以及形成在第二柵 電極的上部的第二硅化物層(參考后述圖10中的312b)的體積膨脹，使 第一硅化物層和第二硅化物層在溝內(nèi)相互接觸。正因為如此，便能夠確保 第一柵電極和第二柵電極的電連接。
下面，參考圖10對本發(fā)明的第三個實施例所涉及的半導(dǎo)體裝置的構(gòu) 造進(jìn)行說明。圖10是從柵極寬度方向顯示的本發(fā)明第三個實施例所涉及的半導(dǎo)體裝置的結(jié)構(gòu)的剖面圖。補(bǔ)充說明一下，圖中，左側(cè)表示N型MIS 形成區(qū)域N，右側(cè)表示P型MIS形成區(qū)域P。這里，在圖10中，用同一 個符號表示與第一個實施例所涉及的半導(dǎo)體裝置相同的構(gòu)成要素。因此， 在該實施例中不重復(fù)做與第一個實施例一樣的說明。
如圖IO所示，從N型MIS形成區(qū)域一側(cè)的元件隔離區(qū)域101上到 由第二電極306a構(gòu)成的第一柵電極和由第一電極304b構(gòu)成的第二柵電極 之間形成有剖面形狀呈"L"字形且由與第一柵極絕緣膜305a相同的絕緣 材料形成的側(cè)壁絕緣膜305xy。而且，第一硅化物層312a和第二硅化物 層312b在側(cè)壁絕緣膜305XY上相互接觸著形成。于是，第一柵電極和第 二柵電極的上部區(qū)域在元件隔離區(qū)域101上相互電連接，同時，第一柵電 極和第二柵電極的下部區(qū)域夾著側(cè)壁絕緣膜305xy而彼此分開。
根據(jù)該實施例，能夠收到和第一個實施例一樣的效果。也就是說，在 圖9 (d)所示的工序中，能夠有選擇地僅除去第一電極形成膜304B上的 第一柵極絕緣膜形成膜305BB。而且，在圖9 (b)所示的工序中，第二 柵極絕緣膜形成膜103B不會因為除去抗蝕膜Rel而遭到破壞。
除此以外，如圖9 (d)所示，根據(jù)該實施例，在第二電極形成膜306A 形成在第一柵極絕緣膜形成膜305AA上的狀態(tài)下除去第一電極形成膜 304B上的第一柵極絕緣膜形成膜305BB，所以與第二個實施例一樣，無 需形成第一個實施例那樣的抗蝕膜Re2 (參考上述圖4 (a))，也就不會象 第一個實施例那樣，出現(xiàn)因為除去抗蝕膜Re2而使第一柵極絕緣膜形成膜 305A遭到破壞的可能性。
于是，因為能夠在N型MIS晶體管和P型MIS晶體管中進(jìn)一步高精 度地形成由不同的絕緣材料形成的第一、第二柵極絕緣膜，所以能夠提供 具有所希望的元件特性的N型、P型MIS晶體管。
進(jìn)一步地講，根據(jù)該實施例，如圖9 (d)所示，在第二電極形成膜 306A與第一電極形成膜304B之間設(shè)有溝R (補(bǔ)充說明一下，第一、第二 電極形成膜304B、 306A哪一個膜都是在注入導(dǎo)電型雜質(zhì)之后被圖案化而 成為第二、第一柵電極)。因此，能夠防止已注入第二電極形成膜306A中 的n型雜質(zhì)擴(kuò)散到第一電極形成膜304B中，同時能夠防止已注入到第一 電極形成膜304B中的p型雜質(zhì)擴(kuò)散到第二電極形成膜306A中。也就是說，象第一個實施例那樣，已注入第二電極形成膜106A中的 n型雜質(zhì)和已注入第二電極形成膜106B的p型雜質(zhì)不可能通過第二電極 形成膜106A和第二電極形成膜106B的接觸區(qū)域而相互擴(kuò)散。同樣，象 第二個實施例那樣，已注入第三電極形成膜207A中的n型雜質(zhì)和已注入 第三電極形成膜207B的p型雜質(zhì)不可能通過第三電極形成膜207A和第 三電極形成膜207B的接觸區(qū)域而相互擴(kuò)散。 (第四個實施例)
下面，參考圖11 (a)到圖11 (c)以及圖12 (a)到圖12 (c)對本 發(fā)明的第四個實施例所涉及的半導(dǎo)體裝置的制造方法進(jìn)行說明。圖11 (a) 到圖11 (c)以及圖12 (a)到圖12 (c)是按照工序的進(jìn)行順序顯示本發(fā) 明第四個實施例所涉及的半導(dǎo)體裝置的制造方法的柵極寬度方向的主要工
序剖面圖。補(bǔ)充說明一下，圖中，左側(cè)表示第二 n型MIS形成區(qū)域n和 第一 N型MIS形成區(qū)域N，右側(cè)表示第一 P型MIS形成區(qū)域P和第二 p 型MIS形成區(qū)域p。這里，在圖11 (a)到圖11 (c)以及圖12 (a)到 圖12 (c)中，用同一個符號表示與第一個實施例所涉及的半導(dǎo)體裝置相 同的構(gòu)成要素。因此，在該實施例中不重復(fù)做與第一個實施例一樣的說明。 這里，該實施例與上述第 一 個實施例的不同之處為以下幾點。 在第一個實施例中，以僅僅包括形成在內(nèi)部電路區(qū)域且具有薄膜的第
一柵極絕緣膜105a的N型MIS晶體管NTr和形成在內(nèi)部電路區(qū)域且具 有薄膜的第二柵極絕緣膜103b的P型MIS晶體管PTr的半導(dǎo)體裝置為 具體例做了說明。而在該實施例中，以除了包括N型MIS晶體管NTr和 P型MIS晶體管PTr以外，還包括形成在周邊電路區(qū)域且具有厚膜的第 三柵極絕緣膜的n型MIS晶體管nTr以及形成在周邊電路區(qū)域且具有厚 膜的第三柵極絕緣膜的p型MIS晶體管pTr的半導(dǎo)體裝置為具體例進(jìn)行 說明。
首先，如圖11 (a)所示，利用例如STI法在由例如p型硅構(gòu)成的半 導(dǎo)體襯底100的上部有選擇地形成將絕緣膜埋入溝渠內(nèi)而構(gòu)成的元件隔離 區(qū)域IOI。于是，在第二 n型MIS形成區(qū)域形成了被元件隔離區(qū)域101 包圍且由半導(dǎo)體襯底100構(gòu)成的第三活性區(qū)域400c;在第一 N型MIS形 成區(qū)域形成了被元件隔離區(qū)域IOI包圍且由半導(dǎo)體村底IOO構(gòu)成的第一活性區(qū)域100a。另一方面，在第一P型MIS形成區(qū)域形成了被元件隔離區(qū) 域101包圍且由半導(dǎo)體村底IOO構(gòu)成的第二活性區(qū)域100b;在第二p型 MIS形成區(qū)域形成了被元件隔離區(qū)域101包圍且由半導(dǎo)體襯底100構(gòu)成 的第三活性區(qū)域400d。
之后，利用光刻法與離子注入法，在半導(dǎo)體襯底lOO的第二n型MIS 形成區(qū)域和第一 N型MIS形成區(qū)域申注入例如硼(B)等p型雜質(zhì)，另 一方面，在半導(dǎo)體村底100的第一 P型MIS形成區(qū)域和第二 p型MIS形 成區(qū)域注入例如磷(P)等n型雜質(zhì)。之后，通過例如850。C且30秒鐘的 熱處理在半導(dǎo)體村底100的第二 n型MIS形成區(qū)域和第一 N型MIS形 成區(qū)域形成p型阱區(qū)域402a，另一方面，在半導(dǎo)體襯底100的第一 P型 MIS形成區(qū)域和第二 p型MIS形成區(qū)域形成n型阱區(qū)域402b 。
之后，如圖11 (b)所示，利用稀釋氟酸處理將半導(dǎo)體襯底100的表 面洗干凈后，再利用例如ISSG氧化法在第三、第一、第二、第三活性區(qū) 域400c、 100a、 100b、 400d上形成由例如膜厚7nm的氧化硅膜構(gòu)成的 第三柵極絕緣膜形成膜。之后，利用光刻法，在半導(dǎo)體襯底100上形成將 第二n型MIS形成區(qū)域和第二p型MIS形成區(qū)域覆蓋起來且使第一N型 MIS形成區(qū)域與第一P型MIS形成區(qū)域開著口的抗蝕膜Re3。之后，以 抗蝕膜Re3為掩模進(jìn)行利用了氟酸系列的藥液的濕蝕刻，而將第三柵極絕 緣膜形成膜中的形成在第一 N型MIS形成區(qū)域和第一 P型MIS形成區(qū)域 的部分除去。
這樣一來，便在第三活性區(qū)域400c、 400d上形成了由膜厚7nm的氧 化硅膜構(gòu)成的第三柵極絕緣膜形成膜403C、 403D。
之后，如圖11 (c)所示，除去抗蝕膜Re3之后，再利用公知的RCA 清洗法將半導(dǎo)體村底100的表面洗干凈。之后，利用例如ISSG氧化法在 第一、第二活性區(qū)域100a、 100b上形成由例如膜厚2nm的氧化硅膜構(gòu)成 的第二柵極絕緣膜形成膜103。
之后，利用例如CVD法在第二柵極絕緣膜形成膜103以及第三柵極 絕緣膜形成膜403C、403D上沉積由例如膜厚20nm的多晶硅膜構(gòu)成的第 一電極形成膜404,之后，再利用光刻法在半導(dǎo)體村底100上形成使第一 N型MIS形成區(qū)域開口且將第二n型MIS形成區(qū)域、第一P型MIS形成區(qū)域以及第二 p型MIS形成區(qū)域覆蓋起來的抗蝕膜Rel (補(bǔ)充說明一 下，圖11 (c)中所示的在第一N型MIS形成區(qū)域和第一P型MIS形成 區(qū)域的工序與圖3 (b)所示的工序相對應(yīng))。
之后，如圖12 (a)所示，以抗蝕膜Rel為掩模，通過千蝕刻依次除 去第 一 電極形成膜404以及第二柵極絕緣膜形成膜103中的形成在第一 N 型MIS形成區(qū)域的部分。
就這樣，如圖12 (a)所示，在內(nèi)部電路區(qū)域且第二活性區(qū)域100b 上，夾著由膜厚2nm的氧化硅膜構(gòu)成的第二柵極絕緣膜形成膜103B形成 了由膜厚20nm的多晶硅膜構(gòu)成的第一電極形成膜404B。除此以外，在 周邊電路區(qū)域且在第三活性區(qū)域400c、 400d上，夾著由膜厚7nm的氧化 硅膜構(gòu)成的第三柵極絕緣膜形成膜403C、403D形成了由膜厚20nm的多 晶硅膜構(gòu)成的第一電極形成膜404C、 404D。
之后，除去抗蝕膜Rel。之后，利用公知的RCA清洗法將半導(dǎo)體襯 底100的表面洗千凈。之后再利用例如MOCVD法在半導(dǎo)體襯底100的 整個上表面上形成由例如膜厚2nm的電介質(zhì)膜構(gòu)成的第一絕緣膜405。
如圖12 (a)所示，此時，第一絕緣膜405具有形成在第三、第一、 第二、第三活性區(qū)域400c、 100a、 100b、 400d上的第一柵極絕緣膜形成 膜405CC、 405AA、 405BB、 405DD、以及形成在位于第一活性區(qū)域100a 與第二活性區(qū)域100b之間的元件隔離區(qū)域101上的側(cè)壁絕緣膜形成膜 405XYZ。
之后，利用光刻法，在半導(dǎo)體村底IOO上形成將第一 N型MIS形成 區(qū)域覆蓋起來且使第二 n型MIS形成區(qū)域、第一 P型MIS形成區(qū)域以及 第二p型MIS形成區(qū)域開著口的抗蝕膜Re2 (補(bǔ)充說明一下，圖12 (a) 中所示的在第一N型MIS形成區(qū)域和第一P型MIS形成區(qū)域的工序與圖 3 (c)及圖4 (a)所示的工序相對應(yīng))。
之后，如圖12 (b)所示，以抗蝕膜Re2為掩模利用干蝕刻或者濕蝕 刻，將第一絕緣膜405中的從抗蝕膜Re2的開口露出的部分除去后，再除 去抗蝕膜Re2。
就這樣，如圖12 (b)所示，除去第一電極形成膜404C、 404B、 404D 上的第一柵極絕緣膜形成膜405CC、 405BB、 405DD，讓第一柵極絕緣膜形成膜405A殘留在第一活性區(qū)域100a上，同時將側(cè)壁絕緣膜形成膜 405XYZ中形成在第一電極形成膜404B上的部分(參考圖7中的105Z) 除去，而讓側(cè)壁絕緣膜形成膜405XY從第一 N型MIS形成區(qū)域一側(cè)的元 件隔離區(qū)域101上一直殘留到第一電極形成膜404B的側(cè)面上(補(bǔ)充說明 一下，圖12 (b)所示的在第一N型MIS形成區(qū)域以及第一P型MIS形 成區(qū)域的工序與上述圖4 (b)所示的工序相對應(yīng))。
之后，如圖12 (c)所示，利用例如CVD法在半導(dǎo)體村底100的整 個上表面沉積由例如膜厚120nm的多晶硅膜構(gòu)成的第二電極形成膜之后， 再利用CMP法，對第二電極形成膜的表面進(jìn)行平坦化處理。這樣就在半 導(dǎo)體村底100的第一 N型MIS形成區(qū)域上形成了由膜厚100nm的多晶 硅膜構(gòu)成的第二電極形成膜406A，同時在半導(dǎo)體村底100的第一 P型 MIS形成區(qū)域上形成了由膜厚80nm的多晶硅膜構(gòu)成的第二電極形成膜 406B。除此以外，在半導(dǎo)體襯底100的第二 n型MIS形成區(qū)域以及第二 p型MIS形成區(qū)域上形成了由膜厚80nm的多晶硅膜構(gòu)成的第二電極形成 膜406C、 406D。
就這樣，如圖12 (c)所示，在內(nèi)部電路區(qū)域且第一活性區(qū)域100a 上夾著由膜厚2nm的電介質(zhì)膜構(gòu)成的第 一柵極絕緣膜形成膜405A形成了 由膜厚100nm的多晶硅膜構(gòu)成的第二電極形成膜406A。另一方面，在第 二活性區(qū)域100b上夾著由膜厚2nm的氧化硅膜構(gòu)成的第二柵極絕緣膜形 成膜103B依次形成了由膜厚20nm的多晶硅膜構(gòu)成的第一電極形成膜 404B和由膜厚80nm的多晶硅膜構(gòu)成的第二電極形成膜406B (補(bǔ)充說明 一下，圖12 (c)所示的在第一 N型MIS形成區(qū)域以及第一 P型MIS形 成區(qū)域的工序與上述圖4 (c)所示的工序相對應(yīng))。
除此之外，在周邊電路區(qū)域且第三活性區(qū)域400c、 400d上夾著由膜 厚7nm的氧化硅膜構(gòu)成的第三柵極絕緣膜形成膜403C、 403D依次形成 了由膜厚20nm的多晶硅膜構(gòu)成的第一電極形成膜404C、404D和由膜厚 80nm的多晶硅膜構(gòu)成的第二電極形成膜406C、 406D。
之后，利用光刻法與離子注入法在第二 n型MIS形成區(qū)域的第二電 極形成膜406C與第一電極形成膜404C、以及第一 N型MIS形成區(qū)域的 第二電極形成膜406A中注入例如磷(P)等n型雜質(zhì)，另一方面，在第一 P型MIS形成區(qū)域的第二電極形成膜406B與第 一 電極形成膜404B 、 以及第二 p型MIS形成區(qū)域的第二電極形成膜406D及第一電極形成膜 404D中注入例如硼(B)等p型雜質(zhì)。
之后，利用光刻法與干蝕刻將第一活性區(qū)域100a上的第二電極形成 膜406A及第一柵極絕緣膜形成膜405A圖案化，來在第一活性區(qū)域100a 上依次形成由第一柵極絕緣膜形成膜405A構(gòu)成的第一柵極絕緣膜(參考 上述圖5 (a)中的105a)以及由第二電極形成膜406A構(gòu)成的第一柵電 極(參考上述圖5 (a)中的108a)。另一方面，將第二活性區(qū)域100b上 的第二電極形成膜406B與第一電極形成膜404B以及第二柵極絕緣膜形 成膜103B圖案化，來在第二活性區(qū)域lOOb上依次形成由第二柵極絕緣 膜形成膜103B構(gòu)成的第二柵極絕緣膜(參考上述圖5 (a)中的103b) 以及由第一電極形成膜404B和第二電極形成膜406B構(gòu)成的第二柵電極 (參考上述圖5 (a)中的108b)。
與此同時，將第三活性區(qū)域400c、 400d上的第二電極形成膜406C、 406D與第一電極形成膜404C、 404D以及第三柵極絕緣膜形成膜403C、 403D圖案化，來在第三活性區(qū)域400c、 400d上依次形成由第三柵極絕 緣膜形成膜403C、 403D構(gòu)成的第三柵極絕緣膜、由第一電極形成膜 404C、 404D與第二電極形成膜406C、 406D構(gòu)成的第三柵電極。這里， 第三柵極絕緣膜的膜厚比第二柵極絕緣膜的膜厚厚且由與第二柵極絕緣膜 一樣的絕緣材料構(gòu)成。
此時，側(cè)壁絕緣膜形成膜405XY也被圖案化，在元件隔離區(qū)域101 上形成了由側(cè)壁絕緣膜形成膜405XY構(gòu)成的側(cè)壁絕緣膜(參考上述圖2 (b)中的105XY)。詳細(xì)地講，側(cè)壁絕緣膜從第一 N型MIS形成區(qū)域一 側(cè)的元件隔離區(qū)域101上一直形成到第一電極的側(cè)面上且由與第一柵極絕 緣膜一樣的絕緣材料構(gòu)成。而且，第一柵電極(由第二電極形成膜406A 構(gòu)成)與第二電極(由第二電極形成膜406B構(gòu)成)形成為一體。因此， 與上述第一個實施例一樣，第一柵電極和第二柵電極的上部區(qū)域在元件隔 離區(qū)域101上相互電連接，同時第一柵電極和第二柵電極的下部區(qū)域在元 件隔離區(qū)域101上夾著側(cè)壁絕緣膜而彼此分開。
之后，依次進(jìn)行圖5 (a)到圖5 (c)以及圖6 (a)和圖6 (b)所示的工序。
如上，這樣就能夠制造出該實施例所涉及的半導(dǎo)體裝置。 根據(jù)該實施例，能夠收到和第一個實施例一樣的效果。也就是說，在
圖12 (a)所示的工序中，能夠有選擇地僅除去第一電極形成膜404C、 404B、 404D上的第一柵極絕緣膜形成膜405CC、 405BB、 405DD，而 且，在圖11 (c)所示的工序中，第二柵極絕緣膜形成膜103B不會因為 除去抗蝕膜Rel而遭到破壞。
也就是說，在該實施例中，在包括I/0 (輸入/輸出)系晶體管(亦 即形成在周邊電路區(qū)域(具體而言，是第二 n型MIS形成區(qū)域、第二 p 型MIS形成區(qū)域)的n型MIS晶體管nTr、 p型MIS晶體管pTr)的半 導(dǎo)體裝置中，也能夠在內(nèi)部電路區(qū)域的N型MIS晶體管和P型MIS晶體 管中進(jìn)一步高精度地形成由不同的絕緣材料形成的第一、第二柵極絕緣膜， 所以能夠提供具有所希望的元件特性的N型、P型MI S晶體管。
這里，與形成在內(nèi)部電路區(qū)域(具體而言，第一N型MIS形成區(qū)域、 第一P型MIS形成區(qū)域)的MIS晶體管NTr、 NPr相比，形成在周邊電 路區(qū)域的MIS晶體管nTr、 pPr對作用于MIS晶體管的電壓高，因此， 第三柵極絕緣膜(由第三柵極絕緣膜形成膜403C、 403D構(gòu)成)的膜厚較 厚(具體而言，第三柵極絕緣膜比第二柵極絕緣膜(由第二柵極絕緣膜形 成膜103B構(gòu)成)的膜厚厚)。因此，在除去抗蝕膜Re3 (參考圖11 (b)) 之際，第三柵極絕緣膜形成膜403C、 403D受到除去抗蝕膜時所造成的破 壞的可能性就很低。
補(bǔ)充說明一下，在該實施例中，以采用第一個實施例(詳細(xì)地講，圖 11 (b)、圖11 (c)、圖12 (a)、圖12 (b)、圖12 (c)所示的在第一N 型MIS形成區(qū)域和第一P型MIS形成區(qū)域的各個工序，與第一個實施例 中的圖3 (a)、圖3 (b)與圖3 (c)以及圖4 (a)、圖4 (b)與圖4 (c) 所示的各個工序相對應(yīng))情況為具體例做了說明，但本發(fā)明并不限于此。 還可以采用例如第二個實施例或者第三個實施例。采用第二個實施例的時 候能夠收到與第二個實施例 一樣的效果；采用第三個實施例的時候能夠收 到與第三個實施例 一 樣的效果。 (第五個實施例)下面，參考圖13 (a)到圖13 (c)對本發(fā)明的第五個實施例所涉及 的半導(dǎo)體裝置的制造方法進(jìn)行說明。圖13 (a)到圖13 (c)是按照工序 的進(jìn)行順序顯示本發(fā)明第五個實施例所涉及的半導(dǎo)體裝置的制造方法的柵 極寬度方向的主要工序剖面圖。補(bǔ)充說明一下，圖中，左側(cè)表示第二n型 MIS形成區(qū)域n和第一 N型MIS形成區(qū)域N，右側(cè)表示第一 P型MIS 形成區(qū)域P和第二p型MIS形成區(qū)域p。這里，在圖13 (a)到圖13 (c) 中，用同一個符號表示與第四個實施例所涉及的半導(dǎo)體裝置相同的構(gòu)成要 素。因此，在該實施例中不重復(fù)做與第四個實施例一樣的說明。
這里，第五個實施例與上述第四個實施例的不同之處為以下幾點。 在第四個實施例中圖ii (b)所示的工序中，以使第一P型MIS形成 區(qū)域和第一 N型MIS形成區(qū)域露出的抗蝕膜Re3為掩模進(jìn)行濕蝕刻，來 讓第三柵極絕緣膜形成膜403C、 403D殘留在第三活性區(qū)域400c、 400d 上，而在該實施例中，在圖13 (b)所示的工序中，以僅使第一P型MIS 形成區(qū)域露出的抗蝕膜Re4為掩模進(jìn)行濕蝕刻，來不僅讓第三柵極絕緣膜 形成膜403C、 403D殘留在第三活性區(qū)域400c、 400d上，還讓第三柵極 絕緣膜形成膜503A殘留在第一活性區(qū)域100a上。
首先，如圖13 (a)所示，進(jìn)行與圖11 (a)所示的工序一樣的工序。 之后，如圖13 (b)所示，利用稀釋氟酸處理將半導(dǎo)體村底100的表 面洗干凈后，再利用例如ISSG氧化法在第三、第一、第二、第三活性區(qū) 域400c、 100a、 100b、 400d上形成由例如膜厚7nm的氧化硅膜構(gòu)成的 第三柵極絕緣膜形成膜。之后，利用光刻法，在半導(dǎo)體襯底100上形成將 第二 n型MIS形成區(qū)域、第一 N型MIS形成區(qū)域以及第二 p型MIS形 成區(qū)域覆蓋起來且使第一 P型MIS形成區(qū)域露出的抗蝕膜Re4。之后， 以抗蝕膜Re4為掩模進(jìn)行利用了氟酸系列的藥液的濕蝕刻，而將第三柵極 絕緣膜形成膜中的形成在第一 P型MIS形成區(qū)域的部分除去。
這樣一來，便在第三活性區(qū)域400c、 400d上形成了由膜厚7nm的氧 化硅膜構(gòu)成的第三柵極絕緣膜形成膜403C、 403D。與此同時，在第一活 性區(qū)域100a上形成了由膜厚7nm的氧化硅膜構(gòu)成的第三柵極絕緣膜形成 膜503A。
之后，如圖13 (c)所示，除去抗蝕膜Re4之后，再利用公知的RCA清洗法將半導(dǎo)體襯底100的表面洗干凈。之后，利用例如ISSG氧化法在 第二活性區(qū)域100b上形成由例如膜厚2nm的氧化硅膜構(gòu)成的第二柵極絕 緣膜形成膜503B。
之后，利用例如CVD法在第二柵極絕緣膜形成膜503B以及第三柵 極絕緣膜形成膜403C、 503A、 403D上沉積由例如膜厚20nm的多晶硅 膜構(gòu)成的第一電極形成膜404，之后，再利用光刻法在半導(dǎo)體村底IOO上 形成使第一 N型MIS形成區(qū)域開口且將第二 n型MIS形成區(qū)域、第一 P 型MIS形成區(qū)域以及第二p型MIS形成區(qū)域覆蓋起來的抗蝕膜Rel。
之后，以抗蝕膜Rel為掩模，通過干蝕刻依次除去第一電極形成膜 404以及第三柵極絕緣膜形成膜403C、 503A、 403D中的形成在第一 N 型MIS形成區(qū)域的部分。
就這樣，在內(nèi)部電路區(qū)域且第二活性區(qū)域100b上，夾著由膜厚2nm 的氧化硅膜構(gòu)成的第二柵極絕緣膜形成膜503B形成了由膜厚20nm的多 晶硅膜構(gòu)成的第一電極形成膜。除此以外，在周邊電路區(qū)域且第三活性區(qū) 域400c、 400d上，夾著由膜厚7nm的氧化硅膜構(gòu)成的第三柵極絕緣膜形 成膜403C、403D形成了由膜厚20nm的多晶硅膜構(gòu)成的第 一 電極形成膜。
之后，除去抗蝕膜Rel。之后，利用公知的RCA清洗法將半導(dǎo)體村 底100的表面洗干凈。之后再利用例如MOCVD法在半導(dǎo)體村底100的 整個上表面上形成由例如膜厚2nm的電介質(zhì)膜構(gòu)成的第一絕緣膜(參考 圖12 (a)中的405)。
之后，利用光刻法，在半導(dǎo)體襯底100上形成將第一N型MIS形成 區(qū)域覆蓋起來且使第二 n型MIS形成區(qū)域、第一 P型MIS形成區(qū)域以及 第二p型MIS形成區(qū)域開著口的抗蝕膜Re2 (參考圖12 (a)中的抗蝕膜 Re2)。
之后，依次進(jìn)行圖12 (b)及圖12 (c)所示的工序(參考第四個實 施例)。
之后，依次進(jìn)行圖5 (a)到圖5 (c)以及圖6 (a)和圖6 (b)所示 的工序。
如上，這樣就能夠制造出該實施例所涉及的半導(dǎo)體裝置。 根據(jù)該實施例，能夠收到和第四個實施例一樣的效果。也就是說，在包括I / 0系晶體管nTr、 pTr的半導(dǎo)體裝置中，也能夠在內(nèi)部電路區(qū)域的 N型MIS晶體管nTr和P型MIS晶體管pTr中高精度地形成由不同的絕 緣材料形成的第一、第二柵極絕緣膜，所以能夠提供具有所希望的元件特 性的N型、P型MIS晶體管。
除此以外，根據(jù)該實施例，在圖13 (b)所示的工序中，在不僅覆蓋 第二n型MIS形成區(qū)域和第二p型MIS形成區(qū)域而且覆蓋第一N型MIS 形成區(qū)域的抗蝕膜Re4形成在半導(dǎo)體襯底100上的狀態(tài)下，除去第三柵極 絕緣膜形成膜中的形成在第一 P型MIS形成區(qū)域的部分。因此，與第四 個實施例相比，能夠減少半導(dǎo)體襯底100中的第一 N型MIS形成區(qū)域暴 露在蝕刻中的次數(shù)。結(jié)果是，在第一 N型MIS形成區(qū)域中，減小了蝕刻 對半導(dǎo)體村底IOO造成的破壞，同時還能夠抑制蝕刻對元件隔離區(qū)域101 的挖下量。
也就是說，在第四個實施例中，在圖11 (b)所示的工序中，在覆蓋 第二n型MIS形成區(qū)域和第二p型MIS形成區(qū)域的抗蝕膜Re3形成在半 導(dǎo)體襯底IOO上的狀態(tài)下，不僅除去第三柵極絕緣膜形成膜中的形成在第 一 P型MIS形成區(qū)域的部分，還除去第三柵極絕緣膜形成膜中的形成在 第一 N型MIS形成區(qū)域的部分。因此，與在第四個實施例中且圖11 (b) 所示的工序中，半導(dǎo)體襯底100的第一 N型MIS形成區(qū)域暴露在蝕刻中 相比，在該實施例中，在圖13 (b)所示的工序中，半導(dǎo)體村底IOO中的 第一 N型MIS形成區(qū)域不會暴露在蝕刻中。 (第六個實施例)
下面，參考圖14 (a)到圖14 (c)、圖15 (a)到圖15 (c)、圖16 (a)到圖16 (c)以及圖17 (a)到圖17 (c)對本發(fā)明的第六個實施例 所涉及的半導(dǎo)體裝置的制造方法進(jìn)行說明。圖14 (a)到圖14 (c)、圖 15 (a)到圖15 (c)、圖16 (a)到圖16 (c)以及圖17 (a)到圖17 (c) 是按照工序的進(jìn)行順序顯示本發(fā)明第六個實施例所涉及的半導(dǎo)體裝置的制 造方法的柵極長度方向的主要工序剖面圖。補(bǔ)充說明一下，圖中，左側(cè)表 示N型MIS形成區(qū)域N，右側(cè)表示P型MIS形成區(qū)域P。這里，在圖 14 (a)到圖14 (c)、圖15 (a)到圖15 (c)、圖16 (a)到圖16 (c) 以及圖17 (a)到圖17 (c)中，用同一個符號表示與第一個實施例所涉及的半導(dǎo)體裝置相同的構(gòu)成要素。因此，在該實施例中不重復(fù)做與第一個 實施例一樣的說明。
這里，第一個實施例與該實施例的不同之處在于以下幾點。
在第一個實施例中，第一柵電極108a使用了由第二硅膜(具體而言 是多晶硅膜)構(gòu)成的第二電極106a，同時，第二柵電極108b使用了由第 一硅膜(具體而言是多晶硅膜)構(gòu)成的第一電極104b和由形成在第一電 極104b上的第二硅膜(具體而言是多晶硅膜)構(gòu)成的第二電極106b。而 在該實施例中，第一柵電極617a使用第一硅化物膜(具體而言，由NiSi 膜構(gòu)成)，第二柵電極617b使用第二硅化物膜(具體而言，由Ni2Si膜構(gòu) 成。
首先，依次進(jìn)行圖3 (a)到圖3 (c)以及圖4 (a)到圖4 (c)所示 的工序。
之后，利用例如CVD法在第二硅膜(參考圖4(c)中的106A、 106B) 上形成由例如氧化硅膜構(gòu)成的保護(hù)膜。
之后，如圖14 (a)所示，利用光刻法與干蝕刻對第一活性區(qū)域lOOa 上的保護(hù)膜、第二硅膜(參考圖4 (c)中的106A)以及第一柵極絕緣膜 形成膜(參考圖4 (c)中的105A)圖案化，來在第一活性區(qū)域100a上 依次形成由第一柵極絕緣膜形成膜構(gòu)成的第一柵極絕緣膜105a、由第二硅 膜106a構(gòu)成的第一硅柵電極608a以及第一保護(hù)膜607n。另一方面，通 過對第二活性區(qū)域100b上的保護(hù)膜、第二硅膜(參考圖4(c)中的106B) 與第一硅膜(參考圖4 (c)中的104B)以及第二柵極絕緣膜形成膜(參 考圖4 (c)中的103B)圖案化，來在第二活性區(qū)域100b上依次形成由 第二柵極絕緣膜形成膜構(gòu)成的第二柵極絕緣膜103b、由第一硅膜104b以 及第二硅膜106b疊層構(gòu)成的第二硅柵電極608b以及第二保護(hù)膜607p。
這里，因為圖14 (a)所示的剖面圖是柵電極的長度方向的剖面圖， 所示雖然未示，此時側(cè)壁絕緣膜形成膜(參考圖4 (c)中的105XY)也 被圖案化，在元件隔離區(qū)域101上形成了由側(cè)壁絕緣膜形成膜105構(gòu)成的 側(cè)壁絕緣膜(參考后述圖18中的105XY)。
之后，利用離子注入法，以第一硅柵電極608a為掩模在第一活性區(qū) 域100a中注入n型雜質(zhì)，來在第一活性區(qū)域100a的第一硅柵電極608a的外側(cè)自我對準(zhǔn)地形成第一延伸區(qū)域109a。另一方面，以第二硅柵電極 608b為掩模在第二活性區(qū)域100b注入p型雜質(zhì)，來在第二活性區(qū)域100b 的第二硅柵電極608b的外側(cè)自我對準(zhǔn)地形成第二延伸區(qū)域109b (補(bǔ)充圖 14 (a)所示的工序與上述圖5 (a)所示的工序相對應(yīng))。
之后，如圖14 (b)所示，利用例如CVD法在半導(dǎo)體襯底100的整 個上表面沉積例如膜厚50nm的氮化硅膜來將第 一、第二硅柵電極608a、 608b覆蓋起來之后，再對氮化硅膜進(jìn)行各向異性蝕刻來在它的上面上形成 有第一、第二保護(hù)膜607n、 607p的第一、第二硅柵電極608a、 608b的 側(cè)面上，形成由氮化硅膜構(gòu)成的第一、第二側(cè)壁610a、 610b。
之后，利用離子注入法，以第一硅柵電極608a及第一側(cè)壁610a為掩 模在第一活性區(qū)域中注入n型雜質(zhì)，另一方面，以第二硅柵電極608b和 第二側(cè)壁610b為掩模在第二活性區(qū)域中注入p型雜質(zhì)。之后，利用熱處 理在第一活性區(qū)域的第一側(cè)壁610a的外側(cè)自我對準(zhǔn)地形成接合部的深度 比第一延伸區(qū)域109a的接合部的深度還深的第一源極 漏極區(qū)域llla， 在第二活性區(qū)域的第二側(cè)壁610b的外側(cè)自我對準(zhǔn)地形成接合部的深度比 第二延伸區(qū)域109b的接合部的深度還深的第二源極 漏極區(qū)域lllb (圖 14 (b)所示的工序?qū)?yīng)于圖5 (b)所示的工序)。
之后，如圖14(c)所示，除去形成在第一、第二源極*漏極區(qū)域llla、 lllb的表面的自然氧化膜(未示)之后，再利用例如濺射法在半導(dǎo)體村底 100的整個上表面沉積由例如膜厚10nm的鎳構(gòu)成的第一金屬膜(未示) 來將第一、第二硅柵電極608a、 608b以及第一、第二側(cè)壁610a、 610b 覆蓋起來。
之后，在例如氮氣環(huán)境、320。C下，通過第一次的RTA處理讓第一、 第二源極.漏極區(qū)域llla、 lllb中的硅與第一金屬膜中的鎳起反應(yīng)，來 在第一、第二源極*漏極區(qū)域llla、 lllb的上部形成由硅化鎳膜構(gòu)成的 第三、第四硅化物膜113a、 113b。
之后，通過將半導(dǎo)體襯底100浸漬到由硫酸與過氧化氫的混合液形成 的蝕刻液中，來除去殘留在元件隔離區(qū)域101、第一、第二側(cè)壁610a、610b 以及第一、第二保護(hù)膜607n、 607p等上的未反應(yīng)的第一金屬膜之后，再 在比第一次的RTA處理的溫度更高的溫度下(例如550°C)進(jìn)行第二次RTA處理來使第三、第四硅化物膜113a、113b的硅化物組成比穩(wěn)定化(補(bǔ) 充說明一下，圖14 (c)所示的工序與上述圖5 (c)所示的工序相對應(yīng))。
之后，如圖15 (a)所示，在半導(dǎo)體襯底100的整個上表面形成由例 如氮化硅膜構(gòu)成的底層絕緣膜614來將第一、第二硅柵電極608a、 608b 及第一、第二側(cè)壁610a、 610b覆蓋起來。之后，在底層絕緣膜614上形 成由例如氧化硅膜構(gòu)成的第一層間絕緣膜615之后，再利用CMP法對第 一層間絕緣膜615的表面進(jìn)行平坦化處理(補(bǔ)充說明一下，圖15 (a)所 示的工序與圖6 (a)所示的工序相對應(yīng))。
之后，如圖15 (b)所示，通過對氮化硅膜(底層絕緣膜614)進(jìn)行 蝕刻選擇比大的干蝕刻或者濕蝕刻來將第 一層間絕緣膜615中的形成在第 一、第二保護(hù)膜607n、 607p上的部分除去，讓底層絕緣膜614的上面露 出。
之后，如圖15 (c)所示，通過對氧化硅膜(第一、第二保護(hù)膜607n、 607p以及第 一層間絕緣膜615)進(jìn)行蝕刻選擇比大的干蝕刻或者濕蝕刻來 將底層絕緣膜614中形成在第一、第二保護(hù)膜607n、 607p上的部分除去。
之后，如圖16(a)所示，通過對多晶硅膜(第一、第二硅柵電極608a、 608b)以及氮化硅膜(底層絕緣膜614)進(jìn)行蝕刻選擇比大的干蝕刻或者 濕蝕刻來將第一、第二保護(hù)膜607n、 607p與第一層間絕緣膜615中的形 成在第一、第二硅柵電極608a、 608b上的部分除去，來讓第一、第二硅 柵電極608a、 608b的上面露出。
之后，如圖16 (b)所示，利用光刻法在半導(dǎo)體村底IOO上形成覆蓋 N型MIS形成區(qū)域且使P型MIS形成區(qū)域開口的抗蝕膜Re5。之后，以 抗蝕膜Re5為掩模進(jìn)行對氧化硅膜(第一層間絕緣膜615)和氮化硅膜(底 層絕緣膜614)具有選擇性的蝕刻，來將第二硅柵電極608b的上部除去 直到膜厚成為例如20nm為止。
之后，如圖16 (c)所示，除去抗蝕膜Re5之后，再利用濺射法在半 導(dǎo)體襯底100的整個上表面上沉積由例如膜厚70nm的鎳構(gòu)成的第二金屬 膜616。
之后，如圖17 (a)所示，在例如氮氣環(huán)境、380。C下，通過第三次 的RTA處理讓第一、第二硅柵電極608a、 608b中的硅與第二金屬膜616中的鎳起反應(yīng)，來形成由例如NiSi膜構(gòu)成的第一柵電極617a以及由例如 Ni2Si膜構(gòu)成的第二柵電極617b。
之后，通過將半導(dǎo)體襯底100浸漬到由硫酸與過氧化氬的混合液形成 的蝕刻液中，來除去殘留在第一層間絕緣膜615、第一、第二側(cè)壁610a、 610b以及底層絕緣膜614等上的未反應(yīng)的第二金屬膜616之后，再在比 第三次的RTA處理的溫度更高的溫度下(例如550°C)進(jìn)行第四次RTA 處理來穩(wěn)定第一、第二柵電極617a、 617b的硅化物組成比。
就這樣，在第一活性區(qū)域上夾著由例如膜厚2nm的電介質(zhì)膜構(gòu)成的 第一柵極絕緣膜105a形成了由例如NiSi膜構(gòu)成的第一柵電極617a。另 一方面，在第二活性區(qū)域上夾著由例如膜厚2nm的氧化硅膜構(gòu)成的第二 柵極絕緣膜103b形成了由例如Ni2Si膜構(gòu)成的第二柵電極617b。
之后，如圖17 (b)所示，利用例如CVD法在第一層間絕緣膜615 上形成第二層間絕緣膜618之后，再利用CMP法對第二層間絕緣膜618 的表面進(jìn)行平坦化處理。
之后，如圖17 (c)所示，在第二層間絕緣膜618上形成抗蝕膜(未 示)之后，再以抗蝕膜為掩模進(jìn)行第一干蝕刻，來在第一層間絕緣膜615 和第二層間絕緣膜618中形成讓底層絕緣膜614的上面露出的孔后，再通 過第二干蝕刻除去底層絕緣膜614中從孔內(nèi)露出的部分，來在底層絕緣膜 614、第一層間絕緣膜615以及第二層間絕緣膜618中形成到達(dá)第三、第 四硅化物膜113a、 113b的上面的第一、第二接觸通孔619a、 619b。就 這樣，通過兩個階段的蝕刻便能夠使在第三、第四硅化物膜113a、 113b 的過度蝕刻量減少。
之后，利用濺射法或者CVD法，在第一、第二接觸通孔619a、 619b 的底部及側(cè)壁部形成通過依次疊層鈦膜和氮化鈦膜而構(gòu)成的阻擋金屬膜。 之后，利用CVD法在第二層間絕緣膜618上沉積鎢膜來埋入第一、第二 接觸通孔619a、 619b內(nèi)后，再利用CMP法除去鴒膜中形成在第一、第 二接觸通孔619a、 619b外的部分。就這樣，在第一、第二接觸通孔619a、 619b內(nèi)夾著阻擋金屬膜形成了埋入鵠膜而構(gòu)成的第一、第二接觸柱塞 620a、 620b。之后，再在第二層間絕緣膜618上形成與第一、第二接觸 柱塞620a、 620b電連接的金屬布線(未示)(補(bǔ)充說明一下，圖17 (c)所示的工序與圖6 (b)所示的工序相對應(yīng))。
如上，這樣就能夠制造出該實施例所涉及的半導(dǎo)體裝置。 下面，參考圖18對本發(fā)明第六個實施例的半導(dǎo)體裝置的結(jié)構(gòu)進(jìn)行說 明。圖18是從柵極寬度方向顯示的本發(fā)明第六個實施例所涉及的半導(dǎo)體 裝置的結(jié)構(gòu)的剖面圖。補(bǔ)充說明一下，該圖中，為使圖示筒略化，示出的 是N型MIS形成區(qū)域N和P型MIS形成區(qū)域P相鄰的情況。這里，在 圖18中，用同一個符號表示與第一個實施例所涉及的半導(dǎo)體裝置相同的 構(gòu)成要素。因此，在該實施例中不重復(fù)做與第一個實施例一樣的說明。
如圖18所示，在第一活性區(qū)域100a上夾著第一柵極絕緣膜105a形 成有由例如NiSi等第一硅化物膜構(gòu)成的第一柵電極617a。另一方面，在 第二活性區(qū)域100b上夾著第二柵極絕緣膜103b形成有由例如Ni2Si等第 二硅化物膜構(gòu)成的笫二柵電極617b。在半導(dǎo)體村底100上形成有第二層 間絕緣膜618。
如圖18所示，從N型MIS形成區(qū)域一側(cè)的元件隔離區(qū)域101上到 第二柵電極617b的側(cè)面上形成有剖面形狀呈"L"字形且由與第一柵極絕 緣膜105a相同的絕緣材料形成的側(cè)壁絕緣膜105xy。而且，第一柵電極 617a和第二柵電極617b的上部區(qū)域在元件隔離區(qū)域101上相互電連接， 同時，第一柵電極617a和第二柵電極617b的下部區(qū)域夾著側(cè)壁絕緣膜 105xy而彼此分開。
根據(jù)該實施例，能夠收到和第一個實施例一樣的效果。也就是說，在 該實施例中，在具有被全硅化(full silicidation)的柵電極的半導(dǎo)體裝置 中，也能夠在N型MIS晶體管NTr和P型MIS晶體管PTr中高精度地 形成由不同的絕緣材料形成的第一、第二柵極絕緣膜105a、 103b，所以 能夠提供具有所希望的元件特性的N型、P型MIS晶體管。
補(bǔ)充說明一下，在該實施例中，以釆用第一個實施例(詳細(xì)地講，依 次進(jìn)行完第一個實施例中的圖3 (a)到圖3 (c)以及圖4 (a)到圖4 (c) 所示的各個工序之后，再依次進(jìn)行第四個實施例的圖14(a)到圖14(c)、 圖15 (a)到圖15 (c)、圖16 (a)到圖16 (c)以及圖17 (a)到圖17 (c)所示的工序)的情況為具體例做了說明，但本發(fā)明并不限于此。還可 以采用例如第二個實施例或者第三個實施例。采用第二個實施例的時候能夠收到與第二個實施例 一樣的效杲；采用第三個實施例的時候能夠收到與 第三個實施例一樣的效果。
補(bǔ)充說明一下，作為第一柵極絕緣膜和第二柵極絕緣膜，
在該實施例中，以使用
1) 由電介質(zhì)膜構(gòu)成的第一柵極絕緣膜105a、
2) 由氧化硅膜構(gòu)成的第二柵極絕緣膜103b 的情況為具體例做了說明，但本發(fā)明并不限于此?？梢允沁@樣的，作為由 電介質(zhì)膜構(gòu)成的第一柵極絕緣膜形成膜105AA、 105BB (參考圖4 (a))， 使用由例如Hfo. SiON構(gòu)成的第一柵極絕緣膜形成膜，同時使用由例如 Hfo.sSiON構(gòu)成的第二柵極絕緣膜形成膜來代替由氧化硅膜構(gòu)成的第二柵 極絕緣膜形成膜103 (參考圖3 (b))，亦即，可以使用
1) 由第一電介質(zhì)膜(例如Hfo.7SiON)構(gòu)成的第一柵極絕緣膜，
2) 由第二電介質(zhì)膜(例如Hfo.sSiON)構(gòu)成的第二柵極絕緣膜。 或者是，可以使用由例如HfAlSiON構(gòu)成的第一柵極絕緣膜形成膜與
由HfSiON構(gòu)成的第二柵極絕緣膜形成膜，亦即，可以使用
1) 由第一電介質(zhì)膜(例如HfAlSiON)構(gòu)成的第一柵極絕緣膜，
2) 由第二電介質(zhì)膜(例如HfSiON)構(gòu)成的第二柵極絕緣膜。 也就是說，在第一電介質(zhì)膜和第二電介質(zhì)膜由材料或者組成比相亙不同的 絕緣材料構(gòu)成的情況下，也能夠收到與該實施例 一 樣的效果。
(第七個實施例)
下面，參考圖19 (a)到圖19 (d)以及圖20 (a)到圖20 (c)對 本發(fā)明的第七個實施例所涉及的半導(dǎo)體裝置的制造方法進(jìn)行說明。圖19 (a)到圖19 (d)以及圖20 (a)到圖20 (c)是按照工序的進(jìn)行順序顯 示本發(fā)明第七個實施例所涉及的半導(dǎo)體裝置的制造方法的主要工序剖面 圖。這里，圖19 (a)到圖19 (d)是柵極寬度方向的主要工序剖面圖， 左側(cè)表示N型MIS形成區(qū)域N，右側(cè)表示P型MIS形成區(qū)域P。另一方 面，圖20 (a)到圖20 (c)是柵極長度方向的主要工序剖面圖，圖中， 為使圖示簡略化，示出的是左側(cè)N型MIS形成區(qū)域N和右側(cè)P型MIS 形成區(qū)域P相鄰的情況。在圖19 (a)到圖19 (d)以及圖20 (a)到圖 20 (c)中，用同一個符號表示與第二個實施例所涉及的半導(dǎo)體裝置相同的構(gòu)成要素。因此，在該實施例中不重復(fù)做與第二個實施例一樣的說明。 這里，該實施例與第二個實施例的不同之處在于以下幾點。 作為構(gòu)成第二柵電極的第一電極及第二電極、構(gòu)成第一柵電極的第三
電極與第四電極，在第二個實施例中是這樣的，
1) 第一電極使用第一硅膜(由第一電極形成膜構(gòu)成)
2) 第二電極使用第二硅膜(由第三電極形成膜構(gòu)成)
3) 第三電極使用第三硅膜(由第二電極形成膜構(gòu)成)
4) 第四電極使用第四硅膜(由第三電極形成膜構(gòu)成) 相對于此，在該實施例中是這樣的，
1) 第一電極使用第一金屬膜(由第一電極形成膜構(gòu)成)
2) 第二電極使用硅膜(由第三電極形成膜構(gòu)成)
3) 第三電極使用第二金屬膜(由第二電極形成膜構(gòu)成)
4) 第四電極使用硅膜(由第三電極形成膜構(gòu)成)
首先，用例如由膜厚10nm的TiN膜構(gòu)成的第一電極形成膜來代替第 二個實施例中的由膜厚40nm的多晶硅膜構(gòu)成的第一電極形成膜103，依 次進(jìn)行圖3 (a)及圖3 (b)所示的工序。
之后，如圖19 (a)所示，以抗蝕膜Rel為掩模進(jìn)行千蝕刻或者濕蝕 刻來依序除去第一電極形成膜和第二柵極絕緣膜形成膜中形成在N型 MIS形成區(qū)域的部分(補(bǔ)充說明一下，圖19 (a)所示的工序與上述圖8 (a)所示的工序相對應(yīng))。
這樣一來，如圖19 (a)所示，在第二活性區(qū)域lOOb上夾著由膜厚 2nm的氧化硅膜構(gòu)成的第二柵極絕緣膜形成膜103B形成了由膜厚10nm 的TiN膜構(gòu)成的第 一 電極形成膜704B 。
之后，如圖19 (b)所示，除去抗蝕膜Rel之后，通過稀釋氟酸處理 將半導(dǎo)體襯底100的表面洗干凈。之后再利用例如MOCVD法在半導(dǎo)體 襯底100的整個上表面上形成由例如膜厚2nm的電介質(zhì)膜構(gòu)成的第一絕 緣膜105。如圖19 (b)所示，此時，第一絕緣膜105具有形成在第一、 第二活性區(qū)域100a、 100b上的第一柵極絕緣膜形成膜105AA、 105BB 以及形成在元件隔離區(qū)域101上的側(cè)壁絕緣膜形成膜105XYZ。
之后，利用例如PVD法在第一絕緣膜105上沉積由例如膜厚30nm的TaSiN膜構(gòu)成的第二電極形成膜706(也就是說，使用由例如膜厚30nm 的TaSiN膜構(gòu)成的第二電極形成膜706來代替在第二個實施例中由例如 膜厚100nm的多晶硅膜構(gòu)成的第二電極形成膜206，進(jìn)行與圖8 (b)所 示的工序一樣的工序)。
之后，如圖19 (c)所示，通過進(jìn)行與圖8 (c)所示的工序一樣的工 序，除去第一電極形成膜704B (詳細(xì)而言，是第一柵極絕緣膜形成膜 105BB)上的第二電極形成膜706，讓由膜厚10nm的TaSiN膜構(gòu)成的 第二電極形成膜706A殘留在第一活性區(qū)域100a上。
之后，如圖19 (d)所示，通過進(jìn)行與圖8 (d)所示的工序一樣的工 序，除去第一電極形成膜704B上的第一柵極絕緣膜形成膜105BB，讓第 一柵極絕緣膜形成膜105A殘留在第一活性區(qū)域100a上，同時將側(cè)壁絕 緣膜形成膜105XYZ中形成在第一電極形成膜704B上的部分(參考上述 圖7中的105Z)除去，來讓側(cè)壁絕緣膜形成膜105XY殘留在元件隔離區(qū) 域101上。
之后，利用例如CVD法在半導(dǎo)體襯底100的整個上表面沉積由例如 膜厚100nm的摻雜了磷(P)的多晶硅膜構(gòu)成的第三電極形成膜。這樣就 在半導(dǎo)體村底100的N型MIS形成區(qū)域上形成了由例如膜厚100nm的 摻雜了磷(P)的多晶硅膜構(gòu)成的第三電極形成膜707A，同時在半導(dǎo)體襯 底100的P型MIS形成區(qū)域上形成了由例如膜厚100nm的摻雜了磷(P) 的多晶硅膜構(gòu)成的第三電極形成膜707B (也就是說，使用由例如膜厚 100nm的摻雜了磷(P)的多晶硅膜構(gòu)成的第三電極形成膜707A、 707B 來代替第二個實施例中的由例如膜厚60nm的多晶硅膜構(gòu)成的第三電極形 成膜207A、 207B,進(jìn)行與上述圖8 (d)所示的工序一樣的工序)。
這樣一來，如圖19 (d)所示，在第一活性區(qū)域100a上夾著由膜厚 2nm的電介質(zhì)膜構(gòu)成的第一柵極絕緣膜形成膜105A依次形成了由膜厚 10nm的TaSiN膜構(gòu)成的第二電極形成膜706A和由膜厚100nm的摻雜 了磷(P)的多晶硅膜構(gòu)成的第三電極形成膜707A。另一方面，在第二活 性區(qū)域100b上夾著由膜厚2nm的氧化硅膜構(gòu)成的第二柵極絕緣膜形成膜 103B依次形成了由膜厚10nm的TaSiN膜構(gòu)成的第一電極形成膜704B 和由膜厚100nm的摻雜了磷(P)的多晶硅膜構(gòu)成的第三電極形成膜707B。
之后，如圖20(a)所示，利用光刻法及干蝕刻，將第一活性區(qū)域100a 上的第三電極形成膜707A和第二電極形成膜706A、以及第一柵極絕緣 膜形成膜105A圖案化，來在第一活性區(qū)域100a上依次形成由第一柵極 絕緣膜形成膜105A構(gòu)成的第一柵極絕緣膜105a、以及由第二電極形成膜 706A構(gòu)成的第三電極706a與由第三電極形成膜707A構(gòu)成的第四電極 707a。另一方面，將第二活性區(qū)域100b上的第三電極形成膜707B和第 一電極形成膜704B、以及第二柵極絕緣膜形成膜103B圖案化，來在第 二活性區(qū)域100b上依次形成由第二柵極絕緣膜形成膜103B構(gòu)成的第二 柵極絕緣膜103b、以及由第一電極形成膜704B構(gòu)成的第一電極704b和 由第三電極形成膜707B構(gòu)成的第二電極707b。
此時，側(cè)壁絕緣膜形成膜105XY也被圖案化，在元件隔離區(qū)域101 上形成了由側(cè)壁絕緣膜形成膜105XY構(gòu)成的側(cè)壁絕緣膜(參考上述圖21 中的105XY)。
就這樣，在第一活性區(qū)域100a上夾著第一柵極絕緣膜105a形成了依 次疊層第三電極706a和第四電極707a而構(gòu)成的第一柵電極708a，同時 在第二活性區(qū)域100b上夾著第二柵極絕緣膜103b形成了依次疊層第一電 極704b和第二電極707b而構(gòu)成的第二柵電極708b。
之后，通過進(jìn)行與圖5 (a)所示的工序一樣的工序，在第一活性區(qū)域 100a的第一柵電極708a的外側(cè)形成第一延伸區(qū)域109a，同時在第二活 性區(qū)域100b的第二柵電極708b的外側(cè)形成第二延伸區(qū)域109b。
之后，如圖20 (b)所示，通過進(jìn)行與圖5 (b)所示的工序一樣的工 序，在第一、第二柵電極708a、 708b的側(cè)面上形成由例如氮化硅膜構(gòu)成 的第一、第二側(cè)壁110a、 110b。之后，在第一活性區(qū)域100a的第一側(cè)壁 110a的外側(cè)形成第一源極.漏極區(qū)域llla，在第二活性區(qū)域100b的第二 側(cè)壁110b的外側(cè)形成第二源極 漏極區(qū)域lllb。
之后，通過進(jìn)行與圖5 (c)所示的工序一樣的工序，來在第一柵電極 708a的上部形成第一硅化物層112a,在第二柵電極708b的上部形成第 一硅化物層112b;另一方面，在第一源極 漏極區(qū)域llla的上部形成第 三硅化物膜113a,同時在第二源極 漏極區(qū)域lllb的上部形成第四硅化物膜113b。之后，如圖20 (c)所示，通過進(jìn)行與圖6 (a)所示的工序一樣的工 序，在半導(dǎo)體襯底100的整個上表面形成由例如氮化硅膜構(gòu)成的底層絕緣 膜114來將第一、第二柵電極708a、 708b及第一、第二側(cè)壁110a、 110b 覆蓋起來。之后，再在底層絕緣膜114上形成由例如氧化硅膜構(gòu)成的層間 絕緣膜115。之后，通過進(jìn)行與圖6 (b)所示的工序一樣的工序，在形成在底層絕 緣膜114和層間絕緣膜115中的第一、第二接觸通孔116a、 116b內(nèi)夾著 依次疊層鈦膜和氮化鈦膜而構(gòu)成的阻擋金屬膜形成了埋入鎢膜而構(gòu)成的第 一、第二接觸柱塞117a、 117b。之后，再在層間絕緣膜115上形成與第 一、第二接觸柱塞117a、 117b電連接的金屬布線(未示)。如上，這樣就能夠制造出該實施例所涉及的半導(dǎo)體裝置。下面，參考圖21對本發(fā)明第七個實施例的半導(dǎo)體裝置的結(jié)構(gòu)進(jìn)行說 明。圖21是從柵極寬度方向顯示的本發(fā)明第七個實施例所涉及的半導(dǎo)體 裝置的結(jié)構(gòu)的剖面圖。補(bǔ)充說明一下，該圖中，左側(cè)表示N型MIS形成 區(qū)域N，右側(cè)表示P型MIS形成區(qū)域P。在圖21中，用同一個符號表示 與第一個實施例所涉及的半導(dǎo)體裝置相同的構(gòu)成要素。因此，在該實施例 中不重復(fù)做與第 一 個實施例 一 樣的說明。如圖21所示，從N型MIS形成區(qū)域一側(cè)的元件隔離區(qū)域101上一 直到第三電極706a和第一電極704b之間形成有剖面形狀呈"L"字形且 由與第一柵極絕緣膜105a相同的絕緣材料形成的側(cè)壁絕緣膜105xy。而 且，第二電極707b與第四電極707a形成為一體。就這樣，第一柵電極 708a和第二柵電極708b的上部區(qū)域在元件隔離區(qū)域101上相互電連接， 同時，第一柵電極708a和第二柵電極708b的下部區(qū)域夾著側(cè)壁絕緣膜 105xy而彼此分開。補(bǔ)充說明一下，在該實施例中，說明的是使用TiN膜 作將成為第 一 電極704b的第 一 電極形成膜(第 一金屬膜)704B、用TaSiN 膜作成為第三電極706a的第二電極形成膜(第二金屬膜)706的情況， 但本發(fā)明并不限于此，第一電極形成膜(第一金屬膜)和第二電極形成膜 (第二金屬膜)只要用材料或者組成比相互不同的金屬材料即可。作為第 一電極形成膜或者第二電極形成膜的金屬材料，可以使用鋁(Al)、鈦(Ti)、鴒(W)、鉭(Ta)或者鉬(Mo)中之任一種金屬或者是這些金 屬的合金的氮化物、碳化氮化物或者是硅化氮化物。根據(jù)該實施例，能夠收到和第二個實施例一樣的效果。也就是說，在 該實施例中，在具有金屬柵電極的半導(dǎo)體裝置中，也能夠在N型MIS晶 體管NTr和P型MIS晶體管PTr中高精度地形成由不同的絕緣材料形成 的第一、第二柵極絕緣膜105a、 103b，所以能夠提供具有所希望的元件 特性的N型、P型MIS晶體管NTr、 PTr。補(bǔ)充說明一下，在該實施例中，以采用第二個實施例(詳細(xì)地講，該 實施例中的圖19 (a)到圖19 (d)所示的各個工序與圖8 (a)到圖8 (d) 所示的各個工序相對應(yīng))的情況為具體例做了說明，但本發(fā)明并不限于此。 還可以采用例如第 一個實施例或者第三個實施例。這樣一來，1)第一柵電極2)第二柵電極在該實施例中，1) 第一柵電極由由第二金屬膜構(gòu)成的第三電極和由硅膜構(gòu)成的第四 電極構(gòu)成，2) 第二柵電極由由第一金屬膜構(gòu)成的第一電極和由硅膜構(gòu)成的第二 電極構(gòu)成。而在采用第一個實施例的情況下，1) 第一柵電極由硅膜構(gòu)成，2) 第二柵電極由由金屬膜構(gòu)成的第一電極和由硅膜構(gòu)成的第二電極 構(gòu)成。在采用第三個實施例的情況下，1) 第一柵電極由第二金屬膜構(gòu)成，2) 第二柵電極第一金屬膜構(gòu)成。作為第 一柵極絕緣膜和第二柵極絕緣膜， 在該實施例中，是以使用1) 由電介質(zhì)膜構(gòu)成的第一柵極絕緣膜105a2) 由氧化硅膜構(gòu)成的第二柵極絕緣膜103b的情況為具體例做了說 明，但本發(fā)明并不限于此。與第六個實施例一樣，作為由電介質(zhì)膜構(gòu)成的 第一柵極絕緣膜形成膜105AA、 105BB (參考圖4 (a))，使用由例如Hfo.7SiON構(gòu)成的第一柵極絕緣膜形成膜，同時使用由例如Hfo.sSiON構(gòu) 成的第二柵極絕緣膜形成膜來代替由氧化硅膜構(gòu)成的第二柵極絕緣膜形成 膜103 (參考圖3 (b))，可以使用1) 由第一電介質(zhì)膜(例如Hfo. SiON)構(gòu)成的第一柵極絕緣膜，2) 由第二電介質(zhì)膜(例如Hfo.sSiON)構(gòu)成的第二柵極絕緣膜。 或者是，可以使用由例如HfAlSiON構(gòu)成的第一柵極絕緣膜形成膜與由 HfSiON構(gòu)成的第二柵極絕緣膜形成膜，亦即可以使用1) 由第一電介質(zhì)膜(例如HfAlSiON)構(gòu)成的第一柵極絕緣膜，2) 由第二電介質(zhì)膜(例如HfSiON)構(gòu)成的第二柵極絕緣膜。 也就是說，在第一電介質(zhì)膜與第二電介質(zhì)膜由材料或者組成比相互不同的 絕緣材料構(gòu)成的情況下，也能收到與該實施例 一 樣的效果。在該實施例中，使用了在第三電極形成膜707A、707B中摻雜了磷(P) 的多晶硅膜，但還可以在形成了未摻雜的多晶硅膜之后，利用離子注入法 注入雜質(zhì)。一側(cè)壁絕緣膜一補(bǔ)充說明一下，在第一到第七實施例中，作為被夾在第一柵電極的下 部區(qū)域和第二柵電極的下部區(qū)域之間的側(cè)壁絕緣膜，如圖22 (a)所示， 以從元件隔離區(qū)域801上一直形成到第一柵電極808a的下部區(qū)域808ax 與第二柵電極808b的下部區(qū)域808tn之間且與第 一柵極絕緣膜805a形成 為一體的側(cè)壁絕緣膜805XY的具體例做了說明，但本發(fā)明并不限于此。例如，如圖22 (b)所示，可以在第一柵電極808a的下都區(qū)域808ai 與第二柵電極808b的下部區(qū)域808tn之間使用與第 一柵極絕緣膜805a分 開形成的側(cè)壁絕緣膜805x。還有，如圖22 (c)所示，還可以使用從元件 隔離區(qū)域801開始超越第一柵電極808a的下部區(qū)域808ai與第二柵電極 808b的下部區(qū)域808bi之間到第二柵電極808b的下部區(qū)域808bi與上部 區(qū)域808bu之間，與第一柵極絕緣膜805a形成為一體的側(cè)壁絕緣膜 805xyz。這樣一來，只要側(cè)壁絕緣膜805xy、 805x、 805xyz的形成區(qū)域在元 件隔離區(qū)域801的寬度(參考圖22 (c)所示的寬度w)區(qū)域內(nèi)即可。 一工業(yè)實用性一本發(fā)明，因為能夠在第一MIS晶體管和第二MIS晶體管中高精度地實現(xiàn)由不同的絕緣材料形成的柵極絕緣膜，所以對包括第一 MIS晶體管和 第二 MIS晶體管的半導(dǎo)體裝置很有用。
權(quán)利要求
1、一種半導(dǎo)體裝置，包括第一金屬絕緣體半導(dǎo)體晶體管和第二金屬絕緣體半導(dǎo)體晶體管，其特征在于所述第一金屬絕緣體半導(dǎo)體晶體管包括半導(dǎo)體襯底的被元件隔離區(qū)域包圍的第一活性區(qū)域、形成在所述第一活性區(qū)域上的第一柵極絕緣膜、以及形成在所述第一柵極絕緣膜上的第一柵電極；所述第二金屬絕緣體半導(dǎo)體晶體管包括所述半導(dǎo)體襯底的被所述元件隔離區(qū)域包圍的第二活性區(qū)域、形成在所述第二活性區(qū)域上且由與所述第一柵極絕緣膜不同的絕緣材料形成的第二柵極絕緣膜、以及形成在所述第二柵極絕緣膜上的第二柵電極；在位于所述第一活性區(qū)域與所述第二活性區(qū)域之間的所述元件隔離區(qū)域上，所述第一柵電極和所述第二柵電極的上部區(qū)域相互電連接，同時，所述第一柵電極和所述第二柵電極的下部區(qū)域夾著由與所述第一柵極絕緣膜相同的絕緣材料形成的側(cè)壁絕緣膜而彼此分開。
2、 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于 所述第二柵電極，由形成在所述第二柵極絕緣膜上的第一電極和形成在所述第一電極上的第二電極構(gòu)成；所述側(cè)壁絕緣膜形成在所述第 一 電極的側(cè)面上。
3、 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于 所述第一電極由第一硅膜構(gòu)成； 所述第二電極由笫二硅膜構(gòu)成；所述第一柵電極由形成在所述第一柵極絕緣膜上的所述第二硅膜構(gòu)成；所述第二電極與所述第一柵電極形成為一體。
4、 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于 所述第一柵電極由形成在所述第一柵極絕緣膜上的第三電極和形成在所述第三電極上的第四電極構(gòu)成；所述側(cè)壁絕緣膜形成在第 一 電極和第三電極之間。
5、 根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于所述第一電極由第一硅膜構(gòu)成； 所述第二電極由第二硅膜構(gòu)成；所述第三電極由第三硅膜構(gòu)成；所述第四電極由所述第二硅膜構(gòu)成；所述第二電極與所述第四電極形成為一體。
6、 根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于 所述第一電極由第一金屬膜構(gòu)成； 所述第二電極由硅膜構(gòu)成； 所述第三電極由第二金屬膜構(gòu)成； 所述第四電極由所述硅膜構(gòu)成； 所述第二電極與所述第四電極形成為一體。
7、 根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于 所述第一金屬膜與所述第二金屬膜由材料或者組成比相互不同的金屬材料形成。
8、 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 所述第一柵電極由第二硅膜構(gòu)成； 所述第二柵電極由第一硅膜構(gòu)成；所述第一柵電極和所述第二柵電極，由于形成在所述第二硅膜上的第 一硅化物層和形成在所述第一硅膜上的第二硅化物層在所述側(cè)壁絕緣膜上 相連接而電連接。
9、 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 進(jìn)一步包括形成在所述第一柵電極上的第一硅化物層、以及 形成在所述第二柵電極上的第二硅化物層。
10、 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 所述第一柵電極由全硅化的第 一硅化物膜構(gòu)成； 所述第二柵電極由全硅化的第二硅化物膜構(gòu)成。
11、 根據(jù)權(quán)利要求IO所述的半導(dǎo)體裝置，其特征在于 所述第一硅化物膜由硅化鎳膜構(gòu)成； 所述第二硅化物膜由富鎳的硅化物膜構(gòu)成。
12、 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于 所述第一柵極絕緣膜由電介質(zhì)膜構(gòu)成； 所述第二柵極絕緣膜由氧化硅膜或者氮氧化硅膜構(gòu)成。
13、 根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于 所述電介質(zhì)膜由金屬氧化膜構(gòu)成。
14、 根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于 所述電介質(zhì)膜中含有鉿、鉭、鋯、鈦、鋁、鈧、釔以及鑭的氧化物中的至少一種氧4k物。
15、 根據(jù)權(quán)利要求IO所述的半導(dǎo)體裝置，其特征在于所述第一柵極絕緣膜由第一電介質(zhì)膜構(gòu)成； 所述第二柵極絕緣膜由第二電介質(zhì)膜構(gòu)成；所述第一電介質(zhì)膜和第二電介質(zhì)膜由材料或者組成比相互不同的絕緣 材料形成。
16、 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于進(jìn)一步包括第三金屬絕緣體半導(dǎo)體晶體管，該第三金屬絕緣體半導(dǎo)體 晶體管具有所述半導(dǎo)體村底的被所述元件隔離區(qū)域包圍的第三活性區(qū)域、 形成在所述第三活性區(qū)域上的第三柵極絕緣膜以及形成在所述第三柵極絕 緣膜上的第三柵電極；所述第三柵極絕緣膜的膜厚比所述第二柵極絕緣膜的膜厚厚，且所述 第三柵極絕緣膜由與所述第二柵極絕緣膜相同的絕緣材料形成。
17、 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于 進(jìn)一步包括:形成在所述第 一柵電極的側(cè)面上的第 一側(cè)壁、形成在所述第一活性區(qū)域的所述第一側(cè)壁的外側(cè)的第一源極 漏極區(qū) 域、 '形成在所述第二柵電極的側(cè)面上的第二側(cè)壁、以及 形成在所述第二活性區(qū)域的所述第二側(cè)壁的外側(cè)的第二源極.漏極區(qū)域。
18、 根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于 進(jìn)一步包括形成在所述第一源極 漏極區(qū)域上的第三硅化物層、以及 形成在所述第二源極.漏極區(qū)域上的第四硅化物層。
19、 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 所述側(cè)壁絕緣膜與所述第一柵極絕緣膜形成為一體。
20、 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于 所述側(cè)壁絕緣膜與所述第一柵極絕緣膜分開形成。
21、 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于 所述第一金屬絕緣體半導(dǎo)體晶體管是N型金屬絕緣體半導(dǎo)體晶體管； 所述第二金屬絕緣體半導(dǎo)體晶體管是P型金屬絕緣體半導(dǎo)體晶體管。
22、 一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置包括具有第一柵極 絕緣膜及第一柵電極的第一金屬絕緣體半導(dǎo)體晶體管、以及具有第二柵極 絕緣膜及第二柵電極的第二金屬絕緣體半導(dǎo)體晶體管，其特征在于該半導(dǎo)體裝置的制造方法包括工序a，在半導(dǎo)體村底形成由元件隔離區(qū)域包圍的所述第一活性區(qū)域 及所述第二活性區(qū)域，與工序b，在所述第一活性區(qū)域上形成所述第一柵極絕緣膜及所述第一 柵電極，同時在所述第二活性區(qū)域上形成所述第二柵極絕緣膜及所述第二 柵電極；所述第二柵極絕緣膜由與所述第一柵極絕緣膜不同的絕緣材料形成； 在所述工序b中，在位于所述第一活性區(qū)域與所述第二活性區(qū)域之間 的所述元件隔離區(qū)域上，所述第一柵電極和所述第二柵電極的上部區(qū)域相 互電連接，同時，所述第一柵電極和所述第二柵電極的下部區(qū)域夾著由與 所述第一柵極絕緣膜相同的絕緣材料形成的側(cè)壁絕緣膜而形成。
23、 根據(jù)權(quán)利要求22所述的半導(dǎo)體裝置的制造方法，其特征在于 所述工序b包括工序bl，在所述第二活性區(qū)域上形成第二柵極絕緣膜形成膜與第一電 極形成膜，工序b2，在所述工序bl之后，在半導(dǎo)體襯底上形成第一柵極絕緣膜 形成膜，工序b3，除去所述第一電極形成膜上的所迷第一柵極絕緣膜形成膜， 來讓所迷第 一柵極絕緣膜形成膜殘留在所述第 一 活性區(qū)域上，工序b4，在所述工序b3之后，在所述半導(dǎo)體襯底上形成第二電極形 成膜，以及工序b5，將所述第一活性區(qū)域上的所述第二電極形成膜及所述第一柵 極絕緣膜形成膜圖案化，來形成由所述第一柵極絕緣膜形成膜構(gòu)成的所述 第一柵極絕緣膜以及由所述第二電極形成膜構(gòu)成的所述第一柵電極，同時， 將所述第二活性區(qū)域上的所述第二電極形成膜與所述第一電極形成膜、以 及所述第二柵極絕緣膜形成膜圖案化，來形成由所述第二柵極絕緣膜形成 膜構(gòu)成的所述第二柵極絕緣膜以及由所述第一電極形成膜與所述第二電極 形成膜構(gòu)成的所述第二柵電極。
24、根據(jù)權(quán)利要求22所述的半導(dǎo)體裝置的制造方法，其特征在于所述工序b，包括工序bl，在所述第二活性區(qū)域上形成第二柵極絕緣膜形成膜以及第一 電極形成膜，工序b2，在所述工序bl之后，在所述半導(dǎo)體村底上形成第一柵極絕 緣膜形成膜以及第二電極形成膜，工序b3，除去所述第一電極形成膜上的所述第一柵極絕緣膜形成膜及 所述第二電極形成膜，來讓所述第一柵極絕緣膜形成膜及所述第二電極形 成膜殘留在所述第一活性區(qū)域上，工序b4,在所述工序b3之后，在所述半導(dǎo)體村底上形成第三電極形 成膜，以及工序b5，將所述第一活性區(qū)域上的所述第三電極形成膜與所述第二電 極形成膜、以及所述第一柵極絕緣膜形成膜圖案化，來形成由所述第一柵 極絕緣膜形成膜構(gòu)成的所述第 一 柵極絕緣膜以及由所述第二電極形成膜與 所述第三電極形成膜構(gòu)成的所述第一柵電極，同時，將所述第二活性區(qū)域 上的所述第三電極形成膜與所述第一電極形成膜、以及所述第二柵極絕緣 膜形成膜圖案化，來形成由所述第二柵極絕緣膜形成膜構(gòu)成的所述第二柵極絕緣膜以及由所述第一電極形成膜與所述第三電極形成膜構(gòu)成的所述第 二柵電極。
25、 根據(jù)權(quán)利要求22所述的半導(dǎo)體裝置的制造方法，其特征在于 所述工序b，包括工序bl,在所述第二活性區(qū)域上形成第二柵極絕緣膜形成膜及第一電 極形成膜，工序b2，在所述工序bl之后，在所述半導(dǎo)體襯底上形成第一柵極絕 緣膜形成膜及第二電極形成膜，工序b3,除去所述第一電極形成膜上的所述第一柵極絕緣膜形成膜及 所述第二電極形成膜，來讓所述第一柵極絕緣膜形成膜及所述第二電極形 成膜殘留在所述第一活性區(qū)域上，以及工序b4，將所述第一活性區(qū)域上的所述第二電極形成膜及所述第一柵 極絕緣膜形成膜圖案化，來形成由所述第 一柵極絕緣膜形成膜構(gòu)成的所述 第一柵極絕緣膜以及由所述第二電極形成膜構(gòu)成的所述第一柵電極，同時， 將所述第二活性區(qū)域上的所述第一電極形成膜及所述第二柵極絕緣膜形成 膜圖案化，來形成由所述第二柵極絕緣膜形成膜構(gòu)成的所述第二柵極絕緣 膜以及由所述述第一電極形成膜構(gòu)成的所述第二柵電極。
26、 根據(jù)權(quán)利要求22所述的半導(dǎo)體裝置的制造方法，其特征在于 進(jìn)一步包括具有第三柵極絕緣膜與第三柵電極的第三金屬絕緣體半導(dǎo)體晶體管；所述工序a包括在所述半導(dǎo)體襯底形成由所述元件隔離區(qū)域包圍的第 三活性區(qū)域的工序；所述工序b包括在所述第三活性區(qū)域上形成所述第三柵極絕緣膜及所 述第三柵電極的工序；所述第三柵極絕緣膜的膜厚比所述第二柵極絕緣膜的膜厚厚，且所述 第三柵極絕緣膜由與所述第二柵極絕緣膜相同的絕緣材料形成。
27、 根據(jù)權(quán)利要求26所述的半導(dǎo)體裝置的制造方法，其特征在于 所述工序b包括工序bl，在所述第三活性區(qū)域上形成第三柵極絕緣膜形成膜， 工序b2,在所述工序bl之后，在所述第二活性區(qū)域上形成第二柵極絕緣膜形成膜，工序b3，在所述第二柵極絕緣膜形成膜及所述第三柵極絕緣膜形成膜上形成第一電極形成膜；工序b4，在所述工序b3之后，在所述半導(dǎo)體襯底上形成第一柵極絕 緣膜形成膜，工序b5,除去所述第一電極形成膜上的所述第一柵極絕緣膜形成膜， 來讓所述第一柵極絕緣膜形成膜殘留在所述第一活性區(qū)域上，工序b6，在所述工序b5之后，在所述半導(dǎo)體襯底上形成第二電極形 成膜，以及工序b7，將所述第一活性區(qū)域上的所述第二電極形成膜及所述第一柵 極絕緣膜形成膜圖案化，來形成由所述第 一柵極絕緣膜形成膜構(gòu)成的所述 第一槺極絕緣膜以及由所述第二電極形成膜構(gòu)成的所述第一柵電極，同時， 將所述第二活性區(qū)域上的所述第二電極形成膜與所述第一電極形成膜、以 及所述第二柵極絕緣膜形成膜圖案化，來形成由所述第二柵極絕緣膜形成 膜構(gòu)成的所述第二柵極絕緣膜以及由所述第一電極形成膜與所述第二電極 形成膜構(gòu)成的所述第二柵電極，進(jìn)一步將所述第三活性區(qū)域上的所述第二 電極形成膜與所述第一電極形成膜、以及所述第三柵極絕緣膜形成膜圖案 化，來形成由所述第三柵極絕緣膜形成膜構(gòu)成的所述第三柵極絕緣膜以及 由所述第一電極形成膜與所述第二電極形成膜構(gòu)成的所述第三柵電極。
28、 根據(jù)權(quán)利要求22所述的半導(dǎo)體裝置的制造方法，其特征在于 該半導(dǎo)體裝置的制造方法進(jìn)一步包括工序c，在所述第一柵電極的側(cè)面上形成第一側(cè)壁，同時在所述第二 柵電極的側(cè)面上形成第二側(cè)壁，工序d,在所述工序c之后，在所述第一活性區(qū)域的所述第一側(cè)壁的 外側(cè)形成第一源極 漏極區(qū)域，以及工序e，在所述工序c之后，在所述第二活性區(qū)域的所述第二側(cè)壁的 外側(cè)形成第二源極 漏極區(qū)域。
29、 根據(jù)權(quán)利要求22所述的半導(dǎo)體裝置的制造方法，其特征在于 所述工序b包括工序bl，在所述第二活性區(qū)域上形成第二柵極絕緣膜形成膜與第一硅膜，工序b2，在所述工序bl之后，在所述半導(dǎo)體村底上形成第一柵極絕 緣膜形成膜，工序b3，除去所述第一硅膜上的所述第一柵極絕緣膜形成膜，來讓所 述第一柵極絕緣膜形成膜殘留在所述第一活性區(qū)域上，工序b4，在所述工序b3之后，在所述半導(dǎo)體村底上形成第二硅膜，工序b5，將所述第一活性區(qū)域上的所述第二硅膜及所述第一柵極絕緣 膜形成膜圖案化，來形成由所述第 一柵極絕緣膜形成膜構(gòu)成的所述笫 一柵 極絕緣膜以及由所述第二硅膜構(gòu)成的第一硅柵電極，同時，將所述第二活 性區(qū)域上的所述第二硅膜與所述第一硅膜、以及所述第二柵極絕緣膜形成 膜圖案化，來形成由所述第二柵極絕緣膜形成膜構(gòu)成的所述第二柵極絕緣 膜以及由所述第一硅膜與所述第二硅膜構(gòu)成的第二硅柵電極，以及工序b6，在所述工序b5之后，將所述第一硅柵電極全硅化來形成所 述第一柵電極，同時將所述第二硅柵電極全硅化來形成所述第二柵電極。
30、根據(jù)權(quán)利要求22所述的半導(dǎo)體裝置的制造方法，其特征在于所述第一柵極絕緣膜由電介質(zhì)膜構(gòu)成；所述第二柵極絕緣膜由氧化硅膜或者氮氧化硅膜構(gòu)成。
全文摘要
本發(fā)明公開了一種半導(dǎo)體裝置及其制造方法。N型MIS晶體管NTr包括形成在半導(dǎo)體襯底100的第一活性區(qū)域100a上的第一柵極絕緣膜105a與形成在第一柵極絕緣膜上的第一柵電極108a；P型MIS晶體管PTr包括形成在半導(dǎo)體襯底的第二活性區(qū)域100b上且由與第一柵極絕緣膜不同的絕緣材料形成的第二柵極絕緣膜103b以及形成在第二柵極絕緣膜上的第二柵電極108b。第一柵電極和第二柵電極的上部區(qū)域在元件隔離區(qū)域上相互電連接，下部區(qū)域夾著由與第一柵極絕緣膜相同的絕緣材料形成的側(cè)壁絕緣膜105xy而彼此分開。于是，在第一MIS晶體管和第二MIS晶體管中高精度地實現(xiàn)由不同的絕緣材料形成的柵極絕緣膜。
文檔編號H01L27/092GK101308847SQ200810003870
公開日2008年11月19日 申請日期2008年1月24日 優(yōu)先權(quán)日2007年5月18日
發(fā)明者佐藤好弘, 小川久 申請人:松下電器產(chǎn)業(yè)株式會社