專利名稱：影像感測器模塊與其方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一影像感測器的結(jié)構(gòu)，特別是關(guān)于一具有晶粒容納凹槽的影 像感測器模塊與其方法。
背景技術(shù)：
數(shù)碼攝像機(jī)朝向家庭設(shè)備發(fā)展?；诎雽?dǎo)體技術(shù)的快速發(fā)展，影像感測 器被廣泛應(yīng)用于數(shù)碼相機(jī)或數(shù)碼攝像機(jī)中。消費(fèi)者的需求逐漸朝著輕量、多 功能及高分辨率邁進(jìn)。為了符合消費(fèi)者的需求，制造相機(jī)與攝像機(jī)的技術(shù)層面一直在進(jìn)步。CCD或CMOS芯片是相機(jī)或攝像機(jī)用以捕捉影像的熱門裝 置，其通過導(dǎo)電黏著劑(conductiveadhesive)而完成晶粒黏貼(diebonded)。 一 般而言，一 CCD或CMOS的電極墊(electrode pad)通過金屬而完成打線接合 (wire-bonded)。打線接合限制了感測器模塊的尺寸。上述裝置由傳統(tǒng)樹脂封 裝方法(resin packaging method)所形成。一常用的影像感測器裝置于其晶圓基底表面上形成一光電二極管的陣 列。形成上述陣列的方法為熟悉此技術(shù)者所熟知。 一般來說，晶圓基底設(shè)置 于一平底支撐架構(gòu)之上并電子連接至復(fù)數(shù)個電子接點(diǎn)(electrical contacts)。上 述基底通過電線而電性連接至支撐架構(gòu)的連接墊(bondingpads)上。之后，此 結(jié)構(gòu)封裝于一可傳導(dǎo)光線的表面之中，讓光線照射于光電二極管陣列之上。 為了制造出一具有較少扭曲偏差(distortion)以及較少色差(chromatic aberration)的平坦影像，需要數(shù)個透鏡布置成一平坦的光學(xué)平面(optical plane)。這將需要許多昂貴的光學(xué)組件(optical elements)。另外，在半導(dǎo)體裝置的領(lǐng)域中，組件的密度不斷的增加且組件的尺寸則 持續(xù)縮小。為了符合上述的情形，高密度裝置的封裝技術(shù)以及連結(jié)技術(shù)的需 求也持續(xù)增長。 一般來說，在覆晶連接方法(flip chip attachment method)中，焊錫凸塊(solder bump)的陣列形成于晶粒的表面上。焊錫凸塊的排列可利用 一焊錫混合材料(solder composite material)透過一錫球罩幕(solder mask)來形 成一由焊錫凸塊所排列成的圖案。芯片封裝的功能包含電源分配(power distribution)、《言號分酉己(signal distribution)、散^l;(heat dissipation),保J戶及支 撐等。由于半導(dǎo)體結(jié)構(gòu)趨向復(fù)雜化，而一般傳統(tǒng)技術(shù)，例如導(dǎo)線架封裝(lead frame package)、軟性封裝(flex package)、剛性封裝(rigid package)技術(shù)，已無 法達(dá)成于晶粒上產(chǎn)生具有高密度組件的小型晶粒。由于一般封裝技術(shù)必須先 將晶圓上的晶粒分割為個別晶粒，再將晶粒分別封裝，因此上述技術(shù)的制造 工藝十分費(fèi)時。因為晶粒封裝技術(shù)與集成電路的發(fā)展有密切關(guān)聯(lián)，因此當(dāng)電 子組件的尺寸要求越來越高時，封裝技術(shù)的要求也越來越高。基于上述的理 由，現(xiàn)今的封裝技術(shù)已逐漸趨向采用球柵陣列封裝(ball grid array, BGA)、覆 晶球柵陣列封裝(flip chip ball grid array, FC-BGA)、芯片尺寸封裝(chip size package, CSP)、晶圓級封裝(Wafer Level Package, WLP)的技術(shù)。應(yīng)可理解 "晶圓級封裝"指晶圓上所有封裝及交互連接結(jié)構(gòu)，如同其它制造工藝步驟， 于切割(singulation)為個別晶粒之前進(jìn)行。 一般而言，在完成所有配裝制造工 藝(assemblingprocesses)或圭寸裝審!j造工藝(packaging processes)之后，由具有復(fù) 數(shù)半導(dǎo)體晶粒的晶圓將個別半導(dǎo)體封裝分離。上述晶圓級封裝具有極小的尺 寸及良好的電性。晶圓級封裝技術(shù)為進(jìn)階的封裝技術(shù)，其中晶粒于晶圓上制造及測試，并 且晶圓利用組裝于表面黏著線(surface-mount line)而進(jìn)行分割(dicing)成為個 別晶粒(singulated)。由于晶圓級封裝技術(shù)利用整個晶圓為主體，而非利用單 一芯片(chip)或晶粒(die)，因此進(jìn)行分割制造工藝之前，須先完成封裝與測試。 再者，晶圓級封裝為進(jìn)階技術(shù)，因此可忽略導(dǎo)線連接、晶粒配置及底部填充。 利用晶圓級封裝技術(shù)，可降低成本及制造時間，并且晶圓級封裝的最終結(jié)構(gòu) 可與晶粒相當(dāng)，因此上述技術(shù)可符合將電子組件微型化(miniaturization)的需 求。因此，本發(fā)明提供一種可以縮減封裝尺寸以及降低成本的影像感測器模塊。發(fā)明內(nèi)容本發(fā)明的一目的在于提供一影像感測器模塊，其于球柵陣列(BGA)/基 板柵格陣列(Land Grid Array, LGA)型式時可不需"接腳(connector)"而連接至母板。本發(fā)明的一目的在于提供一具有印刷電路板(PCB)的影像感測器模塊， 其擁有可供超薄模塊應(yīng)用以及小尺寸(small form factor)的凹槽，并提供簡易 制造工藝予互補(bǔ)式金屬氧化物半導(dǎo)體影像感測器(CMOS image sensor, CIS) 模塊。本發(fā)明的另一 目的在于提供一可去焊重工(re-workable by de-soldering)的影像感測器模塊。本發(fā)明提供一影像感測器模塊結(jié)構(gòu)，包含 一上表面具有晶粒容納凹槽的基底及位于基底中的導(dǎo)電布線； 一具有微透鏡(micro lens)并配置于晶粒容 納凹槽的晶粒； 一介電層形成于晶粒及基底之上； 一導(dǎo)電重布層 (re-distribution conductive layer, RDL)形成于介電層上，其中重布層耦合至晶 粒與導(dǎo)電布線，其中介電層具有一露出微透鏡的開口； 一透鏡架(lensholder) 裝配于基底之上，而一透鏡裝配于此透鏡架的上部， 一濾光片裝配于透鏡及 微透鏡之間。另外，本發(fā)明的結(jié)構(gòu)包含一位于基底上部的透鏡架內(nèi)部的被動 組件(passive device)。須注意的是， 一開口形成于介電層之中并有一為了互補(bǔ)式金屬氧化物半 導(dǎo)體影像感測器(CMOS Image Sensor, CIS)而用以露出晶粒的微透鏡區(qū)域的 頂部保護(hù)層。如有需要保護(hù)微透鏡的區(qū)域，可選擇一外層被覆紅外線濾光片 (IR filter)的透明上蓋并覆蓋于其上。影像感測芯片的微透鏡區(qū)域覆蓋著一層保護(hù)層(薄膜)；上述保護(hù)層(薄膜) 具有防水以及防油的特性故可避免微透鏡區(qū)域上的粒子污染(particlecontamination);保護(hù)層的理想厚度約為O.lnm至0.3|im，而理想的反射率 (reflection index)則為接近空氣的反射率1。上述制造工藝可通過旋涂式玻璃 (spin on glass, SOG)技術(shù)執(zhí)行并可于硅晶圓(silicon wafer)或面板晶圓(panel wafer)的型式中進(jìn)行(較理想的狀況于硅晶圓型式中進(jìn)行以避免于過程中發(fā)生粒子污染)。保護(hù)層的材質(zhì)可為二氧化硅(Si02)、氧化鋁(Al203)或氟化聚合物(fluoro畫polymer)等。上述介電層包含一彈性介電層(elastic dielectric layer)、 一以硅介電 (silicone dielectric)為主的材質(zhì)、苯環(huán)丁烯(benzo-cyclo-butene, BCB)或聚酰亞 胺(polyimide，PI)。以硅介電為主的材質(zhì)包含了硅氧烷聚合物(SINR)、硅氧化 物、硅氮化物或其合成物?；蛘撸鲜鼋殡妼影桓泄鈱?photosensitive layer)。重布層向下經(jīng)由通孔結(jié)構(gòu)連接至端點(diǎn)接觸墊?；椎牟馁|(zhì)包含有機(jī)環(huán)氧化物型(epoxytype)FR4、 FR5、 BT、印刷電路 板(PCB)、合金或金屬。上述合金包含Alloy42 (42%鎳-58%鐵)或柯華合金 (Kovar)(29Q/。鎳-17。/。鈷-54n/。鐵)?；蛘?，基底也可以是玻璃、陶瓷或硅。本發(fā)明還提供一種形成半導(dǎo)體裝置封裝的方法，所述的方法包含提供 一基底一晶粒容納凹槽形成于所述的基底的上表面以及一形成于其中的導(dǎo)電 布線；選出并配置一晶粒至所述的凹槽；清潔晶粒表面以及輸入/輸出墊；形 成一重布層于所述的晶粒；通過揀選配置工具來選出并配置被動組件至所述 的基底；通過紅外線回焊來焊接所述的被動組件至所述的基底；及裝配一透 鏡架于所述的基底。本發(fā)明還提供一種形成半導(dǎo)體裝置封裝的方法，所述的方法包含提供 一基底一第一及第二晶粒容納凹槽形成于所述的基底的一上表面及一下表 面，以及一形成于其中的導(dǎo)電布線；分別選出及配置一第一晶粒及一第二晶 粒于所述的第一及第二晶粒的容納凹槽；分別于所述的第一及第二晶粒上形 成增層；及裝配一透鏡架于所述的基底上。


圖1A、圖IB為根據(jù)本發(fā)明的影像感測器模塊結(jié)構(gòu)的剖面圖。圖2為根據(jù)本發(fā)明的凹槽區(qū)域結(jié)構(gòu)的剖面圖。圖3為根據(jù)本發(fā)明的影像感測器模塊結(jié)構(gòu)的剖面圖。圖4為根據(jù)本發(fā)明的影像感測器模塊結(jié)構(gòu)的剖面圖。圖5為根據(jù)本發(fā)明的影像感測器模塊結(jié)構(gòu)的剖面圖。圖6為根據(jù)本發(fā)明的影像感測器模塊結(jié)構(gòu)的剖面圖。附圖標(biāo)號2基底4晶粒容納凹槽4a晶粒容納凹槽6晶粒8導(dǎo)電布線10端點(diǎn)接觸墊12透鏡架14透鏡16濾光片18微透鏡20保護(hù)層22黏著材質(zhì)24介電層26保護(hù)層28輸入/輸出墊28a第二被動組件30重布層32開口34凹槽區(qū)域36接觸金屬墊38接觸通孔40第二晶粒 錫球40b附著材質(zhì)42通孔結(jié)構(gòu)44端點(diǎn)接觸墊46介電層48第二重布層50介電層52第二重布層54保護(hù)層具體實施方式
本發(fā)明將配合其較佳實施例與后附的圖式詳述于下。應(yīng)可理解，本發(fā)明中的較佳實施例僅用以說明，而非用以限定本發(fā)明。此外，除文中的較佳實 施例外，本發(fā)明亦可廣泛應(yīng)用于其它實施例，并且本發(fā)明并不限定于任何實 施例，而應(yīng)視權(quán)利要求范圍而定。本發(fā)明揭露一種影像感測器模塊的結(jié)構(gòu)，其利用一具有預(yù)形成凹槽的基 底。 一感光材質(zhì)覆蓋于晶粒及預(yù)形成的基底之上。較佳的情況下，感光材質(zhì) 由彈性材質(zhì)所形成。上述影像感測器模塊包含具有可容納影像感測器芯片的凹槽的印刷電路板(PCB)母版并利用增層來裝配。具有超薄結(jié)構(gòu)的模塊薄于 400pm。影像感測芯片可通過晶圓級封裝(wafer level package, WLP)處理以在 微透鏡上形成保護(hù)層，并利用增層于具有被動組件上的模塊形成重布層。微 透鏡上的保護(hù)層可防止芯片遭受粒子感染，其具有防水/防油的特性而且此保 護(hù)層的厚度低于0.5pm。具有紅外線卡(IRcart)的透鏡架可固定于印刷電路板 (PCB)母板(微透鏡區(qū)域上方)上。透過本發(fā)明將可達(dá)成高良率(yield)與高質(zhì)量 的制造工藝。圖1A、圖1B描述了根據(jù)本發(fā)明的一實施例的影像感測器模塊的剖面圖。 如圖1A、圖1B所示，此結(jié)構(gòu)包含了基底2，其具有一可置入一晶粒6的晶 粒容納凹槽4形成于其中。復(fù)數(shù)導(dǎo)電布線(conductive tmces)8設(shè)計于基底2 之中以利電性連接。端點(diǎn)接觸墊10位于基底2的下表面并連接至布線8。 一 透鏡架12形成于基底之上用以架起并保護(hù)透鏡。透鏡14裝配于透鏡架12 的上部。一濾光片16位于基底2的透鏡架12中透鏡14以及微透鏡18之間， 當(dāng)濾光片16與透鏡14結(jié)合時，此濾光片可省略。微透鏡18包含了一保護(hù)層 20形成于其上。晶粒6配置于基底2的晶粒容納凹槽4中并通過一黏著(晶粒附屬于其上) 材質(zhì)22固定。如熟知該項技術(shù)者所知，接觸墊(連接墊)28形成于晶粒6之上。 一感光層或介電層24形成于晶粒6上方并填入晶粒6以及晶粒容納凹槽4 側(cè)壁間的空隙。于微影制造工藝(lithography process)或曝光制造工藝(exposure development procedure)中，復(fù)數(shù)開口將形成于介電層24之內(nèi)。復(fù)數(shù)開口分別對準(zhǔn)(aligned)接觸或輸入/輸出墊(1/0 pad)28。重布層30，亦稱為金屬布線， 通過移除部份形成于介電層上的金屬層而形成于介電層24之上，其中重布層 30通過輸入/輸出墊28以與晶粒6保持電性連接(electrically connected)。部份 重布層的材質(zhì)將重新填入介電層24的開口，因此通過連接墊28上的金屬而 形成接觸。 一保護(hù)層26覆蓋于重布層30之上。上述結(jié)構(gòu)構(gòu)成基板柵格陣列 (LGA)型的影像感測器模塊。須注意的是， 一開口 32形成于介電層26以及為了互補(bǔ)式金屬氧化物半 導(dǎo)體影像感測器(CIS)而用以露出晶粒6的微透鏡18的介電層24之中。 一保 護(hù)層20可形成于位于微透鏡區(qū)域的微透鏡18之上。如熟知該項技術(shù)者所知， 開口 32 —般通過微影制造工藝(photol池ography process)所形成。在一實施例 中，開口 32的下部于通孔(via opening)的形成過程中而吃開(opened)。開口 32的上部則于配置保護(hù)層之后而形成?；蛘?，整個開口 32于微影制造工藝 構(gòu)成保護(hù)層26之后形成。影像感測芯片的微透鏡區(qū)域覆蓋著一層保護(hù)層(薄 膜)20;上述保護(hù)層(薄膜)具有防水以及防油的特性故可避免微透鏡區(qū)域上的 粒子污染(particle contamination)。保護(hù)層的理想厚度約為O.l(im至0.3|am， 而理想的反射率(reflection index)則為接近空氣的反射率1。上述制造工藝可 通過旋涂式玻璃(spin on glass, SOG)技術(shù)執(zhí)行并可于硅晶圓(silicon wafer)或 面板晶圓(panel wafer)的型式中進(jìn)行(較理想的狀況于硅晶圓型式中進(jìn)行以避免于過程中發(fā)生粒子污染)。保護(hù)層的材質(zhì)可為二氧化硅(Si02)、氧化鋁(Al203)或氟化聚合物(fluoro-polymer)等。最后， 一覆蓋著紅外線濾光片(IR filter)的 透明上蓋16形成于微透鏡18之上用以保護(hù)微透鏡(在本發(fā)明中，此過程可略 過的)。此透明上蓋16由玻璃、石英等所形成。需注意的是，被動組件28可 形成于基底之上以及透鏡架12之中。圖2顯示出凹槽區(qū)域34的剖面圖。如圖所示，接觸金屬墊36形成于基 底2之上。 一接觸通孔(contact via)38對準(zhǔn)接觸金屬墊36。晶粒6可通過重 布層30以及墊28而連接至印刷電路板(PCB)中的布線8。介電層24的材質(zhì)24填入晶粒6以及晶粒容納凹槽4側(cè)壁間的空隙。圖3顯示出本發(fā)明的另一實施例，由于大部分的結(jié)構(gòu)與圖1A相似，因 此省略了詳細(xì)敘述。 一第二晶粒40裝配于基底2的下表面以及透鏡架12之 外。在一例中，第二晶粒40通過覆晶凸塊(flip chip bump)以及重布層而裝配。 為了自動對焦，第二晶粒是數(shù)字信號處理器(digital signal processor, DSP)或微 控制器(microcontrollerunit，MCU)。 一介電層46形成于基底的下表面。通孔 結(jié)構(gòu)42形成于介電層46之中而端點(diǎn)接觸墊44耦合至通孔結(jié)構(gòu)42。第二被 動組件28a可形成于基底2的下表面并覆蓋于介電層46之下。圖4詳細(xì)描述了圖3中的基底2以及形成于其上的組件。第二晶粒40 包含了用以耦合至位于基底2下表面布線8的錫球(solder joint) 40a。第一以 及第二被動組件可通過表面黏著技術(shù)(surface mounting technology, SMT)而形 成。或者，如圖5所示，另一晶粒容納凹槽4a形成于基底2的下表面，用以 配置第二晶粒40(為自動對焦的數(shù)字信號處理器(DSP)或微控制器(MCU))。 一 第二重布層48建造于第二晶粒40之上以利電性連接。為求得較佳的表面形 貌(topography)，第二被動組件28a可形成于基底2之中。端點(diǎn)接觸墊44耦 合至布線8。圖6顯示出圖5中的基底2以及形成于其上的組件的細(xì)節(jié)。第 二晶粒40經(jīng)由附著材質(zhì)40b而裝配于晶粒容納凹槽4a之中。 一介電層50 形成于第二晶粒40之上，而一第二重布層52則形成于介電層50之上。 一保 護(hù)層54形成第二重布層52之上以發(fā)揮保護(hù)的作用。第二被動組件28a可坎 入于基底2之中。凸塊型式的端點(diǎn)接觸墊44則耦合至布線8。此型式稱為球 柵陣列(BGA)型式。較佳的情況下，基底2的材料為有機(jī)基底例如FR5、 BT (Bismaleimide triazine)、具有已定義凹槽(defmed cavity)的印刷電路板(PCB)或具有預(yù)蝕刻電 路(pre etching circuit)的Alloy42 。具有高玻璃轉(zhuǎn)移溫度(glass transition temperature, Tg)的有機(jī)基底為環(huán)氧化物型(epoxy type) FR5或BT型基底。Alloy42由鎳(42%)以及鐵(58%)所組成。也可使用Kovar，其成份為鎳(29%)、 鈷(17%)以及鐵(54%)。基于其較低的熱膨脹系數(shù)(CTE)，玻璃、陶瓷、硅亦 可做為基底。凹槽4以及4a的厚度可以比晶粒6以及40稍微厚一點(diǎn)。而深 度也可以更深一點(diǎn)。基底可為圓形(round type)，例如晶圓型(wafer type),且其直徑(diameter) 可為200、 300 mm或更高。也可以采用矩形(rectangular type)，例如面板型 (panel form)?；?與晶粒容納凹槽4以及內(nèi)建電路(built in circuit) 8同時形 成。在本發(fā)明的一實施例中，理想的介電層24由硅介電材質(zhì)所制造的一彈性 材質(zhì)。硅介電材質(zhì)包含了硅氧烷聚合物(SINR)、硅氧化物、硅氮化物或其合 成物。在另一實施例中，上述介電層由一包含苯環(huán)丁烯(BCB)、環(huán)氧化物 (epoxy)、聚酰亞胺(PI)或樹脂的材質(zhì)所組成。在較佳的情況下，為了制造工 藝的簡便，上述介電層是一感光層。在本發(fā)明的一實施例中，上述彈性介電 層為一種熱膨脹系數(shù)(CTE)大于100(ppm/。C)、延伸速率(elongation rate)約40 %(較佳的為30 %至50 X)及硬度(hardness)介于塑膠與橡膠間的材質(zhì)。彈性 介電層24的厚度依照溫度循環(huán)試驗(tempemture cycling test)期間重布層/介電 層界面中所累積的應(yīng)力(stress)而決定。在本發(fā)明的一實施例中，重布層的材質(zhì)包含鈦/銅/金合金(Ti/Cu/Au alloy) 或鈦/銅/鎳/金合金(Ti/Cu/Ni/Au alloy);重布層的厚度介于2|im及15pm之間。 鈦/銅合金(Ti/Cu alloy)利用濺鍍(sputtering)技術(shù)所形成，例如晶種金屬層(seed metal layers)，而銅/金(Cu/Au)或銅/鎳/金合金(Cu/Ni/Au alloy)由電鍍 (electroplating)技術(shù)所形成，利用電鍍制造工藝形成重布層可使重布層具有足 夠的厚度以容忍溫度循環(huán)期間的熱膨脹系數(shù)不相符(mismatching)。金屬墊可 為鋁或銅或其組合。在擴(kuò)散式晶圓級封裝(fan out type wafer level packaging, FO-WLP)結(jié)構(gòu)的一例中，其利用硅氧烷聚合物(SINR)為彈性介電層而銅為重 布層金屬。根據(jù)不包含于本說明書的應(yīng)力分析，累積于重布層/介電層界面中的應(yīng)力降低了。如圖1A至圖6所示，重布層金屬由晶粒6扇出(擴(kuò)散)，并且往下與結(jié)構(gòu) 下的端點(diǎn)接觸墊10或44連接。其不同于迭層于晶粒上方的先前技術(shù)，其并 因此而增加封裝厚度。然而，上述先前技術(shù)違反了減低晶粒封裝厚度的原則。 相反的，本發(fā)明的端點(diǎn)接觸墊位于晶粒墊側(cè)邊的對面的表面上。連接布線8 穿過基底2。因此可縮減晶粒封裝的厚度。本發(fā)明的封裝將較先前技術(shù)為薄。 再者，基底于封裝前預(yù)先形成。凹槽4以及布線8也預(yù)先形成的。因此，生 產(chǎn)率(throughput)可較以往更為增進(jìn)。本發(fā)明揭露一種不需在重布層上堆棧增 層(built-up layers)的擴(kuò)散式晶圓級封裝(WLP)技術(shù)。本發(fā)明提供了互補(bǔ)式金屬氧化物半導(dǎo)體影像感測器(CIS)晶粒凹槽予印 刷電路板(PCB)(FR5/BT)。接著，下一步選出互補(bǔ)式金屬氧化物半導(dǎo)體影像感 測器(CIS)晶粒(于藍(lán)膜框(blue tape frame)中)并置入晶粒容納凹槽中。然后， 將黏著材料熱固(cured)以清潔晶粒表面以及金屬墊。重布層(RDL)通過實施 增層(重布層(RDL))的過程而加以形成。接著，通過揀選配置工具(picking and placing tool)而選擇并配置被動組件于印刷電路板(PCB)上。接下來，通過紅 外線回焊(IRreflow)而焊接印刷電路板(PCB)以及被動組件，并清潔印刷電路 板(PCB)的助熔劑(flux)。下一步驟裝配透鏡架及將其固定于印刷電路板(PCB) 上，而隨后則進(jìn)行模塊測試。另 一方法更進(jìn)一步包含了選出覆晶晶粒(數(shù)字信號處理器(DSP)或微控制 器(MCU))以及被動組件，并在執(zhí)行紅外線回焊之前將上述組件裝配至基底的 下表面。在多芯片的應(yīng)用(multi-chip application)上，步驟包含提供印刷電路板 (PCB)(FR5/BT)予互補(bǔ)式金屬氧化物半導(dǎo)體影像感測器(CIS)晶粒以及微控制 器(MCU)/數(shù)字信號處理器(DSP)晶粒凹槽；挑選出微控制器(MCU)晶粒/裸晶 并裝配至FR5/BT的下側(cè)部；熱固后清潔表面并形成增層；選出互補(bǔ)式金屬 氧化物半導(dǎo)體影像感測器(CIS)晶粒并裝配至FR5/BT的上側(cè)部；熱固后清潔晶粒表面以及金屬墊；形成增層(builduplayers)(重布層(RDL));選出并配置 被動組件至印刷電路板(PCB)上；通過紅外線回焊焊接印刷電路板(PCB)以及 被動組件；清潔印刷電路板(PCB)的助熔劑(flux);裝配透鏡架及將其固定于 印刷電路板(PCB)上；模塊測試。 本發(fā)明的優(yōu)點(diǎn)如下在球柵陣列(BGA)/基板柵格陣列(LGA)型式時，模塊以及母板的連結(jié)不 需"接腳"；利用增層制造工藝將互補(bǔ)式金屬氧化物半導(dǎo)體影像感測器(CIS)模塊裝 配至母板上；可供超薄模塊的具有凹槽的印刷電路板(PCB); 小尺寸(form factor);提供簡易制造工藝予互補(bǔ)式金屬氧化物半導(dǎo)體影像感測器(CIS)模塊； 焊錫連結(jié)端(solderjointerminal)的針腳是標(biāo)準(zhǔn)規(guī)格； 模塊可去焊重工(re-workable by de-soldering)于母板的； 模塊/系統(tǒng)裝配制造過程中具有最高良率； 微透鏡的上具有保護(hù)層用以防止粒子污染； 低成本基底(PCB-FR4或FR5/BT型式)；通過增層制造工藝而達(dá)成高良率。本發(fā)明以較佳實施例說明如上，然其并非用以限定本發(fā)明所主張的專利 權(quán)利范圍。其專利保護(hù)范圍當(dāng)視權(quán)利要求范圍及其等同領(lǐng)域而定。凡熟悉此 領(lǐng)域的技術(shù)者，在不脫離本專利精神或范圍內(nèi)，所作的更動或潤飾，均屬于 本發(fā)明所揭示精神下所完成的等效改變或設(shè)計，且應(yīng)包含在權(quán)利要求范圍內(nèi)。
權(quán)利要求
1.一種影像感測器結(jié)構(gòu)，其特征在于，所述的影像感測器結(jié)構(gòu)包含一基底、具有可容納第一晶粒的凹槽于所述的基底的上表面以及位于基底中的導(dǎo)電布線；一具有微透鏡并配置于所述的第一晶粒容納凹槽中的第一晶粒；一第一介電層形成于所述的第一晶粒及所述的基底；一第一導(dǎo)電重布層形成于所述的第一介電層上，其中所述的第一重布層耦合至所述的第一晶粒及所述的導(dǎo)電布線，其中所述的第一介電層具有一露出微透鏡的開口；一透鏡架裝配于基底之上，所述的透鏡架具有一透鏡裝配于所述的透鏡架的上部。
2. 如權(quán)利要求1所述的影像感測器結(jié)構(gòu)，其特征在于，所述的影像感測 器結(jié)構(gòu)更包含一位于所述的基底上部的透鏡架內(nèi)部的第一被動組件； 一紅外線濾光片裝配于所述的透鏡及所述的微透鏡中； 一感光層于第一介電層中。
3. 如權(quán)利要求1所述的影像感測器結(jié)構(gòu)，其特征在于，所述的影像感測 器結(jié)構(gòu)更包含一第二晶粒裝配于所述的基底的下表面。
4. 如權(quán)利要求3所述的影像感測器結(jié)構(gòu)，其特征在于，所述的第二晶粒 裝配于形成于所述的基底的所述的下表面的一第二晶粒容納凹槽。
5. 如權(quán)利要求4所述的影像感測器結(jié)構(gòu)，其特征在于，所述的影像感測 器結(jié)構(gòu)更包含一第二重布層形成于所述的第二晶粒的主動面上。
6. 如權(quán)利要求3所述的影像感測器結(jié)構(gòu)，其特征在于，所述的影像感測 器結(jié)構(gòu)更包含一保護(hù)介電層形成于所述的下表面用以覆蓋所述的基底；一位于所述的基底的所述的下表面的第二被動組件； 一形成于所述的基底的所述的下表面的端點(diǎn)接觸。
7. 如權(quán)利要求l所述的影像感測器結(jié)構(gòu)，其特征在于，所述的影像感測 器結(jié)構(gòu)更包含一保護(hù)層形成于所述的微透鏡上用以預(yù)防粒子污染，其中所述 的保護(hù)層具有防水以及防油的特性。
8. —種形成半導(dǎo)體裝置封裝的方法，所述的方法包含 提供一基底一晶粒容納凹槽形成于所述的基底的上表面以及一形成于其中的導(dǎo)電布線；選出并配置一晶粒至所述的凹槽；清潔晶粒表面以及輸入/輸出墊；形成一重布層于所述的晶粒；通過揀選配置工具來選出并配置被動組件至所述的基底； 通過紅外線回焊來焊接所述的被動組件至所述的基底；及 裝配一透鏡架于所述的基底。
9. 如權(quán)利要求8所述的方法，所述的方法更包含選出一覆晶晶粒，并于執(zhí)行所述的紅外線回焊之前裝配所述的覆晶晶粒 至所述的基底的一下表面上；于執(zhí)行所述的紅外線回焊之前選出并配置被動組件至所述的基底上。
10. —種形成半導(dǎo)體裝置封裝的方法，所述的方法包含 提供一基底一第一及第二晶粒容納凹槽形成于所述的基底的一上表面及一下表面，以及一形成于其中的導(dǎo)電布線；分別選出及配置一第一晶粒及一第二晶粒于所述的第一及第二晶粒的容 納凹槽；分別于所述的第一及第二晶粒上形成增層；及 裝配一透鏡架于所述的基底上。
全文摘要
本發(fā)明提供一種影像感測器模塊與其方法，所述的影像感測器模塊包含一上表面具有晶粒容納凹槽的基底、位于基底中的導(dǎo)電布線及一具有微透鏡并配置于晶粒容納凹槽中的晶粒。一介電層形成于晶粒與基底之上，一導(dǎo)電重布層形成于介電層之上，其中重布層耦合至晶粒與導(dǎo)電布線，而介電層具有一露出微透鏡的開口。一透鏡架裝配于基底之上，而一透鏡裝配于此透鏡架的上部。一濾光片裝配于透鏡及微透鏡之間。另外，本發(fā)明的結(jié)構(gòu)包含一位于基底上部的透鏡架內(nèi)部的被動組件。
文檔編號H01L23/48GK101232033SQ20081000395
公開日2008年7月30日 申請日期2008年1月23日 優(yōu)先權(quán)日2007年1月23日
發(fā)明者張瑞賢, 楊文焜, 林志偉, 王東傳, 許獻(xiàn)文 申請人:育霈科技股份有限公司