專利名稱：非易失性存儲(chǔ)裝置及其操作方法
非易失性存儲(chǔ)裝置及其操作方法 技術(shù)領(lǐng)域示例實(shí)施例可涉及半導(dǎo)體裝置，例如，涉及非易失性存儲(chǔ)裝置和/或操作 非易失性存儲(chǔ)裝置的方法。
背景技術(shù)：
非易失性存儲(chǔ)裝置(例如閃存)可被分為NAND型和NOR型。NAND 型和NOR型閃存裝置可具有利用塊擦除(block erase)特性的較快的擦除特 性。NAND型和NOR型閃存裝置可具有不同的編程和/或讀取方法，并可具 有不同的集成度。由于存在這些差異，使得NAND型和NOR型閃存裝置不 能用于相近的應(yīng)用。因?yàn)樵贜OR型閃存裝置中隨機(jī)存取會(huì)較容易，所以NOR型閃存裝置可 具有較快的讀取速度，并可更容易地使程序能夠被選擇性地存儲(chǔ)在其中。因 為在NOR型閃存裝置中可采用溝道熱電子注入(CHEI)法，所以操作電壓 會(huì)較高。為了防止或減少因操作電壓較高導(dǎo)致的穿通現(xiàn)象(punch-through), 要縮短溝道長(zhǎng)度會(huì)比較困難。此外，NOR型閃存裝置在讀取操作中可通過位線釋放先前完成編程的單 元(cell)中的電荷。這種放電可被稱作"漏干擾(drain disturbance )" 。 NOR 型閃存裝置可具有如果存在過擦除單元?jiǎng)t在讀取操作中不會(huì)被讀取的截止單 元(off-cell )。發(fā)明內(nèi)容申請(qǐng)人已經(jīng)認(rèn)識(shí)到現(xiàn)有技術(shù)中的存儲(chǔ)裝置的不足之處，示例實(shí)施例可提 供沒有相關(guān)技術(shù)的NOR型閃存裝置的上述缺點(diǎn)的非易失性存儲(chǔ)裝置。示例實(shí)施例還可提供操作非易失性存儲(chǔ)裝置的方法。示例實(shí)施例可提供非易失性存儲(chǔ)裝置，所述非易失性存儲(chǔ)裝置包括第 一控制柵極，在半導(dǎo)體基底上；第一電荷存儲(chǔ)層，位于半導(dǎo)體基底和第一控 制柵極之間；源區(qū)，限定在位于第一控制柵極的第一側(cè)的半導(dǎo)體基底中；第一輔助柵極，位于第一控制柵極的第二側(cè)，并凹陷到半導(dǎo)體基底中；第一漏區(qū)，限定在位于第一輔助柵極的第一側(cè)的半導(dǎo)體基底中，所述第一輔助柵極的第一側(cè)與第一控制柵極相對(duì)；和/或位線，連接到第一漏區(qū)。第一電荷存儲(chǔ)層的底表面可高于第一輔助柵極的頂表面。示例實(shí)施例的 非易失性存儲(chǔ)裝置還可包括第一溝道區(qū)，在半導(dǎo)體基底的位于第一控制柵 極下面的表面附近；和/或第二溝道區(qū)，在半導(dǎo)體基底的環(huán)繞第一輔助柵極的 表面附近。第 一 溝道區(qū)和第二溝道區(qū)可彼此連接。示例實(shí)施例可提供非易失性存儲(chǔ)裝置，所述非易失性存儲(chǔ)裝置包括單 元陣列，在單元陣列中，具有串聯(lián)連接的存儲(chǔ)器晶體管和/或輔助晶體管的多 個(gè)單位單元可按矩陣排列；多條位線，沿著單元陣列中的不同的行布置；和/ 或多條字線，沿著單元陣列中的不同的列布置。存儲(chǔ)器晶體管可包括控制 柵極，在半導(dǎo)體基底上；電荷存儲(chǔ)層，位于半導(dǎo)體基底和控制柵極之間；和/ 或源區(qū)，位于控制柵極一側(cè)的半導(dǎo)體基底中。輔助晶體管可包括輔助柵極， 位于控制柵極的一側(cè)，并凹陷到半導(dǎo)體基底中；和/或漏區(qū)，限定在位于輔助 柵極的一側(cè)的半導(dǎo)體基底中，所述輔助柵極的一側(cè)與控制柵極相對(duì)。多條位 線中的每條可連接到布置在同 一行中的單位單元中的輔助晶體管的漏區(qū)，多 條字線中的每條可連接到布置在同一列中的單位單元中的存儲(chǔ)器晶體管的控 制柵極。一對(duì)單位單元中的源區(qū)可被共用。所述一對(duì)單位單元可被限定在多條位 線中的兩條相鄰的位線之間，并可被布置在同一行中。示例實(shí)施例的非易失 性存儲(chǔ)裝置還可包括布置在單元陣列中的不同列中的多條源線，從而布置在 同 一列中的源區(qū)可相互連接。示例方法可包括操作非易失性存儲(chǔ)裝置的方法，所述方法包括執(zhí)行選擇 多個(gè)單位單元中的一個(gè)或更多個(gè)單位單元以將數(shù)據(jù)存儲(chǔ)在所選擇的單位單元 中的編程操作。在編程操作中，除了所選擇的單位單元之外的其它單位單元 中的輔助晶體管可截止。示例方法還可包括選才奪多個(gè)單位單元中的一個(gè)或更多個(gè)單位單元以讀取 單位單元的數(shù)據(jù)狀態(tài)的讀取操作。在讀取操作中，除了所選擇的單位單元之 外的其它單位單元中的輔助晶體管可截止。


通過詳細(xì)描述附圖，示例實(shí)施例的上述和其它特征和/或優(yōu)點(diǎn)將變得更清楚，在附圖中圖1是示例實(shí)施例的非易失性存儲(chǔ)裝置的電路圖； 圖2是示例實(shí)施例的非易失性存儲(chǔ)裝置的剖視圖；圖3是示出了圖2中的示例實(shí)施例的非易失性存儲(chǔ)裝置的操作特性的剖 視圖；圖4是示例實(shí)施例的非易失性存儲(chǔ)裝置的透視圖；圖5是示出了通過對(duì)圖4中的示例實(shí)施例的非易失性存儲(chǔ)裝置進(jìn)行仿真 得到的電子密度分布的透視圖；圖6是示出了圖4中的示例實(shí)施例的非易失性存儲(chǔ)裝置的電壓-電流特性 的曲線圖；圖7是示例實(shí)施例的非易失性存儲(chǔ)裝置的電路圖；圖8是示出了圖7中的示例實(shí)施例的非易失性存儲(chǔ)裝置的示例編程操作 的電路圖；圖9是示出了圖7中的示例實(shí)施例的非易失性存儲(chǔ)裝置的示例實(shí)施例的 讀取操作的電路圖。
具體實(shí)施方式
現(xiàn)在，在下文中將參照附圖來更充分地描述示例實(shí)施例。然而，示例實(shí) 施例可以以許多不同的形式來實(shí)施，而不應(yīng)該-故理解為限于這里闡述的示例 實(shí)施例。相反，提供這些實(shí)施例，使得本公開將是徹底的，并將把范圍充分 地傳達(dá)給本領(lǐng)域的技術(shù)人員。在附圖中，為了清晰起見，夸大了層和區(qū)域的 厚度。在整個(gè)說明書中，相同的標(biāo)號(hào)表示相同的元件。應(yīng)該理解的是，當(dāng)元件被稱作連接到或結(jié)合到另一元件時(shí)，該元件可以 直接連接到或直接結(jié)合到另一元件，或者可存在中間元件。相反，當(dāng)元件被 稱作直接連接到或直接結(jié)合到另一元件時(shí)，不存在中間元件。用于描述元件 之間的關(guān)系的其它詞語(例如，"在…之間"與"直接在...之間"、"與...相鄰" 與"與...直接相鄰"等)應(yīng)該以類似的方式來解釋。這里使用的術(shù)語只是出于描述特定實(shí)施例的目的，而不意在限制示例實(shí) 施例。如這里所使用的，除非上下文中另外清楚地表示，否則單數(shù)形式意在 還包括復(fù)數(shù)形式。還應(yīng)該理解的是，當(dāng)術(shù)語"包括"和/或"包含"在這里使用時(shí)，其表明所述特征、整體、步驟、操作、元件和/或組件的存在，而不排 除存在或添加一個(gè)或多個(gè)其它特征、整體、步驟、操作、元件、組件和/或它 們的組。如這里所使用的，術(shù)語"和/或"包括一個(gè)或多個(gè)相關(guān)所列項(xiàng)的任一 組合和全部組合。應(yīng)該理解的是，雖然可在這里使用術(shù)語"第一"、"第二"、"第三"等來 描述不同的元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、 層和/或部分不應(yīng)該受這些術(shù)語限制。這些術(shù)語只是用來將一個(gè)元件、組件、 區(qū)域、層或部分與另一元件、組件、區(qū)域、層或部分區(qū)分開。因此，在不脫 離示例實(shí)施例的范圍的情況下，下面討論的第一元件、組件、區(qū)域、層或部 分可以被稱作第二元件、組件、區(qū)域、層或部分。為了描述方便，在這里可以使用空間相對(duì)術(shù)語比如"在...下面"、"在… 以下"、"下面的"、"在…以上"、"上面的"等來描述如附圖中示出的一個(gè)元 件或特征與其它元件或特征之間的關(guān)系。應(yīng)該理解的是，空間相對(duì)術(shù)語意在 除了包括附圖中描述的方位之外還包括裝置在使用或操作中的不同方位。例 如，如果將附圖中的裝置翻轉(zhuǎn)，則被描述為"在"其它元件或特征"以下" 或"下面"的元件將隨后被定位為"在"其它元件或特征"以上"。因此，例 如，術(shù)語"在...以下"可以包括"在…以上"和"在...以下"兩個(gè)方位。也 可將裝置另外定位(旋轉(zhuǎn)卯度或以其它方位來觀察或參照)，并應(yīng)該相應(yīng)解 釋這里使用的空間相對(duì)描述符。在這里參照作為理想實(shí)施例的示意圖(和中間結(jié)構(gòu))的剖視圖來描述示 例實(shí)施例。同樣地，可預(yù)料到的是由例如制造技術(shù)和/或公差造成的示圖的形 狀的變化。因此，示例實(shí)施例不應(yīng)該被理解為限于這里示出的區(qū)域的特定形 狀，而是可包括例如由制造造成的形狀的偏差。例如，示出為矩形的注入?yún)^(qū) 在其邊緣處可具有倒圓的特征或彎曲的特征和/或具有梯度(例如，注入濃度 梯度)，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的突然變化。同樣，由注入形成的埋區(qū)會(huì) 導(dǎo)致在埋區(qū)和會(huì)發(fā)生注入的表面之間的區(qū)域中的一些注入。因此，附圖中示 出的區(qū)域本質(zhì)上是示意性的，它們的形狀不是必須示出裝置的區(qū)域的真實(shí)形 狀，并不限制范圍。除非另外限定，否則這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語) 的含義與示例實(shí)施例所屬領(lǐng)域的普通技術(shù)人員通常理解的含義相同。還應(yīng)該 理解的是，術(shù)語(比如在通用字典里定義的術(shù)語)應(yīng)該被理解為其含義與相關(guān)領(lǐng)域的環(huán)境中它們的含義一致，并且除非在這里^^皮特定地定義，否則不應(yīng) 該以理想化或過于正式的含義來解釋這些術(shù)語。示例實(shí)施例的非易失性存儲(chǔ)裝置可包括EEPROM和/或閃存裝置。然而， 本發(fā)明的保護(hù)范圍不限于示例實(shí)施例中的這些指定。 圖l是示例實(shí)施例的非易失性存儲(chǔ)裝置的電路圖。如圖1所示，示例實(shí)施例的非易失性存儲(chǔ)裝置可包括串聯(lián)連接的一對(duì)單 位單元(unit cell) C。每個(gè)單位單元C可包括可串聯(lián)連接的存儲(chǔ)器晶體管TM 和/或輔助晶體管Ta。單位單元C可對(duì)稱地布置，并可包括基本類似的結(jié)構(gòu)。一對(duì)存儲(chǔ)器晶體管TM中的每個(gè)可包括存儲(chǔ)節(jié)點(diǎn)SN和/或控制柵CG。存 儲(chǔ)節(jié)點(diǎn)SN可用于存儲(chǔ)電荷，控制柵CG可用于控制存儲(chǔ)器晶體管Tm的操作。 一對(duì)輔助晶體管TA中的每個(gè)可包括用于使輔助晶體管導(dǎo)通或截止的輔助柵 AG。輔助晶體管Ta可包括例如MOS場(chǎng)效應(yīng)晶體管或其它合適的晶體管。一對(duì)字線WL均可連接到存儲(chǔ)器晶體管Tm的控制柵CG。 一對(duì)輔助線 AL中的每條均可連接到輔助晶體管TA的輔助柵AG。位線BL可連接到輔助 晶體管Ta的端部。存儲(chǔ)器晶體管Tm的端部可共用源殘SL。源線SL可接地， 并位于存儲(chǔ)器晶體管TM之間，以被一對(duì)單位單元C共用。在示例實(shí)施例中， 一對(duì)單位單元C可以是最小的重復(fù)的結(jié)構(gòu)，在該結(jié)構(gòu) 中，源線SL可以被一對(duì)單位單元C共用。可選擇地， 一對(duì)單位單元C可被 稱作單個(gè)單元。圖2是示例實(shí)施例的非易失性存儲(chǔ)裝置的剖視圖。圖2中的示例實(shí)施例 可對(duì)應(yīng)于圖1中的兩個(gè)單位單元C的電路圖。如圖2所示，在半導(dǎo)體基底105上可形成一對(duì)控制柵極135 (第一控制 柵極和第二控制柵極)?？稍诳刂茤艠O135之間的半導(dǎo)體基底105中限定源區(qū) 140。 一對(duì)輔助纟冊(cè)4及115 (第一輔助;斷極和第二輔助4冊(cè);f及)可凹陷到位于控制 柵極135的側(cè)面的半導(dǎo)體基底105中，使得一對(duì)控制柵極135可位于一對(duì)輔 助柵極115之間。 一對(duì)漏區(qū)145 (第一漏區(qū)和第二漏區(qū))可限定在位于輔助 柵極115側(cè)面的半導(dǎo)體基底105中，使得一對(duì)輔助柵極115可位于一對(duì)漏區(qū) 145之間。半導(dǎo)體基底105可包括例如Si、 Ge、 Si/Ge和/或其它合適的半導(dǎo)體材料。 半導(dǎo)體基底105可具有體晶片(bulk wafer)結(jié)構(gòu)，并且還可包括這樣的體晶 片上的外延層?？赏ㄟ^將雜質(zhì)注入到半導(dǎo)體基底105中來形成源區(qū)140和漏區(qū)145。例 如，如果半導(dǎo)體基底105具有第一導(dǎo)電類型，則源區(qū)140和漏區(qū)145可摻雜 有具有第二導(dǎo)電類型的雜質(zhì)，其中，第二導(dǎo)電類型可與第一導(dǎo)電類型相反。 例如，第一導(dǎo)電類型可以是n型，第二導(dǎo)電類型可以是p型；或者，第一導(dǎo) 電類型可以是p型，第二導(dǎo)電類型可以是n型。一對(duì)電荷存儲(chǔ)層125 (第一電荷存儲(chǔ)層和第二電荷存儲(chǔ)層)可位于半導(dǎo) 體基底105和控制柵極135之間。每層電荷存儲(chǔ)層125可對(duì)應(yīng)于圖1中的存 儲(chǔ)節(jié)點(diǎn)SN。 一對(duì)隧穿絕緣層120 (第一隧穿絕緣層和第二隧穿絕緣層)中的 每層均可位于半導(dǎo)體基底105和電荷存儲(chǔ)層125之間。 一對(duì)阻擋絕緣層130 (第一阻擋絕緣層和第二阻擋絕緣層)中的每層均可位于控制柵極135和電 荷存儲(chǔ)層125之間。 一對(duì)柵絕緣層110 (第一柵絕緣層和第二柵絕緣層)中 的每層均可位于半導(dǎo)體基底105和輔助柵極115之間。柵絕緣層110、隧穿絕緣層120和阻擋絕緣層130中的每層可分別包括例 如氧化物層、氮化物層和高介電常數(shù)層。高介電常數(shù)層可以是介電常數(shù)大于 氧化物層和氮化物層的介電常數(shù)的絕緣層。每層電荷存儲(chǔ)層125可包含多晶 硅、氮化物、點(diǎn)和/或納米晶。點(diǎn)和/或納米晶可以是例如金屬和/或硅的精細(xì) 結(jié)構(gòu)。控制柵極135、電荷存儲(chǔ)層125和/或源區(qū)140可以形成圖1所示的存儲(chǔ) 器晶體管Tm。在這種情況下，源區(qū)140可以被存儲(chǔ)器晶體管Tm共用。輔助 柵極115和/或漏區(qū)145可形成圖1所示的輔助晶體管TA。每個(gè)存儲(chǔ)器晶體管 丁m可具有平面型結(jié)構(gòu)，每個(gè)輔助晶體管Ta可以是凹陷結(jié)枸(recessed structure )?？刂茤艠O135和輔助柵極115可具有不同的高度。每層電荷存儲(chǔ)層125 的底表面可高于輔助4冊(cè)極115的頂表面。因此，控制4冊(cè)極135和輔助柵極115 可一維地相鄰而互不接觸。即，控制柵極135和輔助柵才及115可水平地靠近 或"疊置"，而在豎直方向上彼此分隔開。可在半導(dǎo)體基底105的在控制柵極135下面的表面附近限定第一溝道區(qū) 165?？稍诎雽?dǎo)體基底105的環(huán)繞輔助柵極115的表面附近限定第二溝道區(qū) 170。如果存儲(chǔ)器晶體管Tm和輔助晶體管ta導(dǎo)通，則第一溝道區(qū)165和第二 溝道區(qū)170可以是反型區(qū)(inversion region )。第一溝道區(qū)165和第二溝道區(qū) 170可以是導(dǎo)電通路。因?yàn)榭刂茤艠O135和輔助柵極115可以在水平方向上靠近，所以第一溝 道區(qū)165和第二溝道區(qū)170可以彼此導(dǎo)電地連接。因此，在控制柵極135和 輔助柵極115之間可以不需要源區(qū)或漏區(qū)(未示出)。由此，可以提高示例實(shí) 施例的非易失性存儲(chǔ)裝置的集成度。在示例實(shí)施例中，電荷會(huì)從源區(qū)140通 過第一溝道區(qū)165和第二溝道區(qū)170流入到漏區(qū)145。在另一示例實(shí)施例中，附加的源區(qū)或漏區(qū)(未示出)可位于控制柵極135 和輔助柵極115之間。源區(qū)140可用作源線SL(圖1 )。源線SL可從源區(qū)140開始在隔離層(未 示出)以下延伸。位線160可連接到漏區(qū)145。例如，位線160可包括接觸 塞(contact plug )和/或金屬線?？蛇x擇地，源線SL可以是在半導(dǎo)體基底105 上與源區(qū)140電連接的金屬線。圖3是示出了圖2中的示例實(shí)施例的非易失性存儲(chǔ)裝置的操作特性的剖 視圖。如圖3所示，導(dǎo)通電壓(例如，大約3V至大約9V)可以施加到控制柵 極135和輔助柵極115中的每個(gè)。操作電壓(例如，大約5V)可以施加到位 線160。源區(qū)140可接地。耗盡區(qū)175可被限定在漏區(qū)145周圍的半導(dǎo)體基 底105中。第一溝道區(qū)165可與耗盡區(qū)175分隔開，從而可減少或防止存儲(chǔ)器晶體 管丁M的穿通現(xiàn)象。以這種方式可縮短控制柵極135的柵長(zhǎng)度Lg"由于長(zhǎng)的 第二溝道區(qū)170,會(huì)使凹陷型輔助晶體管TA受穿通現(xiàn)象的影響較小。因此， 可縮短每個(gè)輔助柵極115的柵長(zhǎng)度Lg2,從而示例實(shí)施例的非易失性存儲(chǔ)裝置 可以具有提高的集成度。圖4是示例實(shí)施例的非易失性存儲(chǔ)裝置的透視圖，圖5是示出了在涉及 圖4中的示例實(shí)施例的非易失性存儲(chǔ)裝置的仿真過程中的電子密度的透視 圖。雖然圖4可以指圖2中的示例實(shí)施例的非易失性存儲(chǔ)裝置的右單位單元 C,但是下面的描述也可以描述示例實(shí)施例的其它單位單元。如圖4所示，在控制柵極135的任一側(cè)壁上可形成分隔件絕緣層180。 輔助柵極115可凹陷到半導(dǎo)體基底105中，和/或在輔助柵極115上可形成覆 蓋絕緣層117。位線160可連接到漏區(qū)(如圖2中的145)。硅晶片可以用作 半導(dǎo)體基底105。導(dǎo)通電壓(例如，大約4V)可以施加到控制柵極135和輔 助柵極115。操作電壓(例如，大約4V)可以施加到位線160。在圖5中示出了非易失性存儲(chǔ)裝置的電子密度分布。存儲(chǔ)器晶體管Tm和輔助晶體管TA可導(dǎo)通，第一溝道區(qū)165和第二溝道區(qū)170的電子密度可增大。 第一溝道區(qū)165和第二溝道區(qū)170可在其間沒有源區(qū)或漏區(qū)的情況下彼此連接。圖6是示出了圖4中的示例實(shí)施例的非易失性存儲(chǔ)裝置的電壓-電流特性 的曲線圖。如圖6所示，通過變化施加到位線160的電壓Vds,來測(cè)量^Mv漏區(qū)流向源 區(qū)的電流ID關(guān)于施加到控制柵極135的電壓VWL的變化。施加到位線160的 電壓Vds會(huì)有相當(dāng)大的變化，但是當(dāng)電壓V亂接近為0時(shí)的漏電流Id幾乎不 會(huì)變化。這樣的結(jié)果可表明，在示例實(shí)施例的非易失性存儲(chǔ)裝置中減小了由 穿通現(xiàn)象導(dǎo)致的漏電流。圖7是示例實(shí)施例的非易失性存儲(chǔ)裝置的電路圖。圖7中的示例實(shí)施例 的非易失性存儲(chǔ)裝置可對(duì)應(yīng)于圖1中的示例實(shí)施例的非易失性存儲(chǔ)裝置的 NOR陣列?？梢允÷赃@兩個(gè)示例實(shí)施例之間重復(fù)的描述。將參照?qǐng)D2來描述 圖7中的示例實(shí)施例的非易失性存儲(chǔ)裝置的結(jié)構(gòu)。如圖7所示，按矩陣排列的多個(gè)單位單元C可組成單元陣列(cell array )。 每個(gè)單位單元C的構(gòu)造方式可以與圖1和圖2中的示例實(shí)施例中的構(gòu)造方式 類似。多條位線BL可以沿著單元陣列中的不同的行布置。多條字線WL可 以沿著單元陣列中的不同的列布置。 一條或更多條源線SL可以沿著單元陣列 中的不同的列布置。多條輔助線AL可沿著單元陣列中的不同的列布置。每條位線BL可連接到同一行中的輔助晶體管TA的端部，例如，可連接 到漏區(qū)(圖2中的145 )。字線WL可單獨(dú)連接到同 一列中的存儲(chǔ)器晶體管TM 的控制柵CG，或者可單獨(dú)連接到控制柵極(圖2中的135 )。源線SL可單獨(dú) 連接到同一列中的存儲(chǔ)器晶體管Tm的端部，例如可單獨(dú)地連接到同一列中的 源區(qū)(圖2中的140 )。源線SL可彼此連接和/或接地。輔助線AL可以單獨(dú) 連接到同一列中的輔助晶體管TA的輔助柵AG和/或可單獨(dú)地連接到輔助柵 極(圖2中的115)。圖7中的示例實(shí)施例的非易失性存儲(chǔ)裝置可具有任意數(shù)量的位線BL、字 線WL、源線SL和/或輔助線AL。圖7中示出的那些特征只是用于示出，本 公開不限于此。圖8是示出了圖7中的示例實(shí)施例的非易失性存儲(chǔ)裝置的編程操作的電路圖。圖9是示出了圖7中的示例實(shí)施例的非易失性存儲(chǔ)裝置的讀取操作的 電路圖。如圖8所示，通過選擇一個(gè)或更多個(gè)單位單元CiM，數(shù)據(jù)可以被編程到存 儲(chǔ)器晶體管Tm中。例如，可以以如下的方式來執(zhí)行數(shù)據(jù)編程電子可以被存 儲(chǔ)在存儲(chǔ)器晶體管tm的存儲(chǔ)節(jié)點(diǎn)SN中和/或存儲(chǔ)在電荷存儲(chǔ)層(圖2中的 125)中。數(shù)據(jù)可以先被編程到一對(duì)單位單元CP2中的存儲(chǔ)器晶體管Tm中， 其中，這對(duì)單位單元Cp2與單位單元Cp,共用位線BL。例如，操作電壓(例如，大約5V)可被施加到與所選擇的單位單元CP1 連接的位線BL。編程電壓(例如，大約9V)可^皮施加到與所選^f奪的單位單 元CfM連接的字線WL,且大約OV的電壓可被施加到其它的字線WL。導(dǎo)通 電壓(例如，大約5V )可被施加到與所選擇的單位單元CPI連接的輔助線AL， 和/或大約OV的電壓可被施加到其它的輔助線AL。所選擇的單位單元CP1中的所有存儲(chǔ)器晶體管Tm和輔助晶體管TA可導(dǎo)通，并且可執(zhí)行編程操作。先前完成編程的單位單元Cp2中的所有輔助晶體管Ta可截止。因此，可以防止或減少漏干擾，且編程操作的可靠性可以得以 提高，其中，在漏干擾中，編程到單位單元Cp2中的數(shù)據(jù)通過位線BL移動(dòng)。如圖9所示，可通過選擇一個(gè)或更多個(gè)單位單元ca,和ca2，來讀取編程到存儲(chǔ)器晶體管tm中的數(shù)據(jù)的狀態(tài)。例如，讀取操作的執(zhí)行方式可以如下 可通過連接到單位單元CA1和CA2中的存儲(chǔ)器晶體管TM的位線BL來測(cè)量電 流。單位單元Qu和CA2的閾值電壓可以分別是大約l.OV和大約7.5V。與單位單元Ca,和ca2相鄰的另一單位單元ca3的閾值電壓可以是大約-0.5V。單 位單元C^可以處于擦除狀態(tài)，單位單元ca2可以處于編程狀態(tài)，和/或單位 單元ca3可處于過擦除狀態(tài)。例如，第一讀取電壓(例如，大約0.8V)可凈皮施加到位線BL。第二讀 取電壓(例如，大約5V)可被施加到與所選擇的單位單元CA1連接的字線 WL，和/或大約OV的電壓可被施加到其它的字線WL。導(dǎo)通電壓(例如，大 約2V的電壓)可被施加到與所選擇的單位單元C^連接的輔助線AL，和/ 或大約OV的電壓可^皮施加到其它的輔助線AL。處于擦除狀態(tài)的單位單元CA1中的所有存儲(chǔ)器晶體管Tm和輔助晶體管 ta可導(dǎo)通，因此，電子可從源線SL流向位線BL (由箭頭示出)。處于編程 狀態(tài)的單位單元CA2中的輔助晶體管TA可導(dǎo)通，而單位單元CA2中的存儲(chǔ)器晶體管Tm可截止(由"x"表示)。處于過擦除狀態(tài)的單位單元CA3中的存儲(chǔ) 器晶體管TM可導(dǎo)通，而單位單元CA3中的輔助晶體管Ta可截止(由"x"表 示)。當(dāng)單位單元CA3處于過擦除狀態(tài)時(shí)，單位單元CA!可被讀取為導(dǎo)通單元(on-cell )，和/或單位單元CA2可被讀取為截止單元。因?yàn)檩o助晶體管Ta可以截止，因此該讀取過程會(huì)是可能的，從而可減小 或防止來自處于過擦除狀態(tài)的單位單元CA3的流過位線BL的電流。發(fā)明人所 認(rèn)識(shí)到的問題是在相關(guān)技術(shù)中不能讀取截止單元，但示例實(shí)施例可提高讀取 操作的可靠性。電壓可被施加到半導(dǎo)體基底(圖2中的105)，而與輔助晶體管7\無關(guān)， 從而可執(zhí)行示例實(shí)施例的非易失性存儲(chǔ)裝置的擦除操作。在示例實(shí)施例的非易失性存儲(chǔ)裝置中，可在平面型存儲(chǔ)器晶體管和凹陷 型輔助晶體管之間省略源區(qū)和/或漏區(qū)?？煽s短輔助晶體管和存儲(chǔ)器晶體管的柵的長(zhǎng)度，同時(shí)減少或防止穿通現(xiàn)象。示例實(shí)施例的非易失性存儲(chǔ)裝置的集 成度可以提高，同時(shí)保持示例實(shí)施例的非易失性存儲(chǔ)裝置的可靠性。具有NOR結(jié)構(gòu)的示例實(shí)施例的非易失性存儲(chǔ)裝置可解決新認(rèn)識(shí)到的在 相關(guān)技術(shù)中的不可能讀取截止單元及漏干擾的問題。雖然已經(jīng)參照附圖示出和描述了示例實(shí)施例，但是本領(lǐng)域的普通技術(shù)人 員應(yīng)該理解的是，在不脫離本發(fā)明的精神和范圍的情況下，可以在示例實(shí)施 例中做出形式和細(xì)節(jié)上的各種變化。
權(quán)利要求
1、一種非易失性存儲(chǔ)裝置，所述非易失性存儲(chǔ)裝置包括半導(dǎo)體基底，包括源區(qū)和第一漏區(qū)；第一控制柵極，在半導(dǎo)體基底上，所述源區(qū)被限定在位于第一控制柵極的第一側(cè)的半導(dǎo)體基底中；第一電荷存儲(chǔ)層，位于半導(dǎo)體基底和第一控制柵極之間；第一輔助柵極，位于第一控制柵極的第二側(cè)，第一輔助柵極凹陷到基底中，所述第一漏區(qū)被限定在位于第一輔助柵極的第一側(cè)的半導(dǎo)體基底中，所述第一輔助柵極的第一側(cè)與第一控制柵極相對(duì)；位線，連接到第一漏區(qū)。
2、 如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中，第一電荷存儲(chǔ)層的底 表面高于第一輔助柵極的頂表面。
3、 如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中，所述半導(dǎo)體基底還包括第一溝道區(qū)，限定在半導(dǎo)體基底的位于第一控制柵極下面的表面附近； 第二溝道區(qū)，限定在半導(dǎo)體基底的環(huán)繞第一輔助柵極的表面附近，第一 溝道區(qū)和第二溝道區(qū);f皮此電連接。
4、 如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，還包括第 一隧穿絕緣層，位于半導(dǎo)體基底和第 一 電荷存儲(chǔ)層之間； 第一阻擋絕緣層，位于第一電荷存儲(chǔ)層和第一控制柵極之間。
5、 如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，還包括 第一柵絕緣層，位于半導(dǎo)體基底和第一輔助柵極之間。
6、 如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中，源區(qū)被構(gòu)造成作為源 線操作，并且被接地。
7、 如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，還包括 第二控制柵極，在半導(dǎo)體基底上，第二控制柵極位于源區(qū)的與第一控制4冊(cè)極相對(duì)的一側(cè)；第二電荷存儲(chǔ)層，位于半導(dǎo)體基底和第二控制柵極之間。
8、 如權(quán)利要求7所述的非易失性存儲(chǔ)裝置，還包括 第二輔助柵極，凹陷到位于第二控制柵極的與源區(qū)相對(duì)的第一側(cè)的半導(dǎo)體基底中，其中，半導(dǎo)體基底還包括限定在第二輔助柵極的第一側(cè)的第二漏 區(qū)，所述第二輔助柵極的第一側(cè)與第二控制柵極相對(duì)。
9、 如權(quán)利要求8所述的非易失性存儲(chǔ)裝置，其中，位線連接到第二漏區(qū)。
10、 如權(quán)利要求8所述的非易失性存儲(chǔ)裝置，其中，第二電荷存儲(chǔ)層的 底表面高于第二輔助柵極的頂表面。
11、 如權(quán)利要求8所述的非易失性存儲(chǔ)裝置，還包括 第一溝道區(qū)，限定在半導(dǎo)體基底的位于第二控制^f冊(cè)極下面的表面附近； 第二溝道區(qū)，限定在半導(dǎo)體基底的環(huán)繞第二輔助柵極的表面附近，第一溝道區(qū)和第二溝道區(qū)彼此電連接。
12、 如權(quán)利要求8所述的非易失性存儲(chǔ)裝置，還包括第二隧穿絕緣層，位于半導(dǎo)體基底和第二電荷存儲(chǔ)層之間； 第二阻擋絕緣層，位于第二電荷存儲(chǔ)層和第二控制柵極之間。
13、 如權(quán)利要求8所述的非易失性存儲(chǔ)裝置，還包括 第二柵絕緣層，位于半導(dǎo)體基底和第二輔助柵極之間。
14、 一種非易失性存儲(chǔ)裝置，包括多個(gè)單位單元，每個(gè)單位單元包括至少一個(gè)存儲(chǔ)器晶體管和至少一個(gè)輔 助晶體管，所述至少一個(gè)存儲(chǔ)器晶體管和所述至少一個(gè)輔助晶體管串聯(lián)連接 并按矩陣排列，所述存儲(chǔ)器晶體管包括半導(dǎo)體基底、第一控制柵極和第一電 荷存儲(chǔ)層，其中，半導(dǎo)體基底包括源區(qū)和第一漏區(qū)，第一控制柵極在半導(dǎo)體 基底上，所述源區(qū)被限定位于第一控制柵極的第一側(cè)的半導(dǎo)體基底中，第一 電荷存儲(chǔ)層位于半導(dǎo)體基底和第一控制柵極之間，所述輔助晶體管包括第一 輔助柵極，第 一輔助一冊(cè)極位于第 一控制柵極的第二側(cè)，第 一輔助4冊(cè)極凹陷到 半導(dǎo)體基底中，所述第一漏區(qū)被限定在位于第一輔助柵極的第一側(cè)的半導(dǎo)體 基底中，所述第一輔助柵極的第一側(cè)與第一控制柵極相對(duì)；多條位線，每條位線位于穿過單位單元的單獨(dú)的行中，使得每條位線連 接到所述行中的每個(gè)輔助晶體管的各第 一漏區(qū)，多條字線，每條字線位于穿過單位單元的單獨(dú)的列中，使得每條字線連 接到所述列中的每個(gè)存儲(chǔ)器晶體管的各第一控制柵極。
15、 如權(quán)利要求14所述的非易失性存儲(chǔ)裝置，其中， 一對(duì)單位單元中的 源區(qū)被共用，所述一對(duì)單位單元是在同一行中連接到同一位線的多個(gè)單位單 元中的兩個(gè)相鄰的單位單元。
16、 如權(quán)利要求14所述的非易失性存儲(chǔ)裝置，還包括多條源線，每條源線位于穿過單位單元的單獨(dú)的列中，并電連接所述列 中的每個(gè)存儲(chǔ)器晶體管的各源區(qū)。
17、 如權(quán)利要求16所述的非易失性存儲(chǔ)裝置，其中，所述多條源線接地。
18、 如權(quán)利要求14所述的非易失性存儲(chǔ)裝置，還包括 多條輔助線，每條輔助線位于穿過單位單元的單獨(dú)的列中，并電連接布置在所述列中的輔助晶體管的各第一輔助柵極。
19、 如權(quán)利要求14所述的非易失性存儲(chǔ)裝置，其中，第一電荷存儲(chǔ)層的 底表面高于第 一輔助柵極的頂表面。
20、 如權(quán)利要求14所述的非易失性存儲(chǔ)裝置，其中，所述半導(dǎo)體基底還 包括第一溝道區(qū)，限定在半導(dǎo)體基底的位于第一控制柵極下面的表面附近； 第二溝道區(qū)，限定在半導(dǎo)體基底的環(huán)繞第一輔助柵極的表面附近，第一 溝道區(qū)和第二溝道區(qū)彼此電連接。
21、 一種操作非易失性存儲(chǔ)裝置的方法，所述方法包括選擇多個(gè)單位單元中的一個(gè)或更多個(gè)單位單元，以將數(shù)據(jù)編程在所選擇的一個(gè)或更多個(gè)單位單元中，每個(gè)單位單元包括至少一個(gè)存儲(chǔ)器晶體管和至 少一個(gè)輔助晶體管，所述至少一個(gè)存儲(chǔ)器晶體管和所述至少一個(gè)輔助晶體管 串聯(lián)連接并排列成矩陣陣列， 所述存儲(chǔ)器晶體管包括半導(dǎo)體基底，包括源區(qū)和第一漏區(qū)；第一控制柵極，在基底上，所述源區(qū)被限定在位于第一控制柵極的 第一側(cè)的半導(dǎo)體基底中；第一電荷存儲(chǔ)層，位于半導(dǎo)體基底和第一控制柵極之間； 所述輔助晶體管包括第一輔助柵極，位于第一控制柵極的第二側(cè)，第一輔助柵極凹陷到 半導(dǎo)體基底中，第一漏區(qū)被限定在位于第一輔助柵極的第一側(cè)的半導(dǎo)體基底 中，所述第一輔助柵極的第一側(cè)與第一控制柵極相對(duì)，其中，在編程操作中，除了所選擇的一個(gè)或更多個(gè)單位單元之外的其它 單位單元中的至少 一個(gè)輔助晶體管截止。
22、 如權(quán)利要求21所述的方法，還包括選擇多個(gè)單位單元中的一個(gè)或更多個(gè)單位單元，以讀取所選擇的一個(gè)或 更多個(gè)單位單元中的數(shù)據(jù)狀態(tài)，其中，在讀取的操作中，多個(gè)單位單元中除 了所選擇的一個(gè)或更多的單位單元之外的每個(gè)單位單元中的輔助晶體管截 止。
全文摘要
本發(fā)明公開了一種非易失性存儲(chǔ)裝置及其操作方法，示例實(shí)施例的非易失性存儲(chǔ)裝置能夠具有提高的集成度和可靠性。示例實(shí)施例的非易失性存儲(chǔ)裝置可包括第一控制柵極，在半導(dǎo)體基底上；第一電荷存儲(chǔ)層，可位于半導(dǎo)體基底和第一控制柵極之間；源區(qū)，可限定在位于第一控制柵極的一側(cè)的半導(dǎo)體基底中；第一輔助柵極，可位于第一控制柵極的另一側(cè)，并可凹陷到半導(dǎo)體基底中第一漏區(qū)，可限定在位于第一輔助柵極的與第一控制柵極相對(duì)的一側(cè)的半導(dǎo)體基底中；位線，可連接到第一漏區(qū)。
文檔編號(hào)H01L27/115GK101232025SQ20081000398
公開日2008年7月30日 申請(qǐng)日期2008年1月23日 優(yōu)先權(quán)日2007年1月24日
發(fā)明者具俊謨, 樸允童, 李太熙, 金元柱, 金錫必 申請(qǐng)人:三星電子株式會(huì)社