專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，特別涉及包含保護(hù)環(huán)的半導(dǎo)體器件，所述保護(hù)環(huán)用于防止靜電放電保護(hù)電路的閂鎖效應(yīng)(latch-up)。
技術(shù)背景保護(hù)環(huán)是一種公知的技術(shù)，用于對(duì)包括MOS(金屬氧化物半導(dǎo)體) 晶體管的電路阻斷噪聲。典型地，為了吸收在形成MOS晶體管的阱中 的載流子，在保護(hù)環(huán)中設(shè)置了與所述阱具有相同導(dǎo)電類型的擴(kuò)散層和 大量的觸點(diǎn)。而且，有一種公知的技術(shù)，其中在電路周圍布置多個(gè)保 護(hù)環(huán)，以便改善抗噪聲的阻斷性能。在日本特開專利申請(qǐng)(JP-A-Heisei, 5-110002 )(參考第 一 常規(guī)示例)中和日本特開專利申請(qǐng) (JP-P2001-148466A)(參考第二常規(guī)示例)中描述了這些常規(guī)技術(shù)。另一方面，在半導(dǎo)體集成電路內(nèi)的焊盤和所述內(nèi)部電路之間設(shè)置 了用于防止內(nèi)部電路受到靜電放電(ESD)影響的靜電放電(ESD)保護(hù) 電路。此時(shí)，為了防止由于噪聲所導(dǎo)致的ESD保護(hù)環(huán)的閂鎖效應(yīng) (latch-up)，將保護(hù)環(huán)布置在ESD保護(hù)元件周圍。圖8示出在常規(guī)技術(shù)中的ESD保護(hù)元件60和多個(gè)保護(hù)環(huán)的布局 的平面圖。參考圖8， ESD保護(hù)元件60設(shè)置有在N阱61上形成的多 個(gè)P型MOS晶體管。同樣，用作ESD保護(hù)元件60的襯底的N阱61 被經(jīng)由N+擴(kuò)散層62和觸點(diǎn)63而與多個(gè)焊盤電氣連接。布置P型保護(hù) 環(huán)40以圍繞在N阱61的外周。并且，布置N型保護(hù)環(huán)50以圍繞在P 型保護(hù)環(huán)40的外周。P型保護(hù)環(huán)40設(shè)置有與N阱61鄰接的P阱41 ，并且經(jīng)由P+擴(kuò)散層42和多個(gè)觸點(diǎn)43而與地電位GND連接。N型保護(hù)環(huán)50設(shè)置有與 P阱41鄰接的N阱51，并且經(jīng)由N+擴(kuò)散層52和多個(gè)觸點(diǎn)53而與電 源電壓VDD連接。在此，為了吸收盡可能多的載流子，P型保護(hù)環(huán)40 和N型保護(hù)環(huán)50設(shè)置有大量的觸點(diǎn)43和53。在圖8中示出的半導(dǎo)體器件中形成寄生雙極元件，其中N阱51 用作集電極，P阱41用作基極，及N阱61用作發(fā)射極。由此，當(dāng)經(jīng) 由ESD保護(hù)元件將相對(duì)于電源VDD的負(fù)過壓施加到焊盤時(shí)， 一非常 大的電流流入到該寄生雙極元件中，并且發(fā)生了該寄生雙極元件被擊 穿的情況。具體說，當(dāng)將相對(duì)于電源VDD的負(fù)ESD電壓施加到焊盤 時(shí)，P阱41和N阱61之間的一部分正向偏置。寄生NPN雙極元件根 據(jù)從P阱41流到N阱61的基極電流來工作，并且ESD電流在N阱 51和N阱61之間流動(dòng)。特別是，當(dāng)對(duì)應(yīng)于該基極的P阱41的寬度較 窄時(shí)，基于小的基極電流，流過大的集電極電流，因此擊穿了寄生NPN 雙極晶體管。針對(duì)這個(gè)情況，應(yīng)當(dāng)考慮到將與基極相對(duì)應(yīng)的P阱41的 寬度加寬來減少寄生雙極元件的增益的方法，或者加寬N阱51的寬度 來改善擊穿電阻的方法。然而，這些方法導(dǎo)致布局面積的增加。發(fā)明內(nèi)容在本發(fā)明第一實(shí)施例中， 一種半導(dǎo)體器件包括在半導(dǎo)體襯底的 表面部分中形成的第一導(dǎo)電型的第一阱；與所述第一阱連接的第一觸 點(diǎn)組；第二導(dǎo)電類型的第二阱，其形成為圍繞所述半導(dǎo)體襯底的表面 部分內(nèi)形成的所述第一阱；設(shè)置在所述第二阱上的第一保護(hù)環(huán)；與所 述第一保護(hù)環(huán)連接的第二觸點(diǎn)組；所述第一導(dǎo)電類型的第三阱，其形 成為圍繞所述半導(dǎo)體襯底的表面部分中的所述第二阱；設(shè)置在所述第 三阱上的第二保護(hù)環(huán)；以及與第二保護(hù)環(huán)連接的第三觸點(diǎn)組。所述第 一阱到第三阱形成晶體管，并且抑制流經(jīng)所述晶體管的電流。在本發(fā)明的第二實(shí)施例中， 一種半導(dǎo)體器件包括第一阱；與所 述第一阱連接的焊盤；設(shè)置在所述第一阱周圍的第一保護(hù)環(huán)；設(shè)置在所述第一保護(hù)環(huán)周圍的第二保護(hù)環(huán)。所述焊盤與信號(hào)連接，所述第一 阱是第一導(dǎo)電類型、并且經(jīng)由設(shè)置在所述第一阱上的第一觸點(diǎn)與該焊 盤連接。所述第一保護(hù)環(huán)包括第二導(dǎo)電類型的第二阱及設(shè)置在該第二 阱上的第二觸點(diǎn)，以便將第一電源電壓提供給該第二阱。第二保護(hù)環(huán) 包括第一導(dǎo)電類型的第三阱及設(shè)置在該第三阱上的第三觸點(diǎn)，以便將 第二電源電壓提供給所述第三阱。該第三觸點(diǎn)設(shè)置在所述第二保護(hù)環(huán) 的觸點(diǎn)區(qū)域內(nèi)的、除了經(jīng)由所述第一保護(hù)環(huán)而與所述第一觸點(diǎn)相對(duì)的 區(qū)域之外的區(qū)域內(nèi)，以便抑制流經(jīng)第一到第三阱的電流。在本發(fā)明的第三實(shí)施例中，半導(dǎo)體器件包括用于信號(hào)的輸入或 輸出的焊盤；裝備有ESD保護(hù)元件并且經(jīng)由第一觸點(diǎn)組與該焊盤電氣 連接的矩形N型阱；設(shè)置在所述N型阱周圍具有預(yù)定寬度的、并且經(jīng) 由第二觸點(diǎn)組與低壓源連接的P型保護(hù)環(huán)；設(shè)置在P型保護(hù)環(huán)周圍的、具有預(yù)定寬度并且經(jīng)由第三觸點(diǎn)組與高壓源連接的N型保護(hù)環(huán)。以預(yù) 定間隔沿著N型阱側(cè)設(shè)置該第一觸點(diǎn)組，以預(yù)定間隔在所述P型保護(hù) 環(huán)上設(shè)置該第二觸點(diǎn)組，以及以預(yù)定間隔在N型保護(hù)環(huán)上設(shè)置該第三觸點(diǎn)組。不將所述第三觸點(diǎn)組設(shè)置于經(jīng)由所述p型保護(hù)環(huán)而與所述第一觸點(diǎn)組相對(duì)的、所述N型保護(hù)環(huán)的第一區(qū)域，而是將其設(shè)置于除了 所述第一區(qū)域之外的、所述N型保護(hù)環(huán)的第二區(qū)域。根據(jù)本發(fā)明的半導(dǎo)體器件，在閂鎖耐受性沒有任何退化的情況下， 能抑制由于保護(hù)環(huán)所形成的寄生雙極元件的工作，而且可以防止元件 的擊穿。并且，可以改善在周圍布置有保護(hù)環(huán)的ESD防止元件的ESD 耐受性。而且，可以減少半導(dǎo)體器件的電路面積，所述半導(dǎo)體器件包 含在周圍布置有保護(hù)環(huán)的元件。


結(jié)合附圖，本發(fā)明的上述和其它目的、優(yōu)點(diǎn)和特征將根據(jù)下面某些實(shí)施例的描述而變得更加清晰，其中圖l是示出根據(jù)本發(fā)明的在半導(dǎo)體器件中ESD電流的放電路徑的電路圖；圖2是示出在電源VDD和焊盤之間不能安裝ESD保護(hù)電路的半 導(dǎo)體器件中ESD電流的放電路徑的電路圖；圖3是示出根據(jù)本發(fā)明的具有保護(hù)環(huán)的ESD保護(hù)電路的布局的平面圖；圖4是示出根據(jù)本發(fā)明的在實(shí)施例中設(shè)置在N阱的觸點(diǎn)和保護(hù)環(huán) 之間的位置關(guān)系的平面圖；圖5是示出根據(jù)本發(fā)明的關(guān)于在寄生雙極元件內(nèi)放電的ESD電流 路徑的平面圖；圖6是示出根據(jù)本發(fā)明的在寄生雙極元件內(nèi)部在D-D'上ESD電流 路徑的截面圖；圖7是示出沿著E-E'截面的示意圖，其指示根據(jù)本發(fā)明在寄生雙 極元件內(nèi)部的代表ESD電流路徑和多個(gè)觸點(diǎn)之間的位置關(guān)系；圖8是示出根據(jù)常規(guī)技術(shù)包含了保護(hù)環(huán)的ESD保護(hù)電路的布局的 平面圖。
具體實(shí)施方式
下文，參考附圖將詳細(xì)描述根據(jù)本發(fā)明的各實(shí)施例的半導(dǎo)體器件。 在本實(shí)施例中，將描述以下半導(dǎo)體器件，其包含有用于防止內(nèi)部電 路的ESD擊穿的靜電放電(ESD)保護(hù)元件，和用于改善ESD保護(hù)元件 的閂鎖效應(yīng)耐受性的保護(hù)環(huán)。(ESD電流的路徑) 下面將參考圖1到圖3描述根據(jù)本發(fā)明的半導(dǎo)體器件100的結(jié)構(gòu) 及在半導(dǎo)體器件100中的ESD電流的放電路徑。圖1是示出設(shè)置有ESD 保護(hù)電路2， 3和5的半導(dǎo)體器件100的結(jié)構(gòu)的電路圖，該ESD保護(hù)電 路2， 3和5為了保護(hù)內(nèi)部電路4而允許ESD電流流動(dòng)。內(nèi)部電路4 布置在作為第一電源的VDD和作為第二電源的地GND之間，并且與 用于輸入或輸出信號(hào)的焊盤1連接。ESD保護(hù)電路2布置在電源VDD 和焊盤1之間，以便在所述電源VDD和焊盤1之間通過ESD電流。ESD保護(hù)電路3布置在電源GND和焊盤1之間，以便在電源GND禾口 焊盤1之間通過ESD電流。ESD保護(hù)電路5布置在電源VDD和電源 GND之間，以便在電源VDD和電源GND之間通過ESD電流。同樣， 如下文描述，因?yàn)楦鞅Ｗo(hù)環(huán)布置在ESD電路2和3周圍，所以通過使 用ESD保護(hù)電路2、 3和保護(hù)環(huán)構(gòu)成寄生雙極元件。圖1示出由ESD 保護(hù)電路3和保護(hù)環(huán)組成的寄生雙極元件6。如圖3所示，在ESD保護(hù)元件30周圍布置各保護(hù)環(huán)。ESD保護(hù) 電路3設(shè)置有布置在作為ESD保護(hù)元件30的N阱31內(nèi)并且并聯(lián)的多 個(gè)P型MOS晶體管。如圖2所示，在多個(gè)P型MOS晶體管中的每一 個(gè)晶體管中，漏極和柵極與焊盤l連接，并且源極與電源GND連接。 并且，用作ESD保護(hù)電路3的襯底的N阱31經(jīng)由N+型擴(kuò)散層32和 多個(gè)觸點(diǎn)33通過布線(未示出)而與焊盤1電氣連接。布置P型保護(hù) 環(huán)10以圍繞在N阱31的外周。而且，布置N型保護(hù)環(huán)20以圍繞在P 型保護(hù)環(huán)IO的外周。P型保護(hù)環(huán)10設(shè)置有與N阱31鄰接的P阱11， 并且經(jīng)由P+型擴(kuò)散層12和各觸點(diǎn)13而與電源GND線(未示出)連 接。N型保護(hù)環(huán)20設(shè)置有與P阱11鄰接的N阱21，并且經(jīng)由N+型 擴(kuò)散層22和多個(gè)觸點(diǎn)23而與電源VDD線(未示出)連接。利用這樣的結(jié)構(gòu)，通過在N阱31內(nèi)形成的ESD保護(hù)元件30，并 且在其周圍形成的P型保護(hù)環(huán)10及N型保護(hù)環(huán)20，來形成寄生NPN 雙極晶體管(寄生雙極元件6):其集電極、發(fā)射極和基極分別與VDD 電源、焊盤1和地GND連接。參考圖1，通常作為ESD電流的放電路徑，在焊盤1和電源VDD 之間，有路徑l:即焊盤l-ESD保護(hù)電路2-電源VDD;及路徑2:焊 盤l-ESD保護(hù)電路3-ESD保護(hù)電路5-電源VDD。然而，取決于由于 ESD所導(dǎo)致的在電源VDD和焊盤1之間的施加電壓的情況，可能有電 路3:焊盤1-寄生雙極元件6-電源VDD,作為ESD電流的放電路徑。例 如，當(dāng)由于受靜電放電的影響，將相對(duì)于電源電壓VDD的負(fù)過壓施加給焊盤1時(shí)，P阱11和N阱31之間的電壓用作正向偏壓，以使得寄生雙極元件6基于從P阱11流動(dòng)到N阱31的基極電流來工作。并且， 如果在將與電源VDD的信號(hào)電壓相等的或更多的電壓施加給焊盤1的 電路中的情況下，因?yàn)殡妷罕籈SD保護(hù)元件夾持(clamp)，所以如圖 2所示，不能在焊盤1和電源VDD之間布置ESD保護(hù)電路。這樣，ESD 電流的放電路徑只局限于路徑2。由此，寄生雙極元件6變得更容易放 電，使得大量ESD電流流經(jīng)ESD保護(hù)電路3，來加速元件擊穿。(帶有保護(hù)環(huán)的ESD保護(hù)元件的布局)下面將結(jié)合圖3和圖4描述根據(jù)本發(fā)明包含保護(hù)環(huán)的ESD保護(hù)元 件30的布局。在本發(fā)明中，適當(dāng)布置用于襯底(N阱31)的ESD保 護(hù)元件30的觸點(diǎn)33、用于P型保護(hù)環(huán)10的觸點(diǎn)13及用于N型保護(hù) 環(huán)20的觸點(diǎn)23，由此來抑制寄生雙極元件6的操作。參考圖3，在矩形N阱31中形成了 ESD保護(hù)元件30。在圍繞在 ESD保護(hù)元件30的N阱31中形成N+型擴(kuò)散層32。在N+擴(kuò)散層32 內(nèi)的預(yù)定區(qū)域內(nèi)設(shè)置在寄生雙極元件6中用作發(fā)射極觸點(diǎn)的多個(gè)觸點(diǎn) 33，而且它們將N阱31與連接到焊盤1的布線電氣連接。P阱11形 成有恒定寬度并且圍繞N阱31。 P+型擴(kuò)散層12形成具有比P阱11更 窄的恒定寬度。在P+型擴(kuò)散層12上的預(yù)定區(qū)域內(nèi)設(shè)置在寄生雙極元件 6中用作基極觸點(diǎn)的多個(gè)觸點(diǎn)13，并且它們電氣連接電源GND線和P 阱ll。 N阱21形成具有恒定寬度并且圍繞P阱11。并且，N+型擴(kuò)散 層22在N阱21內(nèi)形成具有比N阱21更窄的恒定寬度。在N+型擴(kuò)散 層22上的預(yù)定區(qū)域內(nèi)設(shè)置用作寄生雙極元件6內(nèi)中的集電極觸點(diǎn)的多 個(gè)觸點(diǎn)23，并且它們電氣連接電源VDD線和N阱21。下面將參考圖4詳細(xì)描述觸點(diǎn)13、 23和33的布置。在N阱31的 外周中的N+型擴(kuò)散層32內(nèi)，沿著N阱31的那側(cè)以預(yù)定間隔設(shè)置多個(gè) 觸點(diǎn)33。多個(gè)觸點(diǎn)13以預(yù)定間隔設(shè)置在P阱11內(nèi)形成的P+型擴(kuò)散層 12內(nèi)。在N阱21內(nèi)形成的N+型擴(kuò)散層22內(nèi)，以預(yù)定間隔設(shè)置多個(gè)觸點(diǎn)23。在此，并未將觸點(diǎn)23布置在與觸點(diǎn)33相對(duì)的N+擴(kuò)散層22上的 區(qū)域內(nèi)，以使得在該兩者中間設(shè)置P阱11，而是將觸點(diǎn)23設(shè)置在以預(yù) 定距離隔開的N+型擴(kuò)散層22上的區(qū)域內(nèi)。觸點(diǎn)13設(shè)置在與觸點(diǎn)33相 對(duì)的P+型擴(kuò)散層12上的區(qū)域內(nèi)。應(yīng)該注意，可以在多個(gè)觸點(diǎn)基底上設(shè) 置觸點(diǎn)13、 23及33。在圖4， 一個(gè)觸點(diǎn)組由四個(gè)觸點(diǎn)組成。關(guān)于觸點(diǎn) 組的布局，與前述情況相似，觸點(diǎn)23的觸點(diǎn)組沒有被布置在與觸點(diǎn)33 的觸點(diǎn)組相對(duì)的N+型擴(kuò)散層22上的區(qū)域內(nèi)，以用于使得P阱11相對(duì) 于觸點(diǎn)33的觸點(diǎn)組而被置于它們中間，而是將其布置在以預(yù)定距離隔 開的N+型擴(kuò)散層22上的區(qū)域內(nèi)。應(yīng)該注意的是觸點(diǎn)組的觸點(diǎn)的數(shù)量不 局限于四個(gè)。只要獲得保護(hù)環(huán)的效果可以使用任何數(shù)量的觸點(diǎn)。將觸點(diǎn)33和觸點(diǎn)23之間的位置關(guān)系設(shè)定為確保距離B，其將在 下面描述，以便寄生雙極元件6不工作。將距離觸點(diǎn)33最短的距離所 布置的觸點(diǎn)23布置在下述區(qū)域內(nèi)，該區(qū)域在沿著N阱21的縱向方向 上以距離C與觸點(diǎn)33相對(duì)的區(qū)域相分隔。此時(shí)，當(dāng)假設(shè)P阱11的寬 度是A，距離B優(yōu)選為寬度A的1.2倍或更多(然而，B2=A2+C2)。下面將結(jié)合圖5到圖7，描述基于觸點(diǎn)的布置經(jīng)由路徑3的ESD 電流屏蔽效果。參考圖5，將使用路徑4和路徑5來描述當(dāng)ESD電流 流經(jīng)寄生雙極元件6的路徑。圖6是示出沿著圖5中的線D-D'的截面 圖。圖7是示出沿著在圖5中的線E-E'的截面結(jié)構(gòu)及其周圍的觸點(diǎn)13、 23和33的位置關(guān)系的透視圖。應(yīng)該注意在圖6和圖7中，N阱21和 31及P阱11在P型半導(dǎo)體襯底(未示出)中形成。參考圖6，在路徑 4中的P阱11的區(qū)域比圖4中所示的P阱11的寬度A寬。艮卩，寄生 雙極元件6的基極區(qū)域延伸，并且寄生雙極元件6的增益減少。例如， P型阱11的寬度大于N阱21的寬度。由此，為了ESD電流流經(jīng)路徑 4，要求更大的基極電流，其導(dǎo)致寄生雙極元件6難以工作的情形發(fā)生。 并且，參考圖7，在路徑5中，對(duì)于觸點(diǎn)23的N+型擴(kuò)散層22比常規(guī) 技術(shù)的擴(kuò)散層長，并且其等效于擴(kuò)散電阻器R與寄生雙極元件6的集 電極連接的構(gòu)造。由此，該擴(kuò)散電阻器R限制了 ESD電流。而且，作為限制ESD電流流經(jīng)寄生雙極元件6的方法，有效增加 作為基極的P型保護(hù)環(huán)10 (P阱11和P+型擴(kuò)散層12)的雜質(zhì)濃度。 例如，P型阱11的雜質(zhì)濃度比N型阱31的雜質(zhì)濃度高。另一方面，因?yàn)橛|點(diǎn)13和觸點(diǎn)33設(shè)置在彼此相對(duì)的位置，所以 能確保最短距離。由于此原因，因?yàn)槟艹浞治蛰d流子，所以能在閂 鎖電阻沒有任何壓降(drop)的情況下，避免由ESD電流導(dǎo)致的擊穿。如上所述，根據(jù)本發(fā)明在半導(dǎo)體元件100中，將設(shè)置在保護(hù)環(huán)內(nèi) 的各觸點(diǎn)布置在正確的位置處。這樣，能抑制在保護(hù)環(huán)和ESD保護(hù) 電路3之間形成的寄生雙極元件6的工作，其能限制ESD電流流經(jīng)寄 生雙極元件6。這樣，能防止由ESD電流導(dǎo)致的元件擊穿。特別是， 如圖2所示，其對(duì)于在焊盤1和電源VDD之間沒有布置ESD保護(hù)元 件的電路是有效的。還有，常規(guī)技術(shù)要求設(shè)定保護(hù)環(huán)的寬度，以便寄 生雙極元件不能工作。然而，根據(jù)本發(fā)明，因?yàn)橛|點(diǎn)23被布置為與觸 點(diǎn)33分隔開，因此電流路徑上增加了 N+型擴(kuò)散層22的擴(kuò)散電阻器R， 并且進(jìn)一步延伸了基極的寬度，其能控制寄生雙極元件6的工作。這 樣，不需要將保護(hù)環(huán)的寬度設(shè)定得很寬，其能減少電路面積。如上所述，已經(jīng)詳細(xì)描述了本發(fā)明各實(shí)施例。然而，本發(fā)明不局 限于上述實(shí)施例的特定結(jié)構(gòu)。在沒有脫離本發(fā)明的精神的范圍內(nèi)，本 發(fā)明包括變化和修改。己經(jīng)描述了用于抑制寄生在ESD保護(hù)電路3中 的寄生雙極元件6的相關(guān)布局的實(shí)施例，所述ESD保護(hù)電路3具有作 為ESD元件的P溝道MOS晶體管。然而，本發(fā)明能適用具有N溝道 MOS晶體管的ESD保護(hù)電路2。還有，ESD保護(hù)電路可以是雙極元件。盡管上面已經(jīng)結(jié)合幾個(gè)實(shí)施例描述了本發(fā)明，但是本領(lǐng)域技術(shù)人 員將很清楚，那些實(shí)施例只是用于示例性的說明本發(fā)明，而不應(yīng)該用 于以有限含義來限制解釋所附權(quán)利要求書。
權(quán)利要求
1.一種半導(dǎo)體器件，包括第一導(dǎo)電類型的第一阱，形成于半導(dǎo)體襯底的表面部分中；第一觸點(diǎn)組，與所述第一阱連接；第二導(dǎo)電類型的第二阱，形成為以圍繞所述半導(dǎo)體襯底的所述表面部分中的所述第一阱；第一保護(hù)環(huán)，設(shè)置在所述第二阱上；第二觸點(diǎn)組，與所述第一保護(hù)環(huán)連接；第一導(dǎo)電類型的第三阱，被形成為以圍繞所述半導(dǎo)體襯底的所述表面部分中的所述第二阱；第二保護(hù)環(huán)，設(shè)置在所述第三阱上；第三觸點(diǎn)組，與所述第二保護(hù)環(huán)連接；其中，所述第一到第三阱形成晶體管，以及抑制流經(jīng)所述晶體管的電流。
2. 根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中，基于所述第一到第三觸 點(diǎn)組的位置關(guān)系來抑制所述電流。
3. 根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中，將所述第三觸點(diǎn)組設(shè)置 在所述第二保護(hù)環(huán)中的、除了經(jīng)由所述第一保護(hù)環(huán)而與所述第一觸點(diǎn) 組相對(duì)的區(qū)域以外的區(qū)域內(nèi)。
4. 根據(jù)權(quán)利要求2的半導(dǎo)體器件，其中，將所述第二觸點(diǎn)組設(shè)置 在經(jīng)由所述第一保護(hù)環(huán)而與所述第一觸點(diǎn)組相對(duì)的、所述第一保護(hù)環(huán) 的區(qū)域內(nèi)。
5. 根據(jù)權(quán)利要求1到4中任一項(xiàng)的半導(dǎo)體器件，其中，基于所述 第一到第三阱的雜質(zhì)濃度來抑制所述電流。
6. 根據(jù)權(quán)利要求5的半導(dǎo)體器件，其中，所述第二阱的雜質(zhì)濃度 高于所述第一阱的雜質(zhì)濃度。
7. 根據(jù)權(quán)利要求1到4中任意一項(xiàng)的半導(dǎo)體器件，其中，基于所述第一到第三阱的寬度來抑制所述電流。
8. 根據(jù)權(quán)利要求7的半導(dǎo)體器件，其中，所述第二阱的寬度比所 述第三阱的寬度寬。
9. 根據(jù)權(quán)利要求1到4中任意一項(xiàng)的半導(dǎo)體器件，其中，在所述 第一阱內(nèi)形成靜電放電保護(hù)元件，并且所述靜電放電保護(hù)元件具有多個(gè)并聯(lián)連接的MOS晶體管。
10. —種半導(dǎo)體器件，包括 第一阱；與所述第一阱連接的焊盤； 設(shè)置在所述第一阱周圍的第一保護(hù)環(huán)；以及 設(shè)置在所述第一保護(hù)環(huán)周圍的第二保護(hù)環(huán)， 其中，所述焊盤與信號(hào)連接，所述第一阱是第一導(dǎo)電類型，并且經(jīng)由設(shè)置在所述第一阱上的多 個(gè)第一觸點(diǎn)與所述焊盤連接；所述第一保護(hù)環(huán)包括第二導(dǎo)電類型的第二阱和設(shè)置在所述第二阱 上的多個(gè)第二觸點(diǎn)，以使得將第一電源電壓提供給所述第二阱，所述第二保護(hù)環(huán)包括第一導(dǎo)電類型的第三阱和設(shè)置在所述第三阱 上的多個(gè)第三觸點(diǎn)，以使得將第二電源電壓提供給所述第三阱，并且將所述多個(gè)第三觸點(diǎn)設(shè)置在除了經(jīng)由所述第一保護(hù)環(huán)而與所述多 個(gè)第一觸點(diǎn)相對(duì)的區(qū)域之外的所述第二保護(hù)環(huán)的觸點(diǎn)區(qū)域中的區(qū)域 內(nèi)，以使得抑制流經(jīng)所述第一到第三阱的電流。
11. 根據(jù)權(quán)利要求IO的半導(dǎo)體器件，其中，將所述第二觸點(diǎn)設(shè)置在與所述第一觸點(diǎn)相對(duì)的、所述第一保護(hù)環(huán)的觸點(diǎn)區(qū)域內(nèi)。
12. 根據(jù)權(quán)利要求IO的半導(dǎo)體器件，其中，所述多個(gè)第一到第三 觸點(diǎn)的每一個(gè)都形成為與第一到第三觸點(diǎn)組中相應(yīng)的一組中的觸點(diǎn)之 一，并且不將所述第三觸點(diǎn)組設(shè)置在第三區(qū)域內(nèi)，而是設(shè)置在除了所述第 三區(qū)域之外的、所述第二保護(hù)環(huán)的第四區(qū)域內(nèi)，該第三區(qū)域作為經(jīng)由 所述第一保護(hù)環(huán)而與所述第一觸點(diǎn)組相對(duì)的所述第二保護(hù)環(huán)的觸點(diǎn)區(qū) 域。
13. 根據(jù)權(quán)利要求10到12中任意一項(xiàng)的半導(dǎo)體器件，其中，在 所述第一阱內(nèi)形成靜電放電保護(hù)元件。
14. 根據(jù)權(quán)利要求13的半導(dǎo)體器件，其中，所述靜電放電保護(hù)元 件有多個(gè)并聯(lián)連接的MOS晶體管。
15. —種半導(dǎo)體器件，包括 用于信號(hào)的輸入或輸出的焊盤；矩形N型阱，其設(shè)置有ESD保護(hù)元件并且經(jīng)由第一觸點(diǎn)組與所述 焊盤電氣連接；設(shè)置在所述N型阱周圍的P型保護(hù)環(huán)，具有預(yù)定的寬度并且經(jīng)由第二觸點(diǎn)組而與低壓源連接；設(shè)置在所述P型保護(hù)環(huán)周圍的N型保護(hù)環(huán)，具有預(yù)定的寬度并且經(jīng)由第三觸點(diǎn)組而與高壓源連接；其中，沿著所述N型阱一側(cè)以預(yù)定的間隔設(shè)置所述第一觸點(diǎn)組， 以預(yù)定間隔在所述P型保護(hù)環(huán)上設(shè)置所述第二觸點(diǎn)組， 以預(yù)定間隔在所述N型保護(hù)環(huán)上設(shè)置所述第三觸點(diǎn)組， 不為經(jīng)由所述P型保護(hù)環(huán)而與所述第一觸點(diǎn)組相對(duì)的、所述N型保護(hù)環(huán)的第一區(qū)域設(shè)置所述第三觸點(diǎn)組，而是為除了所述第一區(qū)域之外的、所述N型保護(hù)環(huán)的第二區(qū)域設(shè)置所述第三觸點(diǎn)組。
16. 根據(jù)權(quán)利要求15的半導(dǎo)體器件，其中，在N+擴(kuò)散層上設(shè)置所 述第一觸點(diǎn)組，以圍繞所述ESD保護(hù)元件，所述P型阱具有預(yù)定的寬度，在為所述P型阱設(shè)置的所述P型保護(hù)環(huán)的P+型擴(kuò)散區(qū)域上設(shè)置所 述第二觸點(diǎn)組，所述N型阱具有預(yù)定的寬度，并且在為所述N型阱設(shè)置的所述N型保護(hù)環(huán)的N+型擴(kuò)散區(qū)域上設(shè)置 所述第三觸點(diǎn)組。
17. 根據(jù)權(quán)利要求15的半導(dǎo)體器件，其中，為與所述第一觸點(diǎn)組 相對(duì)的區(qū)域設(shè)置所述第二觸點(diǎn)組。
18. 根據(jù)權(quán)利要求15到17中任意一項(xiàng)的半導(dǎo)體器件，其中，所 述ESD保護(hù)元件包括多個(gè)彼此并聯(lián)連接的P溝道MOS晶體管。
19. 根據(jù)權(quán)利要求15到17中任意一項(xiàng)的半導(dǎo)體器件，其中，當(dāng) 所述P型保護(hù)環(huán)的寬度是A，與所述第一觸點(diǎn)組相對(duì)的所述N型保護(hù) 環(huán)的區(qū)域和所述第三觸點(diǎn)組之間的距離是C,且B、A^C^時(shí)，B等于 或大于A的1.2倍。
全文摘要
一種半導(dǎo)體器件，包括第一導(dǎo)電類型的第一阱，形成于半導(dǎo)體襯底的表面部分中；與第一阱連接的第一觸點(diǎn)組；第二導(dǎo)電類型的第二阱，圍繞半導(dǎo)體襯底的所述表面部分內(nèi)的所述第一阱形成；設(shè)置在第二阱上的第一保護(hù)環(huán)；與第一保護(hù)環(huán)相連接的第二觸點(diǎn)組；第一導(dǎo)電類型的第三阱，圍繞于半導(dǎo)體襯底的表面部分中的所述第二阱形成；設(shè)置在所述第三阱上的第二保護(hù)環(huán)；以及與第二保護(hù)環(huán)連接的第三觸點(diǎn)組。第一阱到第三阱形成晶體管，并且抑制流經(jīng)所述晶體管的電流。
文檔編號(hào)H01L27/04GK101226939SQ20081000404
公開日2008年7月23日 申請(qǐng)日期2008年1月16日 優(yōu)先權(quán)日2007年1月16日
發(fā)明者田中正德 申請(qǐng)人:恩益禧電子股份有限公司