專利名稱：形成介電結(jié)構(gòu)的方法以及半導(dǎo)體結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及集成電路，尤其涉及形成介電結(jié)構(gòu)的方法以及半導(dǎo)體結(jié)構(gòu)。
背景技術(shù)：
高密度集成電路，例如超大型集成(VLSI)電路， 一般是形成具有數(shù)個(gè)金 屬互連以作為三維線路結(jié)構(gòu)。數(shù)個(gè)金屬互連的目的是將密集元件適當(dāng)連接在 一起。隨著積集程度的增加，金屬互連之間導(dǎo)致信號(hào)延遲(RC delay)及串音 (cross talk)的寄生電容效應(yīng)隨之增加。為了降低金屬互連之間的寄生電容并 增加導(dǎo)電速度， 一般使用低介電系數(shù)(low-k)介電材料來形成層間介電層(ILD) 及內(nèi)金屬介電層(IMD)。低介電系數(shù)介電材料一般具有低機(jī)械強(qiáng)度，因此在后續(xù)的化學(xué)機(jī)械拋光 中可能會(huì)毀損。尤其是在低介電系數(shù)介電材料及上層抗反射涂層之間產(chǎn)生剝 離。因此，通常會(huì)形成帽蓋層。常使用的帽蓋層材料之一為四乙基正硅酸鹽 (TEOS)。 TEOS與具有介電系數(shù)大于約3.9的低介電系數(shù)介電材料一同使用。 然而，對(duì)于65nm技術(shù)或其以下的技術(shù)，低介電系數(shù)介電材料即使具有更低 介電系數(shù)，如超低介電系數(shù)介電材料(ELK), TEOS和ELK之間的材料不匹 配隨之增加，TEOS和ELK的界面變得脆弱，剝離因而發(fā)生。另 一種一般使用的帽蓋材料通過等離子體處理并熟化低介電系數(shù)介電 材料而形成，因此使得低介電系數(shù)介電材料的頂層轉(zhuǎn)變成帽蓋層。實(shí)施等離 子體處理及熟化會(huì)有兩種可能的結(jié)果，但是任何一種都不能提供令人滿意的 結(jié)果。如果低介電系數(shù)介電材料先以等離子體處理再進(jìn)行熟化，則因等離子 體處理會(huì)使低介電系數(shù)介電材料的頂部形成縝密層，將使得驅(qū)使成孔劑移出 低介電系數(shù)介電材料之后續(xù)熟化受到妨礙。相反地，若低介電系數(shù)介電材料 先熟化再進(jìn)行等離子體處理，則等離子體可能會(huì)損害低介電系數(shù)介電材料且 增加介電系數(shù)值。因此，目前需要一種新穎的帽蓋層材料來克服前述的缺點(diǎn)。發(fā)明內(nèi)容根據(jù)本發(fā)明的一方面，提供一種形成以低介電系數(shù)介電材料為主的互連結(jié)構(gòu)的方法。本方法包含提供基材；沉積包含第一成孔劑的低介電系數(shù)介電 層于基材上；沉積包含第二成孔劑的低介電系數(shù)帽蓋層于第一低介電系數(shù)介 電層上；以及，同時(shí)熟化低介電系數(shù)介電層及低介電系數(shù)帽蓋層，以移除第 一及第二成孔劑，使得產(chǎn)生第一孔隙度于低介電系數(shù)介電層中，及第二孔隙 度于低介電系數(shù)帽蓋層中。優(yōu)選地，低介電系數(shù)帽蓋層及低介電系數(shù)介電層 是以相同的材料形成，且/或第 一成孔劑及第二成孔劑以相同的材料形成。才艮據(jù)本發(fā)明的另一方面，本方法包含提供基材；沉積包含成孔劑的低介 電系數(shù)介電層于基材上；原位沉積包含成孔劑的低介電系數(shù)帽蓋層于低介電 系數(shù)介電層上，其中低介電系數(shù)介電層與低介電系數(shù)帽蓋層是由相同的前趨 物所形成；以及，同時(shí)熟化低介電系數(shù)介電層與低介電系數(shù)帽蓋層，以移除 成孔劑并產(chǎn)生第 一孔隙度于低介電系數(shù)介電層中及第二孔隙度于低介電系 數(shù)帽蓋層中，其中第二孔隙度小于第一孔隙度。根據(jù)本發(fā)明的另一方面，半導(dǎo)體結(jié)構(gòu)包含基材；第一低介電系數(shù)介電層 于基材上；以低介電系數(shù)材料形成的低介電系數(shù)帽蓋層，其中低介電系數(shù)介 電層及低介電系數(shù)帽蓋層包含一組共同的分子，且其中于低介電系數(shù)介電層 中的第 一孔隙度大于低介電系數(shù)帽蓋層中的第二孔隙度。本發(fā)明的優(yōu)點(diǎn)特征包含筒化工藝及降低成本，是由于低介電系數(shù)介電層 及低介電系數(shù)帽蓋層的原位形成，低介電系數(shù)帽蓋層與下層低介電系數(shù)介電 層之間的良好粘著性，以及低介電系數(shù)帽蓋層與上層ARC層之間的良好粘 著性，使得剝離問題得以實(shí)質(zhì)上減少且可能消除。再者，其他問題，如移除 成孔劑的困難及毀損低介電系數(shù)介電層，也可能消除。


為了更完整了解本發(fā)明及其優(yōu)點(diǎn)，在以下的說明中參考符號(hào)與相關(guān)的說 明圖式，其中圖1至圖5為制造本發(fā)明的優(yōu)選實(shí)施例的中間階段的剖面圖。 附圖標(biāo)記說明10基材 20介電層22導(dǎo)線 24蝕刻停止層26低介電系數(shù)的介電層 28低介電系數(shù)的帽蓋層30底部抗反射涂層 34開口 38阻障層32光致抗蝕劑層 36金屬特征具體實(shí)施方式
本發(fā)明優(yōu)選實(shí)施例的制造及使用將于下詳細(xì)描述。然而，可以了解的是 本發(fā)明提供多種適當(dāng)?shù)男路f觀念，可以特定內(nèi)容的廣泛變化予以具體化。在 此所討論的特定實(shí)施例僅為制造及使用本發(fā)明的特定方式的說明，但并非用 以限定本發(fā)明的范圍。本發(fā)明提供一種形成互連結(jié)構(gòu)的帽蓋層的方法。以下描述本發(fā)明的優(yōu)選 實(shí)施例的制造的中間階段。遍及本發(fā)明的多種觀點(diǎn)及說明實(shí)施例，使用類似 的元件符號(hào)來表明類似的元件。在半導(dǎo)體集成電路工藝中，半導(dǎo)體元件形成于基材上或基材中。之后，使用金屬線來互連元件。金屬線可能形成于不同的金屬化層且以介電層，如 層間介電層(ILD)及內(nèi)金屬介電層(IMD)，加以分隔，而各層間則通過介層(via) 互連。介電層優(yōu)選地具有低介電系數(shù)值，使得導(dǎo)線之間的寄生電容低。圖1 至圖5說明單一的鑲嵌工藝，以作為解釋本發(fā)明內(nèi)容的范例。本領(lǐng)域技術(shù)人 員將可了解形成帽蓋層的方法適于用來形成互連結(jié)構(gòu)的其他方法。圖1說明基材10的一部分，于其上形成導(dǎo)線22于介電層20中。為了 簡(jiǎn)化，之后的圖式將不顯示基材10。導(dǎo)線22優(yōu)選地為金屬，包含銅、鎢、 鋁、銀、金及類似物。也可以其他導(dǎo)電材料(如摻雜多晶硅)來形成。導(dǎo)線22 典型地連接至其他特征(未顯示)，如介層或接觸栓塞。介電層20可為層間介 電層(ILD)或內(nèi)金屬介電層(IMD)。圖2說明形成蝕刻停止層(ESL) 24及低介電系數(shù)介電層26于導(dǎo)線22及 介電層20上。ESL 24優(yōu)選地為介電材料，包含如氮化物、SiCN、 SiCO及 類似物。低介電系數(shù)介電層26提供導(dǎo)線22殘留的金屬化層及上層金屬化層 (未顯示)之間的絕緣。低介電系數(shù)介電層26優(yōu)選地為具有小于約3.5的介電 常數(shù)(k)值，且優(yōu)選地小于約2.5。較佳的材料包含有機(jī)硅酸鹽玻璃、含碳材 料及其組合。低介電系數(shù)介電層26可利用化學(xué)氣相沉積(CVD)法沉積，雖然 也可以使用其他一般使用的沉積法，如低壓CVD(LPCVD)及原子層 CVD(ALCVD),而優(yōu)選地為等離子體增強(qiáng)式CVD(PECVD)。如果使用65nm技術(shù)來形成，低介電系數(shù)介電層26的較佳厚度介于約3000A及約5000A之 間，且更優(yōu)選地為4500A。然而，本領(lǐng)域技術(shù)人員可以了解的是當(dāng)使用較小 尺寸的技術(shù)時(shí)，集成電路的特征尺寸將會(huì)減少。在一例式實(shí)施例，低介電系數(shù)介電層26是使用PECVD來形成。工藝條 件包含介于約30(TC及約45(TC之間的溫度、介于約5Torr及約9Torr之間的 反應(yīng)室壓力、介于約300W及約900W之間的RF電源、介于50sccm及約 1000sccm之間的氧流量、介于100sccm及約3000sccm之間的氦流量與介于 50mgm及約3000mgm之間的有機(jī)成孔劑流量。優(yōu)選地，介于面板(faceplate) 和加熱器之間的距離約100mil至約600mi。參考圖3，第二低介電系數(shù)介電層28(也可稱為低介電系數(shù)帽蓋層28)形 成于低介電系數(shù)介電層26上。在一優(yōu)選實(shí)施例中，以共同的前趨物來形成 低介電系數(shù)帽蓋層28及低介電系數(shù)介電層26，因此，產(chǎn)生的低介電系數(shù)帽 蓋層28及低介電系數(shù)介電層26具有實(shí)質(zhì)上類似的材料。低介電系數(shù)帽蓋層 28及低介電系數(shù)介電層26的材料優(yōu)選地約85%以上、更優(yōu)選地約95%以上 相同。再者，低介電系數(shù)帽蓋層28及低介電系數(shù)介電層26較佳包含相同類 型的成孔劑，如含CxHy的材料，包含C2H4、 C3H6、雙三甲基硅胺(HMDS) 及類似物。低介電系數(shù)帽蓋層28優(yōu)選地為具有小于約500A的厚度，更優(yōu)選 地介于約50A及450A之間。在最終的結(jié)構(gòu)中，相較于低介電系數(shù)介電層26，低介電系數(shù)帽蓋層28 包含較少的成孔劑。優(yōu)選地，低介電系數(shù)帽蓋層28包含小于25%的成孔劑， 且低介電系數(shù)介電層26包含小于35%的成孔劑。更優(yōu)選地，在低介電系數(shù) 帽蓋層28中所含的成孔劑百分比較低介電系數(shù)介電層26小了約5%以上的 差異。因此，低介電系數(shù)帽蓋層28的機(jī)械強(qiáng)度較低介電系數(shù)介電層26的機(jī) 械強(qiáng)度好。而低介電系數(shù)帽蓋層28的介電系數(shù)值較低介電系數(shù)介電層26的 介電系數(shù)值大一點(diǎn)，如約0.2或更大的差異。優(yōu)選地是低介電系數(shù)帽蓋層28 具有小于約3.7的介電系數(shù)值，更優(yōu)選地是小于約2.7。為了達(dá)到前面特定的性質(zhì)差異，工藝條件需要稍有不同。在優(yōu)選實(shí)施例 中，低介電系數(shù)帽蓋層28與低介電系數(shù)介電層26原位形成且使用相同方法 形成。因此，在沉積低介電系數(shù)介電層26之后，優(yōu)選地是調(diào)整工藝條件至 適合產(chǎn)生較少成孔劑含量及較大硬度，且連續(xù)形成低介電系數(shù)帽蓋層28。舉 例來說，相較于用在低介電系數(shù)介電層26，低介電系數(shù)帽蓋層28使用較低的RF電源沉積。再者，相較于低介電系數(shù)介電層26,低介電系數(shù)帽蓋層28 優(yōu)選地為以4交^氐的成孑L劑對(duì)前趨物比(porogen-to畫precursor mtio)來沉積。在^~ 例示實(shí)施例中，形成低介電系數(shù)介電層26的成孔劑對(duì)前趨物比介于約0.9 及約2.5之間，而形成低介電系數(shù)帽蓋層28的成孔劑對(duì)前趨物比介于約0.5 及約1.4之間。本領(lǐng)域技術(shù)人員可以了解的是其他工藝條件，如反應(yīng)室的壓 —力或分壓，也會(huì)影響低介電系數(shù)介電層26及28的性質(zhì)，而透過例行實(shí)驗(yàn)可 以找出理想的工藝條件。在一例示實(shí)施例，形成低介電系數(shù)帽蓋層28的工藝條件包含介于約200 。C及約40(TC之間的溫度、介于約3Torr及約9Torr之間的反應(yīng)室壓力、介于 約400W及約650W之間的RF電源、介于50sccm及約1000sccm之間的氧 流量、介于100sccm及約3000sccm之間的氦流量、介于50mgm及約3000mgm 之間的有機(jī)成孔劑流量，以及介于面板和加熱器之間的距離約100mil至約 500mil。之后執(zhí)行熟化工藝，可以使用一般使用熟化方法來執(zhí)行熟化工藝，如電 子束熟化、紫外線(UV)熟化、熱熟化、SCC02熟化及其類似者，也可以在用 于PECVD、原子層沉積(ALD)、 LPCVD等的生產(chǎn)機(jī)臺(tái)中執(zhí)行。可以結(jié)合多 于一種的熟化方法來達(dá)成更好的效果。優(yōu)選地熟化具有兩種功能驅(qū)使成孔劑自低介電系數(shù)介電層26及28移 除，以及改善各低介電系數(shù)介電材料的機(jī)械性能。在此優(yōu)選實(shí)施例中，移除 成孔劑及改善機(jī)械性能的熟化工藝是以連續(xù)的熟化步驟執(zhí)行。雖然每一熟化 步驟可以提供這兩種功能，然而，在其他實(shí)施例中，第一熟化工藝主要用于 移除成孔劑，而第二熟化工藝主要用于改善機(jī)械性能。如果使用兩個(gè)熟化工 藝，第一及第二熟化工藝可能以相同方法或不同方法執(zhí)行。在執(zhí)行紫外線熟 化的一例示實(shí)施例中，可能以大于第二熟化的對(duì)應(yīng)波長(zhǎng)的波長(zhǎng)執(zhí)行第一熟 化。在一例示實(shí)施例中，第一熟化具有介于約250nm及約280nm之間的波 長(zhǎng)，第二熟化具有介于約200nm及約300nm之間的波長(zhǎng)。另一方面，第一 及第二熟化工藝也可以相同的波長(zhǎng)執(zhí)行。優(yōu)選地，熟化工藝是伴隨鍵修復(fù)(bond-repairing)材料(優(yōu)選地為含碳材料) 的存在來執(zhí)行。較佳的鍵修復(fù)材料包含硅烷群中的材料，如(CH3)sSiH(也就 是已知的3MS或三曱基硅烷)且/或Si(OC2Hs)2(CH3)H(也就是已知的DEMS) 及其類似者。其他包含碳及氫(常常表示為QcHy)的材料也可使用于熟化。鍵修復(fù)材料供應(yīng)碳及氫，有效復(fù)原低介電系數(shù)介電材料的鍵結(jié)。在熟化期間， 碳及氬與低介電系數(shù)介電材料形成鍵結(jié)，獲得機(jī)械性能的改善。由于低介電系數(shù)介電層26及低介電系數(shù)帽蓋層28以類似的材料形成且 具有類似的結(jié)構(gòu)，低介電系數(shù)介電層26及上層低介電系數(shù)帽蓋層28同時(shí)熟 化。因此，低介電系數(shù)介電層26中的成孔劑可以輕易穿過低介電系數(shù)帽蓋 層28,而若低介電系數(shù)帽蓋層28使用不同于低介電系數(shù)介電層26的材料， 則低介電系數(shù)介電層26中的成孔劑可能被低介電系數(shù)帽蓋層28阻擋。在另 一實(shí)施例中，低介電系數(shù)介電層26及低介電系數(shù)帽蓋層28可能分開熟化， 舉例來說，通過在低介電系數(shù)帽蓋層28形成之前熟化低介電系數(shù)介電層26。由于調(diào)整工藝條件，低介電系數(shù)帽蓋層28的成孔劑含量小于低介電系 數(shù)介電層26的成孔劑含量，因此在成孔劑移除之后，產(chǎn)生的低介電系數(shù)帽 蓋層28具有較小的孔隙度(porosity)，因此相較于低介電系數(shù)介電層26,具 有較佳的機(jī)械性質(zhì)。優(yōu)選地，低介電系數(shù)介電層26的孔隙度小于35%,而 低介電系數(shù)帽蓋層28的孔隙度小于25°/。。甚至更優(yōu)選地是，低介電系數(shù)帽 蓋層28的孔隙度較低介電系數(shù)介電層26的孔隙度小約1.2%。使用前面討論的方法，簡(jiǎn)單的結(jié)構(gòu)得以形成及測(cè)量。優(yōu)選地通過如前面 的討論謹(jǐn)慎地調(diào)整工藝條件，低介電系數(shù)帽蓋層28的硬度可較低介電系數(shù) 介電層26的硬度大約10%或甚至更多。舉例來說，使用優(yōu)選實(shí)施例制作的 樣品結(jié)構(gòu)，低介電系數(shù)介電層26的硬度小于約1.6Gpa，而低介電系數(shù)帽蓋 層28的硬度大于約1.8Gpa，有時(shí)候甚至大于約1.9Gpa或2.0Gpa。由于硬度 的顯著增加，低介電系數(shù)帽蓋層28可以執(zhí)行帽蓋功能，以保護(hù)下層低介電 系數(shù)介電層26,免于因CMP造成的損毀。參考圖4，形成且圖案化的底部抗反射涂層(BARC) 30及光致抗蝕劑層 32。 BARC 30優(yōu)選地為不含氮。之后，蝕刻低介電系數(shù)帽蓋層28及低介電 系數(shù)介電層26,形成開口34。開口 34可以是介層開口或溝槽開口。為本領(lǐng) 域技術(shù)人員所知的是可以通過蝕刻或灰化低介電系數(shù)介電層26來形成開口 34。此蝕刻/灰化工藝停在ESL24。接著，蝕刻ESL24的暴露部分。因?yàn)橄?對(duì)于低介電系數(shù)介電層26, ESL24相當(dāng)薄，工藝控制及終點(diǎn)偵測(cè)更嚴(yán)密控 制，因此，限制過度蝕刻穿過下層導(dǎo)線22的可能性。之后，移除BARC30 及光致抗蝕劑層32。在一些實(shí)施例中，優(yōu)選地是可過度蝕刻ESL 24，以形 成凹槽于導(dǎo)線22中(未顯示)。參考圖5，填充開口 34，形成金屬特征36。在優(yōu)選實(shí)施例中，填充材料 包含如銅、鴒、鋁、4艮、金及其組合且/或其他已知的替代材料。優(yōu)選地是在 金屬特征36形成之前，形成阻障層38，且阻障層38由包含如鈥、氮化鈦、 鉭、氮化鉭、碳化硅、氧碳化硅及類似物的材料所形成。阻障層38防止金 屬材料，尤其是銅，擴(kuò)散進(jìn)入低介電系數(shù)介電層26及造成電路失效。之后， 執(zhí)行化學(xué)機(jī)械拋光(CMP),以移除過多的材料。低介電系數(shù)帽蓋層28與BARC 30具有好的粘著性。在CMP工藝期間， 在BARC 30及下層帽蓋層28之間的界面未觀察到剝離。在本發(fā)明優(yōu)選實(shí)施例中，低介電系數(shù)介電層26及低介電系數(shù)帽蓋層28 包含共同的前趨物及共同的成孔劑，且原位形成。在其他實(shí)施例中，低介電 系數(shù)介電層26及低介電系數(shù)帽蓋層28是以相同前趨物但不同成孔劑所形 成。在其他實(shí)施例中，以不同前趨物及不同成孔劑形成低介電系數(shù)介電層26 及低介電系數(shù)帽蓋層28 。在所有這些實(shí)施例中，調(diào)整工藝條件使得低介電 系數(shù)介電層26及低介電系數(shù)帽蓋層28具有類似前面討論的介電系數(shù)值、孔 隙度及硬度。然而，若至少一前趨物或成孔劑不同時(shí)成本會(huì)較高。本發(fā)明的優(yōu)選實(shí)施例具有多個(gè)優(yōu)點(diǎn)特征，通過以類似材料原位形成低介 電系數(shù)介電層及上層低介電系數(shù)帽蓋層，工藝得以簡(jiǎn)化且成本降低。在本發(fā) 明的優(yōu)選實(shí)施例中，低介電系數(shù)帽蓋層與下層低介電系數(shù)介電層及上層ARC 層具有好的粘著性，因此實(shí)質(zhì)上不會(huì)有剝離。其他存在于已知方法的問題， 如難以移除成孔劑及損害低介電系數(shù)介電層也實(shí)質(zhì)上減少或消除。雖然本發(fā)明及其優(yōu)點(diǎn)已詳細(xì)描述，可以了解的是在此不脫離權(quán)利要求界 定的本發(fā)明的精神及范圍內(nèi)，可有各種變化、取代及替代。再者，本申請(qǐng)案 的范圍非限定于詳述于說明書中工藝、機(jī)臺(tái)、制造及物質(zhì)的組合物、手段、 方法及步驟的特定實(shí)施例。根據(jù)本發(fā)明，本領(lǐng)域技術(shù)人員可以輕易從本發(fā)明 的披露、工藝、機(jī)臺(tái)、制造及物質(zhì)的組合物、手段、方法及步驟、現(xiàn)存或之 后將發(fā)展的，可能使用披露于此的實(shí)施例，執(zhí)行實(shí)質(zhì)上相同功能或達(dá)到實(shí)質(zhì) 上相同的結(jié)果。因此，權(quán)利要求試圖包含這些工藝、機(jī)臺(tái)、制造及物質(zhì)的組 合物、手段、方法及步驟于其中。本申請(qǐng)案主張美國(guó)臨時(shí)專利申請(qǐng)案案號(hào)60/899,703的優(yōu)先權(quán)，此臨時(shí)專 利申請(qǐng)案申請(qǐng)于2007年2月6日且標(biāo)題為"無剝離多孔帽蓋材料(peeling-free porous capping material)", 在此并人參考。
權(quán)利要求
1.一種形成介電結(jié)構(gòu)的方法，該方法包含提供基材；沉積第一低介電系數(shù)介電層于該基材上，該第一低介電系數(shù)介電層包含第一成孔劑；沉積第二低介電系數(shù)介電層于該第一低介電系數(shù)介電層上，該第二低介電系數(shù)介電層包含第二成孔劑；以及同時(shí)熟化該第一及該第二低介電系數(shù)介電層，以移除該第一及該第二成孔劑，且產(chǎn)生第一孔隙度于該第一低介電系數(shù)介電層中，及第二孔隙度于該第二低介電系數(shù)介電層中，其中該第二孔隙度小于該第一孔隙度。
2. 如權(quán)利要求1所述的方法，其中該第一及該第二成孔劑包含相同材料， 且其中該第 一低介電系數(shù)介電層及該第二低介電系數(shù)介電層的沉積包含一 組共同的前趨物。
3. 如權(quán)利要求2所述的方法，其中該第二低介電系數(shù)介電層中的成孔劑 比例小于該第一低介電系數(shù)介電層中的成孔劑比例約5%以上。
4. 如權(quán)利要求1所述的方法，其中相較于沉積該第二低介電系數(shù)介電層 的該步驟，沉積該第 一低介電系數(shù)介電層的該步驟具有較高的成孔劑對(duì)前趨 物比。
5. 如權(quán)利要求1所述的方法，其中該第一及該第二低介電系數(shù)介電層通 過化學(xué)氣相沉積法所形成。
6. 如權(quán)利要求1所述的方法，其中熟化該第一及該第二低介電系數(shù)介電 層的該步驟，是使用實(shí)質(zhì)上選自紫外線熟化、電子束熟化、熱熟化、SCC02 熟化及其組合所組成的群組的方法來執(zhí)行。
7. 如權(quán)利要求1所述的方法，還包含額外紫外線熟化工藝。
8. 如權(quán)利要求1所述的方法，其中熟化的該步驟在包含鍵修復(fù)材料的環(huán) 境中執(zhí)行。
9. 如權(quán)利要求8所述的方法，其中該鍵修復(fù)材料包含一含碳?xì)怏w。
10. 如權(quán)利要求1所述的方法，其中該第一低介電系數(shù)介電層具有小于約 2.5的介電系數(shù)，以及該第二低介電系數(shù)介電層具有小于約2.7的介電系數(shù)。
11. 如權(quán)利要求1所述的方法，其中該第一低介電系數(shù)介電層具有小于25%的孔隙度，以及該第二低介電系數(shù)介電層具有小于35%的孔隙度。
12. 如權(quán)利要求1所述的方法，其中該第一低介電系數(shù)介電層及該第二低 介電系數(shù)介電層具有大于85%的材料是共同的。
13. —種形成介電結(jié)構(gòu)的方法，該方法包含 提供基材；沉積低介電系數(shù)介電層于該基材上，該低介電系數(shù)介電層包含成孔劑； 原位沉積低介電系數(shù)帽蓋層于該低介電系數(shù)介電層上，該低介電系數(shù)帽蓋層包含該成孔劑，其中該低介電系數(shù)介電層與該低介電系數(shù)帽蓋層是以實(shí)質(zhì)上相同的前趨物形成；以及同時(shí)熟化該低介電系數(shù)介電層與該低介電系數(shù)帽蓋層，以移除該成孔劑，且產(chǎn)生第一孔隙度于該低介電系數(shù)介電層中，及第二孔隙度于該低介電系數(shù)帽蓋層中，其中該第二孔隙度小于該第一孔隙度。
14. 如權(quán)利要求13所述的方法，其中相較于沉積該低介電系數(shù)帽蓋層的 該步驟，沉積該低介電系數(shù)介電層的該步驟使用 一較高的RP電源。
15. 如權(quán)利要求13所述的方法，其中相較于沉積該低介電系數(shù)帽蓋層的 該步驟，沉積該低介電系數(shù)介電層的該步驟具有較高的成孔劑對(duì)前趨物比。
16. 如權(quán)利要求13所述的方法，其中熟化該低介電系數(shù)介電層與該低介 電系數(shù)帽蓋層的該步驟包含第 一 熟化及第二熟化。
17. 如權(quán)利要求16所述的方法，其中該第一熟化為紫外線熟化，該紫外 線熟化使用具有大于該第二熟化的較長(zhǎng)波長(zhǎng)的放射線。
18. 如權(quán)利要求16所述的方法，其中該第一熟化使用介于約250nm及約 280nm之間的波長(zhǎng)，以及該第二熟化使用介于約200nm及約300nm之間的 波長(zhǎng)。
19. 如權(quán)利要求13所述的方法，其中該熟化步驟在包含Q3y的氛圍中進(jìn)行。
20. 如權(quán)利要求19所述的方法，其中CxHy包含實(shí)質(zhì)上選自C2H4、 C3H6、 HMDS及其組合所組成的群組的材料。
21. —種半導(dǎo)體結(jié)構(gòu)，包含 基材；低介電系數(shù)介電層于該基材上；以及低介電系數(shù)帽蓋層于該低介電系數(shù)介電層上，其中該低介電系數(shù)介電層及該低介電系數(shù)帽蓋層包含實(shí)質(zhì)上類似的材料，以及其中于該低介電系數(shù)介 電層中的第 一孔隙度大于該低介電系數(shù)帽蓋層中的第二孔隙度。
22. 如權(quán)利要求21所述的半導(dǎo)體結(jié)構(gòu)，其中該低介電系數(shù)介電層具有一 介電系數(shù)，小于該低介電系數(shù)帽蓋層的介電系數(shù)。
23. 如權(quán)利要求22所述的半導(dǎo)體結(jié)構(gòu)，其中該低介電系數(shù)介電層具有小 于約2.5的介電系數(shù)，以及該低介電系數(shù)帽蓋層具有小于約2.7的介電系數(shù)。
24. 如權(quán)利要求21所述的半導(dǎo)體結(jié)構(gòu)，其中該低介電系數(shù)介電層具有小 于35%的孔隙度，以及該低介電系數(shù)帽蓋層具有小于25%的孔隙度。
25. 如權(quán)利要求21所述的半導(dǎo)體結(jié)構(gòu)，其中該低介電系數(shù)帽蓋層的硬度 大于該低介電系數(shù)介電層的硬度約10%。
26. 如權(quán)利要求21所述的半導(dǎo)體結(jié)構(gòu)，其中該低介電系數(shù)帽蓋層的孔隙 度小于該低介電系數(shù)介電層的孔隙度約1.2%。
27. 如權(quán)利要求21所述的半導(dǎo)體結(jié)構(gòu)，其中該低介電系數(shù)介電層及該低 介電系數(shù)帽蓋層包含有機(jī)硅酸鹽玻璃。
28. 如權(quán)利要求21所述的半導(dǎo)體結(jié)構(gòu)，其中該低介電系數(shù)介電層及該低 介電系數(shù)帽蓋層包含一含碳材料。
29. 如權(quán)利要求21所述的半導(dǎo)體結(jié)構(gòu)，還包含一金屬特征，該金屬特征 從該低介電系數(shù)帽蓋層的頂表面延伸至該低介電系數(shù)介電層的底表面。
30. 如權(quán)利要求21所述的半導(dǎo)體結(jié)構(gòu)，其中該低介電系數(shù)介電層及該低 介電系數(shù)帽蓋層具有大于85°/。的材料是共同的。
全文摘要
本發(fā)明公開了一種形成介電結(jié)構(gòu)的方法以及半導(dǎo)體結(jié)構(gòu)。形成介電結(jié)構(gòu)的方法包含提供基材；沉積包含第一成孔劑的低介電系數(shù)介電層于基材上；沉積包含第二成孔劑的低介電系數(shù)帽蓋層于低介電系數(shù)介電層上；以及同時(shí)熟化低介電系數(shù)介電層及低介電系數(shù)帽蓋層，以移除第一及第二成孔劑，使產(chǎn)生第一孔隙度于低介電系數(shù)介電層中，及第二孔隙度于低介電系數(shù)帽蓋層中。第二孔隙度優(yōu)選地小于第一孔隙度。優(yōu)選地，低介電系數(shù)介電層及低介電系數(shù)帽蓋層包含一組共同的前趨物及成孔劑，且原位進(jìn)行。
文檔編號(hào)H01L21/31GK101241857SQ20081000545
公開日2008年8月13日 申請(qǐng)日期2008年2月4日 優(yōu)先權(quán)日2007年2月6日
發(fā)明者余振華, 包天一, 吳振誠(chéng), 蔡方文, 鄭雙銘, 陳奕伊 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司