專利名稱：具有硅通孔的半導(dǎo)體芯片構(gòu)造及其堆疊組合的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種半導(dǎo)體裝置，特別有關(guān)于一種具有硅通孔(TSV, Through Silicon Via)的半導(dǎo)體芯片構(gòu)造及其堆疊組合。
背景技術(shù)：
在半導(dǎo)體電子產(chǎn)品的領(lǐng)域中，集成電路形成半導(dǎo)體芯片的主動表面，而傳 統(tǒng)芯片的端子，例如焊墊，也形成于主動表面。在芯片的高密度電性互連技術(shù) 中，希望芯片的主動表面與背面都設(shè)有端子，以供立體堆疊或/與高密度封裝。 故有人提出一種芯片堆疊組合構(gòu)造的技術(shù)能朝向高功率、高密度與微小化等高 精密度工藝發(fā)展，即硅通孔(TSV, Through Silicon Via)技術(shù)。硅通孔技術(shù)是在 芯片內(nèi)開設(shè)貫穿且具有電性導(dǎo)通功能的貫穿孔，貫穿孔是以垂直導(dǎo)通方式來實(shí) 現(xiàn)堆疊芯片的電性連接，不再釆用中介基板(Interposer)和焊線，使線路不必 繞道芯片側(cè)邊，以縮短電氣信號傳輸距離。并且，硅通孔技術(shù)能夠有效提高系 統(tǒng)的整合度與效能并能降低封裝整體高度與面積，并且大大改善芯片速度和低 功耗的性能。然而，每一個(gè)芯片在運(yùn)算時(shí)都會產(chǎn)生熱能，故產(chǎn)生的熱應(yīng)力會使 芯片變形或翹曲，進(jìn)而應(yīng)力集中到芯片間的電性接點(diǎn)處導(dǎo)致斷裂。
中國臺灣發(fā)明專利證書第I231023號"三維堆疊的電子構(gòu)裝及其組裝方法"， 揭示一種具有硅通孔的半導(dǎo)體芯片構(gòu)造，每一個(gè)芯片具有兩個(gè)或兩個(gè)以上通透 孔，其內(nèi)設(shè)有對應(yīng)以打線成球方法形成的柱狀導(dǎo)電凸塊，再將芯片作縱向堆疊， 借由柱狀導(dǎo)電凸塊在芯片之間形成電性接點(diǎn)。當(dāng)芯片受到應(yīng)力而變形或翹曲時(shí)， 柱狀導(dǎo)電凸塊位于芯片之間的電性接點(diǎn)容易受到應(yīng)力而斷裂，造成電氣信號傳 遞失敗。
另外美國專利第US6，908，785號所揭示的技術(shù)，如圖1所示， 一種公知具有硅通孔的半導(dǎo)體芯片構(gòu)造100主要包含半導(dǎo)體基板110以及兩個(gè)或兩個(gè)以上
孔內(nèi)導(dǎo)電金屬120。該半導(dǎo)體基板110具有第一表面111、相對的第二表面112 以及兩個(gè)或兩個(gè)以上貫穿該第一表面111與該第二表面112的通孔113。這些 導(dǎo)電金屬120形成于這些通孔113內(nèi)，使該半導(dǎo)體基板110的該第一表面111 與該第二表面112形成電性連接端子。這些通孔113為縱向連通，該導(dǎo)電金屬 120形成于其內(nèi)，作為硅通孔結(jié)構(gòu)。如圖2所示，兩個(gè)或兩個(gè)以上半導(dǎo)體芯片 構(gòu)造IOO在進(jìn)行芯片堆疊時(shí)，載板10的兩個(gè)或兩個(gè)以上連接墊11上應(yīng)先預(yù)設(shè) 有兩個(gè)或兩個(gè)以上導(dǎo)電針(conductive bar) 12,以串接這些半導(dǎo)體芯片構(gòu)造100 的這些通孔113，實(shí)現(xiàn)芯片堆疊的電性互連。然而所有的導(dǎo)電針12必須無彎斜 地穿設(shè)于兩個(gè)或兩個(gè)以上半導(dǎo)體基板110的對應(yīng)通孔113，才可使這些半導(dǎo)體 芯片構(gòu)造100能電性連接至該載板10。 一旦在堆疊其中 一個(gè)半導(dǎo)體芯片構(gòu)造100 碰歪其中一個(gè)導(dǎo)電針12，則將使得后續(xù)堆疊的半導(dǎo)體芯片構(gòu)造100的通孔113 無法順利被這些導(dǎo)電針12穿接，故有芯片對位困難與工藝良率不佳的問題。
發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種具有硅通孔的半導(dǎo)體芯片構(gòu)造 及其堆疊組合，有效降低堆疊高度，更具有高制作良率與工藝簡便的功效。
本發(fā)明的另一目的在于提供一種具有硅通孔的半導(dǎo)體芯片構(gòu)造及其堆疊組 合，以減少基板制作成本。
本發(fā)明的另一目的在于提供一種具有硅通孔的半導(dǎo)體芯片構(gòu)造及其堆疊組 合，可實(shí)現(xiàn)芯片準(zhǔn)確對位及避免位移。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā) 明所揭示的一種具有硅通孔的半導(dǎo)體芯片構(gòu)造，主要包含半導(dǎo)體基板、兩個(gè)或 兩個(gè)以上第一焊墊、兩個(gè)或兩個(gè)以上第二焊墊、兩個(gè)或兩個(gè)以上第一凸緣環(huán)以 及兩個(gè)或兩個(gè)以上第二凸緣環(huán)。該半導(dǎo)體基板具有第一表面、相對的第二表面 以及兩個(gè)或兩個(gè)以上貫穿該第一表面與該第二表面的通孔。這些第一焊墊設(shè)置 于該第一表面。這些第二焊墊設(shè)置于該第二表面，其中這些通孔還貫穿垂直對應(yīng)的這些第一焊墊與這些第二焊墊。這些第一凸緣環(huán)突出地設(shè)置于這些第一焊 墊，并使對應(yīng)的第一焊墊具有第一接觸表面，其外露于該第一表面并位于這些 第一凸緣環(huán)與這些通孔之間。這些第二凸緣環(huán)突出地設(shè)置于這些第二焊墊，并 使對應(yīng)的第二焊墊具有第二接觸表面，其外露于該第二表面并圍繞在這些第二 凸緣環(huán)之外，其中該第二凸緣環(huán)具有可嵌入于該第一凸緣環(huán)的尺寸。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
在前述的半導(dǎo)體芯片構(gòu)造中，可另包含孔金屬層，其形成于該通孔內(nèi)，并 電性連接這些第一焊墊與對應(yīng)的這些第二焊墊。
在前述的半導(dǎo)體芯片構(gòu)造中，該孔金屬層可與這些第一凸緣環(huán)及這些第二 凸緣環(huán)為相同電鍍金屬。
在前述的半導(dǎo)體芯片構(gòu)造中，該半導(dǎo)體基板的該第二表面可形成有集成電路。
在前述的半導(dǎo)體芯片構(gòu)造中，可另包含焊罩層，其覆蓋于該半導(dǎo)體基板的
該第一表面，并且這些第一凸緣環(huán)突出地接觸該焊罩層。
在前述的半導(dǎo)體芯片構(gòu)造中，可另包含填孔物質(zhì)，其填入于這些通孔。 本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本
發(fā)明所揭示的一種具有硅通孔的半導(dǎo)體芯片構(gòu)造的堆疊組合，其包含兩個(gè)或兩
個(gè)以上相互疊置并具有硅通孔的半導(dǎo)體芯片構(gòu)造以及載板，每一個(gè)半導(dǎo)體芯片
構(gòu)造包含
半導(dǎo)體基板，具有第一表面、相對的第二表面以及兩個(gè)或兩個(gè)以上貫穿該 第一表面與該第二表面的通孔；
兩個(gè)或兩個(gè)以上第一焊墊，設(shè)置于該第一表面；
兩個(gè)或兩個(gè)以上第二焊墊，設(shè)置于該第二表面，其中這些通孔還貫穿垂直 對應(yīng)的這些第一焊墊與這些第二焊墊；
兩個(gè)或兩個(gè)以上第一凸緣環(huán)，突出地設(shè)置于這些第一焊墊，并使對應(yīng)的第 一焊墊具有第一接觸表面，其外露于該第一表面并位于這些第一凸緣環(huán)與這些 通孔之間；以及兩個(gè)或兩個(gè)以上第二凸緣環(huán)，突出地設(shè)置于這些第二焊墊，并使對應(yīng)的第 二焊墊具有第二接觸表面，其外露于該第二表面并圍繞在這些第二凸緣環(huán)之外， 其中這些第二凸緣環(huán)嵌入于相鄰半導(dǎo)體芯片構(gòu)造的這些第一凸緣環(huán)內(nèi)。
本發(fā)明的目的及解決其技術(shù)問題另可釆用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本
發(fā)明所揭示的一種具有硅通孔的半導(dǎo)體芯片構(gòu)造，其包含
半導(dǎo)體基板，具有第一表面、相對的第二表面、形成于該第一表面內(nèi)的第 一半通孔以及形成于該第二表面內(nèi)的第二半通孔，其中該第一半通孔與該第二
半通孔之間具有水平位移；
第一焊墊，設(shè)置于該第一表面，并且該第一半通孔還貫穿垂直對應(yīng)的該第
一焊墊；
第二焊墊，設(shè)置于該第二表面，并且該第二半通孔還貫穿垂直該第二焊墊；
第一凸緣環(huán)，突出地設(shè)置于該第一焊墊，并使該第一焊墊具有第一接觸表 面，其外露于該第一表面并位于該第一凸緣環(huán)與該第一半通孔之間；以及
第二凸緣環(huán)，突出地設(shè)置于該第二焊墊，并使該第二焊墊具有第二接觸表 面，其外露于該第二表面并圍繞在該第二凸緣環(huán)之外，其中該第二凸緣環(huán)具有 可嵌入于該第一凸緣環(huán)的尺寸。
本發(fā)明的目的及解決其技術(shù)問題再可釆用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本 發(fā)明所揭示的一種具有硅通孔的半導(dǎo)體芯片構(gòu)造的堆疊組合，其包含兩個(gè)或兩 個(gè)以上上述的第二種半導(dǎo)體芯片構(gòu)造以及載板。
由以上技術(shù)方案可以看出，本發(fā)明的具有硅通孔的半導(dǎo)體芯片構(gòu)造及其堆 疊組合，以硅通孔貫通芯片堆疊組合，有效降低堆疊高度。并且，能實(shí)現(xiàn)一種 芯片堆疊工藝，可先芯片堆疊再將填孔物質(zhì)填入這些通孔，填孔物質(zhì)不會溢流 而無鄰接通孔電性短路的問題，符合硅通孔微間距之要求；相對于公知利用基 板上的插針串接硅通孔的方式，本發(fā)明更具有高制作良率與工藝簡便的功效。
本發(fā)明的具有硅通孔的半導(dǎo)體芯片構(gòu)造及其堆疊組合，可以線路重布局技 術(shù)實(shí)現(xiàn)不同芯片尺寸的接合，具有便于控制芯片堆疊對位的功效。
本發(fā)明的具有硅通孔的半導(dǎo)體芯片構(gòu)造及其堆疊組合，取代公知串接芯片板制作成本。
本發(fā)明的具有硅通孔的半導(dǎo)體芯片構(gòu)造及其堆疊組合，利用上下對應(yīng)的凸 緣環(huán)做芯片堆疊，可實(shí)現(xiàn)芯片準(zhǔn)確對位及避免位移。
圖l為公知具有硅通孔的半導(dǎo)體芯片構(gòu)造的截面示意圖； 圖2為公知兩個(gè)或兩個(gè)以上半導(dǎo)體芯片構(gòu)造的堆疊組合截面示意圖； 圖3為根據(jù)本發(fā)明第一具體實(shí)施例的一種具有硅通孔的半導(dǎo)體芯片構(gòu)造的 截面示意圖4為根據(jù)本發(fā)明第一具體實(shí)施例的該半導(dǎo)體芯片構(gòu)造的第一焊墊與第一 凸緣環(huán)的截面與立體示意圖5為根據(jù)本發(fā)明第一具體實(shí)施例的該半導(dǎo)體芯片構(gòu)造的第二焊墊與第二 凸緣環(huán)的截面與立體示意圖6為根據(jù)本發(fā)明第一具體實(shí)施例的兩個(gè)或兩個(gè)以上半導(dǎo)體芯片構(gòu)造的堆 疊組合的截面示意圖7為根據(jù)本發(fā)明第一具體實(shí)施例的兩個(gè)或兩個(gè)以上半導(dǎo)體芯片構(gòu)造在堆 疊時(shí)局部放大的截面示意圖8為根據(jù)本發(fā)明第二具體實(shí)施例的另一種具有硅通孔的半導(dǎo)體芯片構(gòu)造 的截面示意圖9為根據(jù)本發(fā)明第二具體實(shí)施例的兩個(gè)或兩個(gè)以上半導(dǎo)體芯片構(gòu)造在堆 疊時(shí)局部放大的截面示意圖10為根據(jù)本發(fā)明第二具體實(shí)施例的兩個(gè)或兩個(gè)以上半導(dǎo)體芯片構(gòu)造的 堆疊組合的局部截面示意圖。
附圖標(biāo)記說明 S 水平位移
10載板 11連接墊 12導(dǎo)電針20載板21連接墊22 電性導(dǎo)通孔
23電鍍金屬層
30載板31連接墊
100半導(dǎo)體芯片構(gòu)造
110半導(dǎo)體基板111第一表面112第二表面
113通孔
120導(dǎo)電金屬
200半導(dǎo)體芯片構(gòu)造
210半導(dǎo)體基板211第一表面212第二表面
213通孔
220第一焊墊221第一接觸表面
230第二焊墊231第二接觸表面
240第一凸緣環(huán)250第二凸緣環(huán)260孔金屬層
270焊罩層280保護(hù)層290填孔物質(zhì)
300半導(dǎo)體芯片構(gòu)造
310半導(dǎo)體基板311第一表面312第二表面
313第一半通孔314第二半通孔
320第一焊墊321第一接觸表面
330第二焊墊331第二接觸表面
340第一凸緣環(huán)350第二凸緣環(huán)360孔金屬層
370重配置線路層380保護(hù)層
391填孔物質(zhì)392填孔物質(zhì)
具體實(shí)施方式
第一具體實(shí)施例
根據(jù)本發(fā)明的第一具體實(shí)施例，提供一種具有硅通孔的半導(dǎo)體芯片構(gòu)造及
其堆疊組合。請參閱圖3所示， 一種具有硅通孔的半導(dǎo)體芯片構(gòu)造200主要包含半導(dǎo)體基板210、兩個(gè)或兩個(gè)以上第一焊墊220、兩個(gè)或兩個(gè)以上第二焊墊 230、兩個(gè)或兩個(gè)以上第一凸緣環(huán)240以及兩個(gè)或兩個(gè)以上第二凸緣環(huán)250。該 半導(dǎo)體基板210具有第一表面211、相對的第二表面212以及兩個(gè)或兩個(gè)以上 貫穿該第一表面211與該第二表面212的通孔213。該半導(dǎo)體基板210為半導(dǎo) 體材質(zhì)，其材質(zhì)可為硅、砷化鎵等。該半導(dǎo)體基板210的一個(gè)表面可形成有各 式集成電路并可電性連接至這些第一焊墊220與兩個(gè)或兩個(gè)以上第二焊墊230。 較佳地，集成電路形成于該半導(dǎo)體基板210的第二表面212,即該第二表面212 作為芯片主動面，故該半導(dǎo)體基板210的第一表面211可選用較為低成本的絕 緣材料作為電性隔離層，如焊罩層270或其它，并且不會污染到這些第一焊墊 220 (容后詳述)。
這些第一焊墊220設(shè)置于該半導(dǎo)體基板210的該第一表面211。這些第二 焊墊230設(shè)置于該半導(dǎo)體基板210的該第二表面212。在具體形態(tài)中，這些第 一焊墊220與這些第二焊墊230位于該半導(dǎo)體基板210的兩相對側(cè)邊或周邊， 以避免與集成電路形成區(qū)域產(chǎn)生重疊。其中這些通孔213除了由該第一表面211 貫穿至該第二表面212,還貫穿了垂直對應(yīng)的這些第一焊墊220與這些第二焊 墊230,故可減少重配置線路層(RDL)的制作。具體而言，這些第一焊墊220 與第二焊墊230通常為鋁墊，而這些通孔213可以鐳射鉆孔、反應(yīng)性離子蝕刻 (RIE， Reactive Ion Etching )或是微影成像(Micro-lithography )技術(shù)結(jié)合化學(xué) 或等離子體蝕刻據(jù)以形成。
如圖3及圖4所示，這些第一凸緣環(huán)240突出地設(shè)置于這些第一焊墊220, 并使對應(yīng)的第一焊墊220具有第一接觸表面221,第一接觸表面221外露于該 第一表面211并位于這些第一凸緣環(huán)240與這些通孔213之間。如圖3及圖5 所示，這些第二凸緣環(huán)250突出地設(shè)置于這些第二焊墊230,并使對應(yīng)的第二 焊墊230具有第二接觸表面231，第二接觸表面231外露于該第二表面212并 圍繞在這些第二凸緣環(huán)250之外，其中該第二凸緣環(huán)250具有可嵌入于該第一 凸緣環(huán)240的尺寸。這些第一凸緣環(huán)240與這些第二凸緣環(huán)250的材質(zhì)可為金 屬或?qū)щ娔z。具體而言，如圖3及圖4所示，該半導(dǎo)體芯片構(gòu)造200可另包含孔金屬層 260,其可形成于這些通孔213內(nèi)，以電性連接這些第一焊墊220與對應(yīng)的這些 第二焊墊230，并可確保這些通孔213內(nèi)壁平滑，有利于填孔物質(zhì)290的流動 (如圖6所示)，以實(shí)現(xiàn)硅通孔的電性貫通。較佳地，該孔金屬層260可與這些 第一凸緣環(huán)240及這些第二凸緣環(huán)250為相同電鍍金屬，以減少工藝步驟。而 該孔金屬層260的材料依實(shí)際搡作經(jīng)驗(yàn)，由于銅為成熟的電鍍材料且成本較低， 因此，電鍍銅較佳，但并非以此為限。
在本實(shí)施例中，由于該半導(dǎo)體基板210的該第二表面212形成有集成電路， 利用晶圓工藝，例如氮化硅或磷硅玻璃(PSG)的保護(hù)層(passivation layer )280 可形成于該第二表面212,其具有兩個(gè)或兩個(gè)以上對準(zhǔn)這些第二焊墊230的開 孔，利用晶圓工藝中微影成像技術(shù)可準(zhǔn)確控制這些第二焊墊230的第二接觸表 面231的形成區(qū)域。相對地，使得在該半導(dǎo)體基板210的該第一表面211可釆 取更具有彈性的表面電性絕緣處理。如圖3及圖4所示，較佳地，該半導(dǎo)體芯 片構(gòu)造200可另包含焊罩層270，其覆蓋于該半導(dǎo)體基板210的該第一表面211， 以提供表面絕緣保護(hù)，避免外界水氣或塵埃污染。并且這些第一凸緣環(huán)240突 出地接觸該焊罩層270。該焊罩層270為一種低成本絕緣性油墨，可調(diào)整其稠 度以控制形成厚度。
如圖6所示，當(dāng)進(jìn)行兩個(gè)或兩個(gè)以上上述半導(dǎo)體芯片構(gòu)造200的堆疊組合 時(shí)，這些半導(dǎo)體基板210以其第二表面212朝向載板20的方式作堆疊，并使這 些半導(dǎo)體基板210的這些通孔213為縱向?qū)?yīng)連通。該載板20可為 一種印刷電 路板、陶瓷線路板、電路薄膜或預(yù)模導(dǎo)線架(pre-moldleadframe)，以作為芯片 載體并實(shí)現(xiàn)芯片的電性傳遞。在本實(shí)施例中，該載板20的上表面具有兩個(gè)或兩 個(gè)以上連接墊21,并以兩個(gè)或兩個(gè)以上電性導(dǎo)通孔(PTH或稱via) 22貫穿這 些連接墊21以及該載板20。每一個(gè)電性導(dǎo)通孔22內(nèi)可形成有電鍍金屬層23, 以電性貫通該載板20的上下表面。
具體而言，如圖7所示，在堆疊組合時(shí)，位于該半導(dǎo)體基板210的該第二 表面212的這些第二凸緣環(huán)250對位并嵌合于下方另 一半導(dǎo)體基板210的該第一表面211的這些第一凸緣環(huán)240內(nèi)，以形成防止溢流的曲折接觸表面，并能 實(shí)現(xiàn)這些半導(dǎo)體芯片構(gòu)造200準(zhǔn)確對位及避免位移。
再如圖6所示，利用填孔物質(zhì)290填入于這些通孔213，以使這些半導(dǎo)體 芯片構(gòu)造200為電性互連。具體而言，該填孔物質(zhì)290的材質(zhì)可為導(dǎo)電材料， 例如焊料、含銅導(dǎo)電膏、銀膠或?qū)щ娪湍?。較佳地，該填孔物質(zhì)290還可填 入于該載板20的這些電性導(dǎo)通孔22，以使這些半導(dǎo)體芯片構(gòu)造200電性連接 至該載板20。而該載板20的這些電性導(dǎo)通孔22可作為排氣之用，以促進(jìn)該填 孔物質(zhì)290的流動。當(dāng)該填孔物質(zhì)290流動到這些半導(dǎo)體芯片構(gòu)造200的間隙 時(shí)，這些第一凸緣環(huán)240與這些第二凸緣環(huán)250構(gòu)成的曲折接觸界面能防止該 填孔物質(zhì)290的溢流，避免相鄰近的通孔213之間產(chǎn)生電性短路，故能符合硅 通孔微間距的要求，相對于公知利用基板上的插針串接硅通孔的方式，本發(fā)明
更具有高制作良率與工藝簡便的功效。 第二具體實(shí)施例
在本發(fā)明的第二具體實(shí)施例中，揭示另一種具有硅通孔的半導(dǎo)體芯片構(gòu)造 及其堆疊組合。請參閱圖8所示， 一種具有硅通孔的半導(dǎo)體芯片構(gòu)造300主要 包含半導(dǎo)體基板310、第一焊墊320、第二焊墊330、第一凸緣環(huán)340以及第二 凸緣環(huán)350。該半導(dǎo)體基板310具有第一表面311、相對的第二表面312、形成 于該第一表面311內(nèi)的第一半通孔313以及形成于該第二表面312內(nèi)的第二半 通孔3M。具體而言，該第一半通孔313與該第二半通孔314可以半蝕刻與電 鍍方式形成盲孔形態(tài)。
該第一焊墊320設(shè)置于該第一表面311，并且該第一半通孔313還貫穿垂 直對應(yīng)該第一焊墊320。該第二焊墊330設(shè)置于該第二表面312,并且該第二半 通孔314還貫穿垂直對應(yīng)該第二焊墊330。該第一焊墊320的設(shè)置位置可不與 該第二焊墊330垂直對應(yīng)。
如圖8及圖9所示，該第一凸緣環(huán)340突出地設(shè)置于該第一焊墊320，并 使該第一焊墊320具有第一接觸表面321，第一接觸表面321外露于該第一表 面311并位于該第一凸緣環(huán)340與該第一半通孔313之間。該第二凸緣環(huán)350突出地設(shè)置于該第二焊墊330,并使該第二焊墊330具有第二接觸表面331，第 二接觸表面331外露于該第二表面312并圍繞在該第二凸緣環(huán)350之外，其中 該第二凸緣環(huán)350具有可嵌入于該第一凸緣環(huán)340的尺寸。
具體而言，如圖8及圖9所示，該半導(dǎo)體芯片構(gòu)造300可另包含孔金屬層 360,其形成于該第一半通孔313與該第二半通孔314內(nèi)，以電性連接對應(yīng)的該 第一焊墊320與該第二焊墊330。其中該孔金屬層360可與該第一凸緣環(huán)340 及該第二凸緣環(huán)350為相同電鍍金屬，以減少工藝步驟。
為能提供更佳的電性導(dǎo)通質(zhì)量，可將填孔物質(zhì)391填入于該第一半通孔 313，填孔物質(zhì)392填入于該第二半通孔314內(nèi)，填孔物質(zhì)391與填孔物質(zhì)392
的材質(zhì)可為導(dǎo)電或不導(dǎo)電的塞孔材料，例如含銅導(dǎo)電膏或油墨樹脂等。較佳地， 該填孔物質(zhì)392還填入于該第二凸緣環(huán)350內(nèi)，以電性接觸下方堆疊半導(dǎo)體芯 片構(gòu)造300的該第一焊墊320的第一接觸表面321，如圖9所示。
在本實(shí)施例中，再如圖9所示，該第一半通孔313與該第二半通孔314之 間可具有水平位移S。該半導(dǎo)體芯片構(gòu)造300內(nèi)可形成重配置線路層370,以連 接在該水平位移S之間的該第一半通孔313與該第二半通孔314,實(shí)現(xiàn)電性連 接該第一半通孔313與該第二半通孔314。因此，利用該重配置線路層370可 以克服該水平位移S以電性連接于該第一焊墊320與該第二焊墊330,以改變 該半導(dǎo)體芯片構(gòu)造300的端子位置，即由該第一焊墊320改變至非垂直對應(yīng)的 該第二焊墊330。該重配置線路層370可利用濺鍍(sputtering)的方式形成， 再進(jìn)行微影蝕的工藝，以定義線路層的圖案化的線路。
如圖8及圖9所示，該半導(dǎo)體芯片構(gòu)造300可另包含保護(hù)層380，其覆蓋 于該半導(dǎo)體基板310的該第一表面311或/與該第二表面312。該第一凸緣環(huán)340 可突出地接觸位于該第一表面311的保護(hù)層380。
如圖IO所示，當(dāng)進(jìn)行不同尺寸的兩個(gè)或兩個(gè)以上上述半導(dǎo)體芯片構(gòu)造300 堆疊組合時(shí)，以其該第二凸緣環(huán)350朝向同一方向的方式作芯片堆疊，例如朝 向載板30。其中，位于較上方的一個(gè)半導(dǎo)體基板310的該第二表面312的該第 二凸緣環(huán)350對位嵌合于較下方的另 一半導(dǎo)體基板310的該第一表面311的該第一凸緣環(huán)340內(nèi)。而位于最下方的該半導(dǎo)體芯片構(gòu)造300的該第二凸緣環(huán)350 可接合于該載板30的連接墊31,以實(shí)現(xiàn)多芯片的電性連通，并實(shí)現(xiàn)這些半導(dǎo) 體基板310準(zhǔn)確對位及避免位移。因此，本實(shí)施例中可以運(yùn)用到不同芯片尺寸 的芯片堆疊組合。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式上的 限制，本發(fā)明技術(shù)方案范圍應(yīng)當(dāng)以權(quán)利要求書的保護(hù)范圍為準(zhǔn)。任何熟悉本專 業(yè)的技術(shù)人員可利用上述揭示的技術(shù)內(nèi)容作出些許更動、修飾或等同變化的等 效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以 上實(shí)施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的 范圍。
權(quán)利要求
1、一種具有硅通孔的半導(dǎo)體芯片構(gòu)造，其特征在于，所述半導(dǎo)體芯片構(gòu)造包含半導(dǎo)體基板，具有第一表面、相對的第二表面以及兩個(gè)或兩個(gè)以上貫穿該第一表面與該第二表面的通孔；兩個(gè)或兩個(gè)以上第一焊墊，設(shè)置于該第一表面；兩個(gè)或兩個(gè)以上第二焊墊，設(shè)置于該第二表面，其中所述通孔還貫穿垂直對應(yīng)所述第一焊墊與第二焊墊；兩個(gè)或兩個(gè)以上第一凸緣環(huán)，突出地設(shè)置于該第一焊墊，并使對應(yīng)的第一焊墊具有第一接觸表面，該第一接觸表面外露于該第一表面并位于該第一凸緣環(huán)與所述通孔之間；以及兩個(gè)或兩個(gè)以上第二凸緣環(huán)，突出地設(shè)置于所述第二焊墊，并使對應(yīng)的第二焊墊具有第二接觸表面，第二接觸表面外露于該第二表面并圍繞在該第二凸緣環(huán)之外，其中該第二凸緣環(huán)具有可嵌入于該第一凸緣環(huán)的尺寸。
2、 如權(quán)利要求l所述的具有硅通孔的半導(dǎo)體芯片構(gòu)造，其特征在于，所述 半導(dǎo)體芯片構(gòu)造另包含孔金屬層，其形成于所述通孔內(nèi)，并電性連接所述第一 焊墊與對應(yīng)的第二焊墊。
3、 如權(quán)利要求2所述的具有硅通孔的半導(dǎo)體芯片構(gòu)造，其特征在于，所述孔金屬層與所述第一凸緣環(huán)及第二凸緣環(huán)為相同電鍍金屬。
4、 如權(quán)利要求i所述的具有硅通孔的半導(dǎo)體芯片構(gòu)造，其特征在于，所述 半導(dǎo)體基板的該第二表面形成有集成電路。
5、 如權(quán)利要求l或4所述的具有硅通孔的半導(dǎo)體芯片構(gòu)造，其特征在于，所述半導(dǎo)體芯片構(gòu)造另包含焊罩層，其覆蓋于所述半導(dǎo)體基板的該第一表面， 并且這些第 一 凸緣環(huán)突出地接觸該保護(hù)層。
6、 如權(quán)利要求l所述的具有硅通孔的半導(dǎo)體芯片構(gòu)造，其特征在于，所述半導(dǎo)體芯片構(gòu)造另包含填孔物質(zhì)，其填入于所述通孔。
7、 一種具有硅通孔的半導(dǎo)體芯片構(gòu)造的堆疊組合，其特征在于，所述堆疊 組合包含兩個(gè)或兩個(gè)以上相互疊置并具有硅通孔的半導(dǎo)體芯片構(gòu)造以及載板，每一個(gè)半導(dǎo)體芯片構(gòu)造包含半導(dǎo)體基板，具有第一表面、相對的第二表面以及兩個(gè)或兩個(gè)以上貫穿該 第一表面與該第二表面的通孔；兩個(gè)或兩個(gè)以上第一焊墊，設(shè)置于該第一表面；兩個(gè)或兩個(gè)以上第二焊墊，設(shè)置于該第二表面，其中所述通孔還貫穿垂直 對應(yīng)所述第一焊墊與第二焊墊；兩個(gè)或兩個(gè)以上第一凸緣環(huán)，突出地設(shè)置于所述第一焊墊，并使對應(yīng)的第 一焊墊具有第一接觸表面，該第一接觸表面外露于該第一表面并位于所述第一 凸緣環(huán)與所述通孔之間；以及兩個(gè)或兩個(gè)以上第二凸緣環(huán)，突出地設(shè)置于所述第二焊墊，并使對應(yīng)的第 二焊墊具有第二接觸表面，第二接觸表面外露于該第二表面并圍繞在該第二凸 緣環(huán)之外，其中該第二凸緣環(huán)嵌入于相鄰半導(dǎo)體芯片構(gòu)造的第一凸緣環(huán)內(nèi)。
8、 如權(quán)利要求7所述的具有硅通孔的半導(dǎo)體芯片構(gòu)造的堆疊組合，其特征 在于，所述每一個(gè)半導(dǎo)體芯片構(gòu)造另包含孔金屬層，其形成于所述通孔內(nèi)，并 電性連接所述第一焊墊與對應(yīng)的第二焊墊。
9、 如權(quán)利要求8所述的具有硅通孔的半導(dǎo)體芯片構(gòu)造的堆疊組合，其特征在于，所述孔金屬層與所述第一凸緣環(huán)及第二凸緣環(huán)為相同電鍍金屬。
10、 如權(quán)利要求7所述的具有硅通孔的半導(dǎo)體芯片構(gòu)造的堆疊組合，其特征在于，所述半導(dǎo)體基板的該第二表面形成有集成電路。
11、 如權(quán)利要求7或IO所述的具有硅通孔的半導(dǎo)體芯片構(gòu)造的堆疊組合， 其特征在于，所述每一個(gè)半導(dǎo)體芯片構(gòu)造另包含焊罩層，其覆蓋于該半導(dǎo)體基 板的該第一表面，并且所述第一凸緣環(huán)突出地接觸該焊罩層。
12、 如權(quán)利要求7所述的具有硅通孔的半導(dǎo)體芯片構(gòu)造的堆疊組合，其特 征在于，所述堆疊組合另包含填孔物質(zhì)，其填入于所述通孔。
13、 一種具有硅通孔的半導(dǎo)體芯片構(gòu)造，其特征在于，所述半導(dǎo)體芯片構(gòu)造包含半導(dǎo)體基板，具有第一表面、相對的第二表面、形成于該第一表面內(nèi)的第 一半通孔以及形成于該第二表面內(nèi)的第二半通孔，其中該第一半通孔與該第二半通孔之間具有水平位移；第一焊墊，設(shè)置于該第一表面，并且該第一半通孔還貫穿垂直對應(yīng)的該第一輝墊；第二焊墊，設(shè)置于該第二表面，并且該第二半通孔還貫穿垂直該第二焊墊;第一凸緣環(huán)，突出地設(shè)置于該第一焊墊，并使該第一焊墊具有第一接觸表 面，該第一接觸表面外露于該第一表面并位于該第一凸緣環(huán)與該第一半通孔之 間；以及第二凸緣環(huán)，突出地設(shè)置于該第二焊墊，并使該第二焊墊具有第二接觸表 面，該第二接觸表面外露于該第二表面并圍繞在該第二凸緣環(huán)之外，其中該第 二凸緣環(huán)具有可嵌入于該第一凸緣環(huán)的尺寸。
14、 如權(quán)利要求13所述的具有硅通孔的半導(dǎo)體芯片構(gòu)造，其特征在于，所述半導(dǎo)體芯片構(gòu)造另包含填孔物質(zhì)，其填入于該第一半通孔與該第二半通孔。
15、 如權(quán)利要求14所述的具有硅通孔的半導(dǎo)體芯片構(gòu)造，其特征在于，所述填孔物質(zhì)還填入于該第二凸緣環(huán)內(nèi)。
16、 如權(quán)利要求13所述的具有硅通孔的半導(dǎo)體芯片構(gòu)造，其特征在于，所述半導(dǎo)體芯片構(gòu)造另包含重配置線路層，其電性連接該第一半通孔與該第二半 通孔。
17、 如權(quán)利要求16所述的具有硅通孔的半導(dǎo)體芯片構(gòu)造，其特征在于，所 述半導(dǎo)體芯片構(gòu)造另包含孔金屬層，其形成于該第一半通孔與該第二半通孔內(nèi)。
18、 如權(quán)利要求17所述的具有硅通孔的半導(dǎo)體芯片構(gòu)造，其特征在于，所述孔金屬層與所述第一凸緣環(huán)及第二凸緣環(huán)為相同電鍍金屬。
19、 如權(quán)利要求13所述的具有硅通孔的半導(dǎo)體芯片構(gòu)造，其特征在于，所述半導(dǎo)體芯片構(gòu)造另包含保護(hù)層，其覆蓋于該半導(dǎo)體基板的該第一表面，并且 該第一凸緣環(huán)突出地接觸該保護(hù)層。
20、 一種具有硅通孔的半導(dǎo)體芯片構(gòu)造的堆疊組合，其特征在于，所述堆 疊組合包含兩個(gè)或兩個(gè)以上如權(quán)利要求13至19中任一項(xiàng)所述的半導(dǎo)體芯片構(gòu) 造以及載板。
全文摘要
本發(fā)明提供一種具有硅通孔的半導(dǎo)體芯片構(gòu)造及其堆疊組合，兩個(gè)或兩個(gè)以上通孔垂直貫穿在半導(dǎo)體基板的上下表面的焊墊；兩個(gè)或兩個(gè)以上第一凸緣環(huán)突出地設(shè)置于這些位在該半導(dǎo)體基板上表面的焊墊上，以使其對應(yīng)焊墊具有接觸表面，其位于這些第一凸緣環(huán)與這些通孔之間；兩個(gè)或兩個(gè)以上第二凸緣環(huán)突出地設(shè)置于這些位在該半導(dǎo)體基板下表面的焊墊上，以使其對應(yīng)焊墊具有接觸表面，其圍繞在這些第二凸緣環(huán)之外；第二凸緣環(huán)具有可嵌入于第一凸緣環(huán)的尺寸。利用凸緣環(huán)的上下嵌合，可實(shí)現(xiàn)芯片準(zhǔn)確對位及避免位移，并可實(shí)現(xiàn)一種可先芯片堆疊再將填孔物質(zhì)填入通孔的芯片堆疊工藝，填孔物質(zhì)不會溢流而無鄰接通孔電性短路的問題，符合硅通孔微間距的要求。
文檔編號H01L23/482GK101533811SQ20081000659
公開日2009年9月16日 申請日期2008年3月13日 優(yōu)先權(quán)日2008年3月13日
發(fā)明者陳酩堯 申請人:力成科技股份有限公司