專利名稱：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及混有單元高度不同的標(biāo)準(zhǔn)單元(Standard Cell)的標(biāo) 準(zhǔn)單元方式的半導(dǎo)體集成電路。
背景技術(shù)：
在標(biāo)準(zhǔn)單元方式的半導(dǎo)體集成電路中， 一般為了沒(méi)有空隙且高密 度地配置標(biāo)準(zhǔn)單元，而將各個(gè)單元的高度(單元高)設(shè)計(jì)為一致，如 圖1所示那樣。圖1示出了單元塊1101的一個(gè)設(shè)計(jì)例子的平面圖，單 元塊1101包括多個(gè)欄(在圖1中為四個(gè)欄)的標(biāo)準(zhǔn)單元1102。在此， 各標(biāo)準(zhǔn)單元1102的單元高度是指，在與標(biāo)準(zhǔn)單元1102的排列方向即 欄方向(圖1的X軸方向)垂直交叉的方向(圖1的Y軸方向)上的、 標(biāo)準(zhǔn)單元1102的外形尺寸，此單元高度在圖1中以符號(hào)H來(lái)表示。在以標(biāo)準(zhǔn)單元的高集成化為目的的情況下，在設(shè)計(jì)時(shí)降低單元高 度是具有效果的。但是，要想使半導(dǎo)體集成電路高速工作則需要大尺 寸的晶體管，在這種情況下為了降低單元高度，而必需要采用如圖2 所示那樣配置較多的小尺寸的晶體管，并將這些小尺寸的晶體管并排 連接，以構(gòu)成大尺寸的晶體管。圖2是示出一個(gè)標(biāo)準(zhǔn)單元1102的一個(gè)例子的平面圖。P阱(P-well) 區(qū)1201中配置有包括N溝道晶體管的源極和漏極的多個(gè)N型擴(kuò)散區(qū)域 1206，以及用于提供基板電源的P型擴(kuò)散區(qū)域1202。同樣，N阱區(qū)1203 中配置有包括P溝道晶體管的源極和漏極的多個(gè)P型擴(kuò)散區(qū)域1207， 以及用于提供基板電源的N型擴(kuò)散區(qū)域1204。在N溝道晶體管以及P 溝道晶體管中，成為源極的N型擴(kuò)散區(qū)域1206之間或P型擴(kuò)散區(qū)域1207之間通過(guò)布線互相連接，成為源電極。并且，柵電極1205之間也 互相連接。如圖2所示，假設(shè)配置多個(gè)晶體管，并將這些晶體管并排連接以 構(gòu)成大尺寸的晶體管，則標(biāo)準(zhǔn)單元1102會(huì)在橫方向上變長(zhǎng)，這樣連接 晶體管的源極、柵極以及漏極的布線也會(huì)增加，造成不能有效利用面 積。并且，即使是相同尺寸的晶體管，由于進(jìn)行分割，因此發(fā)生信號(hào) 傳輸時(shí)間的延遲等標(biāo)準(zhǔn)單元的特性劣化問(wèn)題。因此，在構(gòu)成大尺寸的晶體管的情況下，如圖3所示，使單元高 度增高對(duì)面積是有利的。圖3是示出標(biāo)準(zhǔn)單元1102的一個(gè)例子的平面 圖。并且，對(duì)于圖3中與圖2相對(duì)應(yīng)的部分賦予相同的符號(hào)，在此省 略說(shuō)明。但是，考慮到將單元高度不同的標(biāo)準(zhǔn)單元配置到相同單元塊的同 一個(gè)欄中的情況下，則會(huì)因標(biāo)準(zhǔn)單元的單元高度不同而出現(xiàn)空余空間， 從而不能有效利用面積。據(jù)上述的理由，由于在一個(gè)欄中僅配置單元高度相同的標(biāo)準(zhǔn)單元， 因此，在以往的技術(shù)中，需要將能夠使大尺寸的晶體管所必需的高速 工作運(yùn)行的單元高度高的標(biāo)準(zhǔn)單元和單元高度低而優(yōu)先考慮面積的標(biāo) 準(zhǔn)單元，分別配置到不同的單元塊中。然而，作為在設(shè)置有多個(gè)單元塊的半導(dǎo)體集成電路中，向各單元 塊的雙穩(wěn)態(tài)電路提供時(shí)鐘的方法，可以利用時(shí)鐘所使用的標(biāo)準(zhǔn)單元， 以樹(shù)形來(lái)提供時(shí)鐘信號(hào)。這就需要調(diào)整向雙穩(wěn)態(tài)電路提供時(shí)鐘信號(hào)的 到達(dá)時(shí)間，將向雙穩(wěn)態(tài)電路提供時(shí)鐘信號(hào)的到達(dá)時(shí)間的偏差稱為時(shí)鐘 偏移(clock skew)。這樣，以樹(shù)形來(lái)提供時(shí)鐘信號(hào)的方法被稱為CTS (時(shí)鐘樹(shù)分析Clock Tree Synthesis)。在單元高度不同的多個(gè)單元 塊中以CTS提供時(shí)鐘信號(hào)的情況下，由于被配置在單元高度不同的標(biāo) 準(zhǔn)單元內(nèi)的晶體管的尺寸不同，因此出現(xiàn)的問(wèn)題是這些晶體管的特 性變得互不相同，并增大了時(shí)鐘偏移。圖4是在概念上示出以上所述 的電路圖。在圖4中時(shí)鐘信號(hào)被提供到單元塊1301內(nèi)的雙穩(wěn)態(tài)電路1303以及單元塊1302內(nèi)的雙穩(wěn)態(tài)電路1304。在單元塊1301中通過(guò)時(shí) 鐘單元(時(shí)鐘用的標(biāo)準(zhǔn)單元)1305來(lái)提供時(shí)鐘信號(hào)，在單元塊1302中通 過(guò)時(shí)鐘單元1306來(lái)提供時(shí)鐘信號(hào)。并且，在圖4中，時(shí)鐘單元1305 以及1306內(nèi)的晶體管的尺寸分別以時(shí)鐘單元1305以及1306各自對(duì)應(yīng) 的三個(gè)緩沖電路的符號(hào)(symbol)的大小來(lái)表示。由于時(shí)鐘單元1305以 及1306的尺寸互不相同，并以使用特性不同的晶體管的緩沖電路構(gòu)成， 因此，來(lái)自對(duì)于時(shí)鐘信號(hào)的時(shí)鐘單元1305以及1306的輸出信號(hào)的延 遲時(shí)間各不相同，單元塊1301以及1302之間的時(shí)鐘偏移也會(huì)增大。作為解決上述問(wèn)題的方法，以往是這樣解決的，即通過(guò)在單元 高度不同的時(shí)鐘用標(biāo)準(zhǔn)單元中，使晶體管的尺寸即柵極寬度、源極以 及漏極擴(kuò)散區(qū)域的面積、以及晶體管的形狀相同，從而調(diào)整延遲時(shí)間 (例如，參照日本特開(kāi)2004-79702號(hào)公報(bào)的圖2。)。圖5A以及5B是示出上述特開(kāi)2004-79702號(hào)公報(bào)所記載的以往實(shí) 施例中時(shí)鐘用標(biāo)準(zhǔn)單元的平面圖，在單元高度不同的標(biāo)準(zhǔn)單元中，使 柵極寬度、源極以及漏極擴(kuò)散區(qū)域的面積、以及晶體管的形狀相同。 并且，圖5A示出了單元高度低的時(shí)鐘用標(biāo)準(zhǔn)單元，圖5B示出了單元 高度高的時(shí)鐘用標(biāo)準(zhǔn)單元，與圖2相對(duì)應(yīng)的部分賦予相同的符號(hào)，在 此省略其說(shuō)明。然而，現(xiàn)在的半導(dǎo)體裝置的工藝技術(shù)正在移向深亞微米時(shí)代，布 線寬度也逐步邁入微小化。為此，光學(xué)鄰近效應(yīng)也不能被忽視，例如 不能忽視給多晶硅布線的形狀帶來(lái)的微細(xì)的變動(dòng)。光學(xué)鄰近效應(yīng)是指 多晶硅布線的形狀因到與此布線接近的多晶硅的距離而變動(dòng)的現(xiàn)象。 即，隨著半導(dǎo)體裝置內(nèi)的布線模式的細(xì)微化和高密度化，曝光時(shí)因光 學(xué)鄰近效應(yīng)而使布線模式的精度降低的現(xiàn)象。在多晶硅布線的形狀發(fā) 生變動(dòng)的情況下，會(huì)影響到晶體管的柵極寬度。據(jù)此，晶體管的延遲 特性也會(huì)受到影響。并且，在擴(kuò)散區(qū)域中也是同樣，晶體管的延遲特性是根據(jù)鄰接的 擴(kuò)散區(qū)域或阱區(qū)邊界之間的距離而受到影響的。在此，在上述專利文獻(xiàn)l中記載的以往的實(shí)施例中，在單元高度低的標(biāo)準(zhǔn)單元(圖5A)和單元高度高的標(biāo)準(zhǔn)單元(圖5B)，晶體管的源極 以及漏極擴(kuò)散區(qū)域和用于提供基板電源的擴(kuò)散區(qū)域之間的距離不同。 并且，如圖6A以及圖6B所示，在單元塊1401中配置了多個(gè)標(biāo)準(zhǔn)單元 1402的情況下，在不同的欄的標(biāo)準(zhǔn)單元1402中，柵電極1403之間的 距離a，在由單元高度低的標(biāo)準(zhǔn)單元構(gòu)成的單元塊(圖6A)中和在由 單元高度高的標(biāo)準(zhǔn)單元構(gòu)成的單元塊(圖6B)屮不同。為此，在上述專利文獻(xiàn)l中記載的以往的實(shí)施例中出現(xiàn)的問(wèn)題是 由于按照標(biāo)準(zhǔn)單元的單元高度，標(biāo)準(zhǔn)單元內(nèi)的擴(kuò)散區(qū)域之間的距離、 以及不同的欄的標(biāo)準(zhǔn)單元中的柵極間的距離不同，因此，晶體管的延 遲特性不同，且時(shí)鐘偏移增大。發(fā)明內(nèi)容因此，本發(fā)明鑒于上述問(wèn)題，目的在于提供一種半導(dǎo)體集成電路， 這種半導(dǎo)體集成電路可以在具有分別被配置了單元高度不同的標(biāo)準(zhǔn)單 元的多個(gè)單元塊的半導(dǎo)體集成電路中，降低單元塊之間的時(shí)鐘偏移。為了達(dá)成上述目的，本發(fā)明的半導(dǎo)體集成電路，包括第一標(biāo)準(zhǔn)單元，其中形成有第一導(dǎo)電類型的第一阱；以及第二標(biāo)準(zhǔn)單元，其中形成有第一導(dǎo)電類型的第二阱，且該第二標(biāo)準(zhǔn)單元與所述第一標(biāo)準(zhǔn)單元的單元高度不同；所述第一阱中配置有構(gòu)成第一晶體管的第一擴(kuò) 散區(qū)域，和用于向所述第一標(biāo)準(zhǔn)單元提供第一基板電源的第二擴(kuò)散區(qū) 域；所述第二阱中配置有構(gòu)成第二晶體管的第三擴(kuò)散區(qū)域，和用于 向所述第二標(biāo)準(zhǔn)單元提供第二基板電源的第四擴(kuò)散區(qū)域；所述第一擴(kuò) 散區(qū)域和所述第二擴(kuò)散區(qū)域之間的距離，與所述第三擴(kuò)散區(qū)域和所述 第四擴(kuò)散區(qū)域之間的距離實(shí)質(zhì)上是相同的。在此，也可以是，所述第一標(biāo)準(zhǔn)單元具有被連接于所述第一晶體 管的、第一金屬布線層的第一金屬布線；所述第二標(biāo)準(zhǔn)單元具有被連 接于所述第二晶體管的、所述第一金屬布線層的第二金屬布線；所述第一金屬布線和所述第二金屬布線實(shí)質(zhì)上形狀相同。并且，也可以是，所述第二標(biāo)準(zhǔn)單元的單元高度比所述第一標(biāo)準(zhǔn) 單元的單元高度高；所述第一標(biāo)準(zhǔn)單元具有構(gòu)成所述第一晶體管的柵 電極；所述第二標(biāo)準(zhǔn)單元具有偽柵極布線和構(gòu)成所述第二晶體管的柵 電極；所述第二標(biāo)準(zhǔn)單元的柵電極和所述偽柵極布線之間的距離是某 一距離的2倍，所述某一距離是指所述第一標(biāo)準(zhǔn)單元的柵電極到所 述第一標(biāo)準(zhǔn)單元和與該第一標(biāo)準(zhǔn)單元鄰接的單元的邊界之間的距離。據(jù)此，對(duì)于第一以及第二晶體管的特性和信號(hào)傳輸時(shí)間而言，實(shí) 質(zhì)上是可以調(diào)合的。其結(jié)果是，可以在具有分別配置有單元高度不同的標(biāo)準(zhǔn)單元的多 個(gè)單元塊的半導(dǎo)體集成電路中，減小單元塊之間的時(shí)鐘偏移。根據(jù)本發(fā)明，可以提供一種半導(dǎo)體集成電路，其可以在配置有單 元高度不同的標(biāo)準(zhǔn)單元的單元塊的半導(dǎo)體集成電路中，使標(biāo)準(zhǔn)單元之 間的特性調(diào)合，并可以減小單元塊之間的時(shí)鐘偏移。


圖1是以往的單元塊的一個(gè)設(shè)計(jì)例子的平面圖。圖2是以往的標(biāo)準(zhǔn)單元的一個(gè)設(shè)計(jì)例子的平面圖。圖3是以往的單元高度高的標(biāo)準(zhǔn)單元的一個(gè)設(shè)計(jì)例子的平面圖。圖4是CTS的概念圖。圖5A是以往的單元高度低的時(shí)鐘用的標(biāo)準(zhǔn)單元的設(shè)計(jì)圖。圖5B是以往的單元高度高的時(shí)鐘用的標(biāo)準(zhǔn)單元的設(shè)計(jì)圖。圖6A是使用單元高度低的標(biāo)準(zhǔn)單元的單元塊的設(shè)計(jì)圖。圖6B是使用單元高度高的標(biāo)準(zhǔn)單元的單元塊的設(shè)計(jì)圖。圖7是本發(fā)明的實(shí)施例1中所涉及的半導(dǎo)體集成電路的設(shè)計(jì)平面圖。圖8A是圖7中單元塊內(nèi)設(shè)置的時(shí)鐘用的標(biāo)準(zhǔn)單元的設(shè)計(jì)圖。 圖8B是圖7中單元塊內(nèi)設(shè)置的時(shí)鐘用的標(biāo)準(zhǔn)單元的設(shè)計(jì)圖。圖9是時(shí)鐘用的標(biāo)準(zhǔn)單元的晶體管電平的電路圖。 圖10是示出本實(shí)施例的半導(dǎo)體電路中時(shí)鐘信號(hào)的傳輸路徑的電路 構(gòu)成圖。圖11A是本發(fā)明的實(shí)施例2所涉及的半導(dǎo)體集成電路中，單元塊 內(nèi)設(shè)置的時(shí)鐘用的標(biāo)準(zhǔn)單元的設(shè)計(jì)圖。圖11B是本發(fā)明的實(shí)施例2所涉及的半導(dǎo)體集成電路中，單元塊內(nèi)設(shè)置的時(shí)鐘用的標(biāo)準(zhǔn)單元的設(shè)計(jì)圖。圖12是本發(fā)明的實(shí)施例2所涉及的半導(dǎo)體集成電路中，標(biāo)準(zhǔn)單元 的截面圖(圖IIA中以虛線AB切開(kāi)的截面圖)。圖1.3A是本發(fā)明的實(shí)施例3所涉及的半導(dǎo)體集成電路中，單元塊內(nèi)設(shè)置的時(shí)鐘用的標(biāo)準(zhǔn)單元的設(shè)計(jì)圖。圖13B是本發(fā)明的實(shí)施例3所涉及的半導(dǎo)體集成電路中，單元塊內(nèi)設(shè)置的時(shí)鐘用的標(biāo)準(zhǔn)單元的設(shè)計(jì)圖。圖14A是本發(fā)明的實(shí)施例3所涉及的半導(dǎo)體集成電路中單元塊的平面圖。圖14B是本發(fā)明的實(shí)施例4所涉及的半導(dǎo)體集成電路中單元塊的 平面圖。圖15A是本發(fā)明的實(shí)施例4所涉及的半導(dǎo)體集成電路中的單元塊 的設(shè)計(jì)圖(圖14A的A部分的設(shè)計(jì)圖)。圖15B是本發(fā)明的實(shí)施例4所涉及的半導(dǎo)體集成電路中的單元塊 的設(shè)計(jì)圖(圖14B的B部分的設(shè)計(jì)圖)。圖16是本發(fā)明的實(shí)施例4所涉及的半導(dǎo)體集成電路中的單元塊的 設(shè)計(jì)圖(圖14A的A部分的設(shè)計(jì)圖)的另一個(gè)例子。
具體實(shí)施方式
(實(shí)施例1 )圖7是本發(fā)明的實(shí)施例l所涉及的標(biāo)準(zhǔn)單元方式的半導(dǎo)體集成電路的一個(gè)設(shè)計(jì)例子的平面圖。圖7中示出了四個(gè)單元塊101 104。單元塊101 104分別具有多 個(gè)標(biāo)準(zhǔn)單元的欄，這些標(biāo)準(zhǔn)單元的欄中多個(gè)標(biāo)準(zhǔn)單元105 110按照欄 的方向排列。并且，單元塊101內(nèi)排列有單元高度低的多個(gè)標(biāo)準(zhǔn)單元 105以及109。單元塊102內(nèi)排列有單元高度高的多個(gè)標(biāo)準(zhǔn)單元106以 及IIO，所述多個(gè)標(biāo)準(zhǔn)單元106以及110的單元高度比單元塊101內(nèi)的 標(biāo)準(zhǔn)單元105以及109的單元高度高。單元塊103以及104中排列有 單元高度低的多個(gè)標(biāo)準(zhǔn)單元107以及108，所述多個(gè)標(biāo)準(zhǔn)單元107以及 108的單元高度與單元塊101內(nèi)的標(biāo)準(zhǔn)單元105的單元高度相同。并且，在半導(dǎo)體集成電路內(nèi)所有的單元塊101 104的欄方向并非 都是相同的，在圖7所示的例子中，單元塊IOI、 102以及104的欄方 向?yàn)閳D7中的X軸方向，而單元塊103的欄方向則為圖7中的Y軸方 向。在圖7中單元塊101 104的一角標(biāo)記有字母"F "，根據(jù)字母"F " 的朝向從而示出單元塊的欄方向。并且，可以考慮到這樣一種情況，即如圖7所示，半導(dǎo)體集成電 路中的時(shí)鐘信號(hào)經(jīng)由單元i央101內(nèi)的標(biāo)準(zhǔn)單元109，被提供到單元塊 101內(nèi)的雙穩(wěn)態(tài)電路111，同樣的時(shí)鐘信號(hào)經(jīng)由單元塊102內(nèi)的標(biāo)準(zhǔn)單 元IIO，被提供到單元i央102內(nèi)的雙穩(wěn)態(tài)電路112。在此，將標(biāo)準(zhǔn)單元 109以及110作為具有反相邏輯電路的時(shí)鐘用標(biāo)準(zhǔn)單元(時(shí)鐘單元)來(lái) 說(shuō)明，將標(biāo)準(zhǔn)單元105以及106作為除此之外的標(biāo)準(zhǔn)單元來(lái)說(shuō)明。并且，標(biāo)準(zhǔn)單元105以及109中配置有不同尺寸的晶體管，標(biāo)準(zhǔn) 單元106以及110中也配置有不同尺寸的晶體管。圖8A是圖7中的單元塊101內(nèi)的上述時(shí)鐘用標(biāo)準(zhǔn)單元109的設(shè)計(jì) 圖，圖8B是圖7中的單元塊102內(nèi)的上述時(shí)鐘用標(biāo)準(zhǔn)單元110的設(shè)計(jì) 圖。圖8A以及8B中布線以及觸頭被省略。標(biāo)準(zhǔn)單元109以及110內(nèi)配置有相互鄰接的P阱區(qū)201以及N阱 區(qū)202。在P阱區(qū)201內(nèi)配置有由N溝道晶體管203的源極和漏極構(gòu) 成的一對(duì)N型擴(kuò)散區(qū)域205，以及用于向標(biāo)準(zhǔn)單元109以及110分別提供第一或第二基板電源的P型擴(kuò)散區(qū)域207。 N阱區(qū)202內(nèi)配置有由 P溝道晶體管204的源極和漏極構(gòu)成的一對(duì)P型擴(kuò)散區(qū)域206，以及用 于向標(biāo)準(zhǔn)單元109以及110分別提供第三或第四基板電源的N型擴(kuò)散 區(qū)域208。而且，在P阱區(qū)201以及N阱區(qū)202上配置有多晶硅的柵電極209, 該多晶硅的柵電極209連續(xù)地覆蓋于上述一對(duì)N型擴(kuò)散區(qū)域205以及 一對(duì)P型擴(kuò)散區(qū)域206之間。柵電極209的寬度與晶體管的柵極寬度 相等。在圖8A以及圖8B中作為一個(gè)例子示出了標(biāo)準(zhǔn)單元109的P溝 道晶體管204的柵極寬度。而且，晶體管的尺寸指的是柵極的寬度。在此，兩標(biāo)準(zhǔn)單元109以及110內(nèi)配置的N溝道晶體管203為了 迎合單元高度低的標(biāo)準(zhǔn)單元109內(nèi)的晶體管，彼此在實(shí)質(zhì)上為相同的 形狀。即，對(duì)于在兩標(biāo)準(zhǔn)單元109以及IIO內(nèi)配置的N溝道晶體管203， 柵極寬度實(shí)質(zhì)上是相同的，并且源極以及漏極的擴(kuò)散區(qū)域即N型擴(kuò)散 區(qū)域205的面積實(shí)質(zhì)上也是相同的。并且，在兩標(biāo)準(zhǔn)單元109以及110內(nèi)配置的N溝道晶體管203，為 了迎合單元高度低的標(biāo)準(zhǔn)單元109內(nèi)的晶體管，由源極和漏極擴(kuò)散區(qū) 域構(gòu)成的一對(duì)N型擴(kuò)散區(qū)域205和用于提供基板電源的P型擴(kuò)散區(qū)域 207之間的距離210在各個(gè)單元中實(shí)質(zhì)上也是相同的。并且同樣，在兩標(biāo)準(zhǔn)單元109以及110內(nèi)配置的P溝道晶體管204 為了迎合單元高度低的標(biāo)準(zhǔn)單元109內(nèi)的晶體管，彼此在實(shí)質(zhì)上為相 同的形狀。并且，由源極和漏極擴(kuò)散區(qū)域構(gòu)成的一對(duì)P型擴(kuò)散區(qū)域206 和用于提供基板電源的N型擴(kuò)散區(qū)域208之間的距離在各個(gè)單元中實(shí) 質(zhì)上也是相同的。圖9是圖7中標(biāo)準(zhǔn)單元109以及110的晶體管電平的電路圖。標(biāo)準(zhǔn)單元109以及110是反相單元，在輸入信號(hào)出現(xiàn)、輸出信號(hào) 消失時(shí)，N溝道晶體管的特性會(huì)對(duì)信號(hào)傳輸時(shí)間產(chǎn)生影響。并且，在輸 入信號(hào)消失、輸出信號(hào)出現(xiàn)時(shí)，N溝道晶體管的特性會(huì)對(duì)信號(hào)傳輸時(shí)間 產(chǎn)生影響。在標(biāo)準(zhǔn)單元109以及110中，晶體管的形狀實(shí)質(zhì)上是相同的，并且晶體管的源極以及漏極擴(kuò)散區(qū)域和用于提供基板電源的擴(kuò)散 區(qū)域之間的距離在各個(gè)單元中實(shí)質(zhì)上也是相同的，據(jù)此，在單元高度不同的標(biāo)準(zhǔn)單元109以及110晶體管的特性以及信號(hào)傳輸時(shí)間是可以 調(diào)合的。圖10是圖7所示的半導(dǎo)體集成電路中的時(shí)鐘信號(hào)的傳輸路徑的電 路構(gòu)成圖。時(shí)鐘信號(hào)經(jīng)由構(gòu)成單元塊101的單元高度低的標(biāo)準(zhǔn)單元109被提 供到單元塊101內(nèi)的雙穩(wěn)態(tài)電路111，且經(jīng)由構(gòu)成單元塊102的單元高 度高的標(biāo)準(zhǔn)單元110被提供到單元塊102內(nèi)的雙穩(wěn)態(tài)電路112。在此，由于標(biāo)準(zhǔn)單元109以及110的晶體管的形狀實(shí)質(zhì)上是相同 的，并且晶體管的源極以及漏極擴(kuò)散區(qū)域和用于提供基板電源的擴(kuò)散 區(qū)域之間的距離在各個(gè)單元實(shí)質(zhì)上也是相同的，因此，可以調(diào)合時(shí)鐘 信號(hào)到達(dá)單元塊101以及102的雙穩(wěn)態(tài)電路的時(shí)間，并可以減小時(shí)鐘 偏移。(實(shí)施例2)圖11A以及11B是本發(fā)明的實(shí)施例2所涉及的半導(dǎo)體集成電路中 的時(shí)鐘用標(biāo)準(zhǔn)單元的設(shè)計(jì)圖。圖IIA是圖7中的單元塊101內(nèi)的標(biāo)準(zhǔn) 單元109的設(shè)計(jì)圖，圖11B是圖7中單元塊102內(nèi)的標(biāo)準(zhǔn)單元110的 設(shè)計(jì)圖。并且，在圖11A以及11B中與圖8A以及8B相對(duì)應(yīng)的部分被 賦予相同的符號(hào)，在此省略其說(shuō)明。圖11A以及11B與圖8A以及8B 相同，示出了標(biāo)準(zhǔn)單元109以及110是如圖9的電路所表示的反相單 元的例子。在圖11A以及11B中示出了第一金屬布線層的金屬布線401。在圖 11A以及11B中，N溝道晶體管203的源極501通過(guò)觸頭402以及第一 金屬布線層的金屬布線401與用于提供基板電源的P型擴(kuò)散區(qū)域207 相連接。同樣，P溝道晶體管204的源極502通過(guò)觸頭402以及第一金 屬布線層的金屬布線401與用于提供基板電源的N型擴(kuò)散區(qū)域208相 連接。并且，N溝道晶體管203的漏極503通過(guò)觸頭402以及第一金屬布線層的金屬布線401與P溝道晶體管204的漏極504相連接。柵電 極209為了與其它的標(biāo)準(zhǔn)單元相連接，從而通過(guò)觸頭402與第一金屬 布線層的金屬布線401相連接。在此，兩標(biāo)準(zhǔn)單元109以及110內(nèi)配置的N溝道晶體管203為了 迎合單元高度低的標(biāo)準(zhǔn)單元109內(nèi)的晶體管，而彼此在實(shí)質(zhì)上形狀相 同。SP，在兩標(biāo)準(zhǔn)單元109以及IIO內(nèi)配置的N溝道晶體管203，柵極 寬度實(shí)質(zhì)上是相同的，并且N溝道晶體管203的源極501以及漏極503 的面積實(shí)質(zhì)上也是相同的。并且，在兩標(biāo)準(zhǔn)單元109以及IIO內(nèi)配置的N溝道晶體管203，為 了迎合單元高度低的標(biāo)準(zhǔn)單元109內(nèi)的晶體管，而源極501以及漏極 503的N型擴(kuò)散區(qū)域和用于提供基板電源的P型擴(kuò)散區(qū)域207之間的距 離在各個(gè)單元中實(shí)質(zhì)上也是相同的。并且同樣，在兩標(biāo)準(zhǔn)單元109以及110內(nèi)配置的P溝道晶體管204 為了迎合單元高度低的標(biāo)準(zhǔn)單元109內(nèi)的晶體管，彼此在實(shí)質(zhì)上為相 同的形狀。并且，源極502以及漏極504的P型擴(kuò)散區(qū)域和用于提供 基板電源的N型擴(kuò)散區(qū)域208之間的距離實(shí)質(zhì)上也是相同的。并且，在兩標(biāo)準(zhǔn)單元109以及110，與晶體管連接的觸頭402以及 第一金屬布線層的金屬布線401的形狀還有到柵電極209的距離實(shí)質(zhì) 上也是相同的。圖11A以及11B的虛線AB處的截面圖將在圖12中示出。P型基板500內(nèi)有P阱區(qū)201， P阱區(qū)201內(nèi)有N溝道晶體管203 的源極501以及漏極503的N型擴(kuò)散區(qū)域和柵電極209。源極501通過(guò) 觸頭402與第一金屬布線層的金屬布線401相連接。如圖12所示，在柵電極209和觸頭402之間、以及柵電極209和 第一金屬布線層的金屬布線401之間存在有電容。并且，如圖11A以 及11B所示，晶體管的漏極503以及柵電極209也通過(guò)觸頭402與第 一金屬布線層的金屬布線401相連接。而且，在圖12中沒(méi)有圖示，這 些觸頭402之間、或第一金屬布線層的金屬布線401之間也存在電容。而且，觸頭402和第一金屬布線層的金屬布線401之間也存在電容。在圖12中，柵電極209和觸頭402之間的電容值是由柵電極209 和觸頭402之間的距離或柵電極209和觸頭402相對(duì)的面的面積等來(lái) 決定。另外，對(duì)于觸頭402之間的電容、第一金屬布線層的金屬布線 401之間的電容、觸頭402和第一金屬布線層的金屬布線401之間的電 容也是同樣，由距離或截面積等來(lái)決定電容值。并且，這些電容因P 溝道晶體管204以及N溝道晶體管203會(huì)對(duì)信號(hào)傳輸時(shí)間有影響。因 此，在標(biāo)準(zhǔn)單元之間，即使晶體管的形狀相同，若這些觸頭以及第一 金屬布線層的金屬布線401的形狀還有和柵電極的位置關(guān)系不同，則 晶體管中的電容也會(huì)不同，會(huì)出現(xiàn)晶體管的信號(hào)傳輸時(shí)間不調(diào)合的情 況。在本實(shí)施例的半導(dǎo)體集成電路中，由于在標(biāo)準(zhǔn)單元109以及110 之間，觸頭402以及第一金屬布線層的金屬布線401的位置或形狀實(shí) 質(zhì)上是相同的，因此，柵電極209和觸頭402或金屬布線之間的電容、 觸頭402之間以及第一金屬布線層的金屬布線401之間的電容、或觸 頭402和金屬布線之間的電容可以盡量得以調(diào)合，從而減少了標(biāo)準(zhǔn)單 元109以及110的信號(hào)傳輸時(shí)間上的偏差。因此，通過(guò)調(diào)合標(biāo)準(zhǔn)單元 的延遲時(shí)間，可以降低時(shí)鐘偏移。 (實(shí)施例3)圖13A以及13B是本發(fā)明的實(shí)施例3所涉及的半導(dǎo)體集成電路中 時(shí)鐘用標(biāo)準(zhǔn)單元的設(shè)計(jì)圖。并且，對(duì)于圖13A以及13B中與圖8A以及 圖8B相對(duì)應(yīng)的部分賦予相同的符號(hào)，在此省略說(shuō)明。圖13A以及13B 與圖8A以及8B相同，標(biāo)準(zhǔn)單元示出了圖9的電路所表示的反相單元 的例子。圖13B的標(biāo)準(zhǔn)單元702的單元高度比圖13A的標(biāo)準(zhǔn)單元701的單 元高度高。并且，在圖13B的標(biāo)準(zhǔn)單元702內(nèi)，P阱區(qū)201以及N阱區(qū) 202上分別配置有偽柵極布線703。并且，標(biāo)準(zhǔn)單元702中的柵電極209 和偽柵極布線703之間的柵極長(zhǎng)方向上的距離705是距離704的2倍，所述距離704是標(biāo)準(zhǔn)單元701中柵電極209和標(biāo)準(zhǔn)單元邊界(標(biāo)準(zhǔn)單 元701和與該標(biāo)準(zhǔn)單元701鄰接的標(biāo)準(zhǔn)單元的邊界)之間的柵極長(zhǎng)方 向上的距離。圖14A是配置標(biāo)準(zhǔn)單元701而構(gòu)成的單元塊的平面圖。圖14B是 配置標(biāo)準(zhǔn)單元702而構(gòu)成的單元塊的平面圖。并且，標(biāo)準(zhǔn)單元701以 及702的欄方向是圖14A以及14B中的X軸方向。并且，以字母"F " 的朝向來(lái)表示標(biāo)準(zhǔn)單元的上下方向。并且，圖15A是圖14A的虛線圈起來(lái)的部分A的設(shè)計(jì)圖，圖15B 是圖14B的虛線圈起來(lái)的部分B的設(shè)計(jì)圖。在圖15A以及15B中與圖 14A以及14B同樣，以字母"F "的朝向表示標(biāo)準(zhǔn)單元的上下方向。如圖14A以及14B所示，標(biāo)準(zhǔn)單元701以及702是上下顛倒被配 置在各個(gè)欄中的。這是因?yàn)椋卩徑拥臋谥腥魳?biāo)準(zhǔn)單元的上下方向相 同，例如在標(biāo)準(zhǔn)單元的上端有VDD電源(圖15A以及15B的N型擴(kuò)散 區(qū)域208)，標(biāo)準(zhǔn)單元的下端有VSS電源(圖15A以及15B的P型擴(kuò)散 區(qū)域207)，這樣為了不使VDD電源和VSS電源短路就必須要在欄之間 設(shè)置一個(gè)空間。但是，若使標(biāo)準(zhǔn)單元的上下方向顛倒，則VDD電源與 VDD電源相對(duì)或VSS電源與VSS電源相對(duì)，這樣就不必考慮短路的問(wèn)題， 在欄與欄之間也不必設(shè)置空間。為此，每個(gè)欄中的標(biāo)準(zhǔn)單元701以及 702為上下顛倒，從而可以消除面積損失。如圖15A所示，以上下排列配置的標(biāo)準(zhǔn)單元701的柵電極209之 間的柵極長(zhǎng)方向上的距離，是柵電極209和標(biāo)準(zhǔn)單元邊界之間的距離 704的2倍。這與圖15B所示的標(biāo)準(zhǔn)單元702的柵電極209和偽柵極布 線703之間的距離705相等。因此，標(biāo)準(zhǔn)單元701的柵電極209和與 其鄰接的柵電極209之間的距離，與標(biāo)準(zhǔn)單元702的柵電極209和偽 柵極布線703之間的距離實(shí)質(zhì)上是相同的，因此可以減小標(biāo)準(zhǔn)單元701 以及702的信號(hào)傳輸延遲的偏差。并且，在本實(shí)施例的半導(dǎo)體集成電 路中，對(duì)P溝道晶體管204進(jìn)行了說(shuō)明，N溝道晶體管203也是同樣， 標(biāo)準(zhǔn)單元701的柵電極和與其鄰接的柵電極之間的距離，與標(biāo)準(zhǔn)單元702的柵電極209和偽柵極布線703之間的距離實(shí)質(zhì)上是相同的，因此 可以得到同樣的效果。并且，圖16是圖14A的虛線圈起來(lái)的部分A的設(shè)計(jì)圖的另一個(gè)例子。在圖16中，標(biāo)準(zhǔn)單元701上端的VDD區(qū)域即N型擴(kuò)散區(qū)域208是 被重疊配置的。圖16的情況是，將用于提供基板電源的N型擴(kuò)散區(qū)域 208的中間點(diǎn)作為柵電極209和標(biāo)準(zhǔn)單元邊界之間的距離704。在此，利用三個(gè)圖(圖15A、 15B以及16)對(duì)本實(shí)施例的半導(dǎo)體集 成電路進(jìn)行了表示，在將標(biāo)準(zhǔn)單元作為單元塊來(lái)配置時(shí)，與欄方向垂 直方向上的柵電極和柵電極或偽柵極布線之間的距離若在不同的單元 塊中均相同的話，自然在其它的設(shè)計(jì)中也可以得到同樣的效果。以上，利用實(shí)施例對(duì)本發(fā)明的半導(dǎo)體集成電路進(jìn)行了說(shuō)明，但本 發(fā)明并不受這些實(shí)施例所限。在不超出本發(fā)明主旨的范圍內(nèi)，本領(lǐng)域 技術(shù)人員所想到的各種變形也屬于本發(fā)明的范圍之內(nèi)。例如，在上述實(shí)施例中，對(duì)時(shí)鐘單元(時(shí)鐘用標(biāo)準(zhǔn)單元)是具有 反相邏輯電路的單元進(jìn)行了說(shuō)明，但并非受反相邏輯電路所限，例如 也可以是具有緩沖、AND、 0R以及MUX (選擇器)等邏輯電路的單元， 這是不言而喻的。并且，作為本發(fā)明的第一擴(kuò)散區(qū)域以及第三擴(kuò)散區(qū)域以由晶體管 源極以及漏極構(gòu)成的一對(duì)N型擴(kuò)散區(qū)域?yàn)槔M(jìn)行了說(shuō)明，但并非受此 所限，只要是構(gòu)成晶體管的擴(kuò)散區(qū)域即可。并且，作為本發(fā)明的第五擴(kuò)散區(qū)域以及第七擴(kuò)散區(qū)域以由晶體管 的源極以及漏極構(gòu)成的一對(duì)P型擴(kuò)散區(qū)域?yàn)槔M(jìn)行了說(shuō)明，但并非受 此所限，只要是構(gòu)成晶體管的擴(kuò)散區(qū)域即可。并且，作為本發(fā)明的第二擴(kuò)散區(qū)域以用于向標(biāo)準(zhǔn)單元提供第一基 板電源的P型擴(kuò)散區(qū)域?yàn)槔M(jìn)行了說(shuō)明，但并非受此所限，只要是用 于向標(biāo)準(zhǔn)單元提供第一基板電源的擴(kuò)散區(qū)域即可。并且，作為本發(fā)明的第四擴(kuò)散區(qū)域以用于向標(biāo)準(zhǔn)單元提供第二基板電源的P型擴(kuò)散區(qū)域?yàn)槔M(jìn)行了說(shuō)明，但并非受此所限，只要是用 于向標(biāo)準(zhǔn)單元提供第二基板電源的擴(kuò)散區(qū)域即可。并且，作為本發(fā)明的第六擴(kuò)散區(qū)域以用于向標(biāo)準(zhǔn)單元提供第三基板電源的N型擴(kuò)散區(qū)域?yàn)槔M(jìn)行了說(shuō)明，但并非受此所限，只要是用 于向標(biāo)準(zhǔn)單元提供第三基板電源的擴(kuò)散區(qū)域即可。并且，作為本發(fā)明的第八擴(kuò)散區(qū)域以用于向標(biāo)準(zhǔn)單元提供第四基 板電源的N型擴(kuò)散區(qū)域?yàn)槔M(jìn)行了說(shuō)明，但并非受此所限，只要是用 于向標(biāo)準(zhǔn)單元提供第四基板電源的擴(kuò)散區(qū)域即可。并且，以作為本發(fā)明的第一導(dǎo)電型的第一阱以及第二阱的P阱區(qū) 為例進(jìn)行了說(shuō)明，但并非受此所限，只要是在標(biāo)準(zhǔn)單元形成的的阱區(qū) 即可。并且，以作為本發(fā)明的第二導(dǎo)電型的第三阱以及第四阱的P阱區(qū) 為例進(jìn)行了說(shuō)明，但并非受此所限，只要是在標(biāo)準(zhǔn)單元形成的的阱區(qū) 即可。本發(fā)明可以利用于半導(dǎo)體集成電路，尤其可以利用于能夠使時(shí)鐘 信號(hào)中的時(shí)鐘偏移減小的半導(dǎo)體集成電路等。
權(quán)利要求
1.一種半導(dǎo)體集成電路，其特征在于，該半導(dǎo)體集成電路包括第一標(biāo)準(zhǔn)單元，其中形成有第一導(dǎo)電類型的第一阱；以及第二標(biāo)準(zhǔn)單元，其中形成有第一導(dǎo)電類型的第二阱，且單元高度與所述第一標(biāo)準(zhǔn)單元的單元高度不同；所述第一阱中配置有構(gòu)成第一晶體管的第一擴(kuò)散區(qū)域，和用于向所述第一標(biāo)準(zhǔn)單元提供第一基板電源的第二擴(kuò)散區(qū)域；所述第二阱中配置有構(gòu)成第二晶體管的第三擴(kuò)散區(qū)域，和用于向所述第二標(biāo)準(zhǔn)單元提供第二基板電源的第四擴(kuò)散區(qū)域；所述第一擴(kuò)散區(qū)域和所述第二擴(kuò)散區(qū)域之間的距離，與所述第三擴(kuò)散區(qū)域和所述第四擴(kuò)散區(qū)域之間的距離實(shí)質(zhì)上是相同的。
2. 如權(quán)利要求l所述的半導(dǎo)體集成電路，其特征在于， 所述第一以及第二晶體管具有相同的柵極寬度、源極擴(kuò)散區(qū)域的面積和漏極擴(kuò)散區(qū)域的面積、以及晶體管的形狀。
3. 如權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于， 所述第一標(biāo)準(zhǔn)單元中形成有第二導(dǎo)電類型的第三阱； 所述第二標(biāo)準(zhǔn)單元中形成有第二導(dǎo)電類型的第四阱； 所述第三阱中配置有構(gòu)成第三晶體管的第五擴(kuò)散區(qū)域，和用于向所述第一標(biāo)準(zhǔn)單元提供第三基板電源的第六擴(kuò)散區(qū)域；所述第四阱中配置有構(gòu)成第四晶體管的第七擴(kuò)散區(qū)域，和用于向所述第二標(biāo)準(zhǔn)單元提供第四基板電源的第八擴(kuò)散區(qū)域；所述第五擴(kuò)散區(qū)域和所述第六擴(kuò)散區(qū)域之間的距離，與所述第七擴(kuò)散區(qū)域和所述第八擴(kuò)散區(qū)域之間的距離實(shí)質(zhì)上是相同的。
4. 如權(quán)利要求3所述的半導(dǎo)體集成電路，其特征在于， 所述第一標(biāo)準(zhǔn)單元具有被連接于所述第一晶體管的、第一金屬布線層的第一金屬布線；所述第二標(biāo)準(zhǔn)單元具有被連接于所述第二晶體管的、所述第一金 屬布線層的第二金屬布線；所述第一金屬布線和所述第二金屬布線實(shí)質(zhì)上形狀相同。
5. 如權(quán)利要求4所述的半導(dǎo)體集成電路，其特征在于， 所述第二標(biāo)準(zhǔn)單元的單元高度比所述第一標(biāo)準(zhǔn)單元的單元高度高；所述第一標(biāo)準(zhǔn)單元具有構(gòu)成所述第一晶體管的柵電極； ^f述第二標(biāo)準(zhǔn)單元具有偽柵極布線和構(gòu)成所述第二晶體管的柵電極；所述第二標(biāo)準(zhǔn)單元的柵電極和所述偽柵極布線之間的距離是某一 距離的2倍，所述某一距離是指所述第一標(biāo)準(zhǔn)單元的柵電極到所述 第一^^準(zhǔn)單元和與該第一標(biāo)準(zhǔn)單元鄰接的單元的邊界之間的距離。
6. 如權(quán)利要求5所述的半導(dǎo)體集成電路，其特征在于，所述第 一以及第二標(biāo)準(zhǔn)單元是具有反相邏輯電路的單元。
7. 如權(quán)利要求5所述的半導(dǎo)體集成電路，其特征在于，所述第 一以及第二標(biāo)準(zhǔn)單元是具有緩沖邏輯電路的單元。
8. 如權(quán)利要求5所述的半導(dǎo)體集成電路，其特征在于，所述第 一以及第二標(biāo)準(zhǔn)單元是具有"與"邏輯電路的單元。
9. 如權(quán)利要求l所述的半導(dǎo)體集成電路，其特征在于，所述第一標(biāo)準(zhǔn)單元中形成有第二導(dǎo)電類型的第三阱； 所述第二標(biāo)準(zhǔn)單元中形成有第二導(dǎo)電類型的第四阱； 所述第三阱中配置有構(gòu)成第三晶體管的第五擴(kuò)散區(qū)域，和用于向所述第一標(biāo)準(zhǔn)單元提供第三基板電源的第六擴(kuò)散區(qū)域；所述第四阱中配置有構(gòu)成第四晶體管的第七擴(kuò)散區(qū)域，和用于向所述第二標(biāo)準(zhǔn)單元提供第四基板電源的第八擴(kuò)散區(qū)域；所述第五擴(kuò)散區(qū)域和所述第六擴(kuò)散區(qū)域之間的距離，與所述第七擴(kuò)散區(qū)域和所述第八擴(kuò)散區(qū)域之間的距離實(shí)質(zhì)上是相同的。
10.如權(quán)利要求l所述的半導(dǎo)體集成電路，其特征在于， 所述第一標(biāo)準(zhǔn)單元具有被連接于所述第一晶體管的、第一金屬布線層的第一金屬布線；所述第二標(biāo)準(zhǔn)單元具有被連接于所述第二晶體管的、所述第一金屬布線層的第二金屬布線；所述第一金屬布線和所述第二金屬布線實(shí)質(zhì)上形狀相同。
11.如權(quán)利要求l所述的半導(dǎo)體集成電路，其特征在于， 所述第二標(biāo)準(zhǔn)單元的單元高度比所述第一標(biāo)準(zhǔn)單元的單元高度高；所述第一標(biāo)準(zhǔn)單元具有構(gòu)成所述第一晶體管的柵電極； 所述第二標(biāo)準(zhǔn)單元具有偽柵極布線和構(gòu)成所述第二晶體管的柵電極；所述第二標(biāo)準(zhǔn)單元的柵電極和所述偽柵極布線之間的距離是某一 距離的2倍，所述某一距離是指所述第一標(biāo)準(zhǔn)單元的柵電極到所述 第一標(biāo)準(zhǔn)單元和與該第一標(biāo)準(zhǔn)單元鄰接的單元的邊界之間的距離。
12.如權(quán)利要求l所述的半導(dǎo)體集成電路，其特征在于，所述 第一 以及第二標(biāo)準(zhǔn)單元是具有反相邏輯電路的單元。
13.如權(quán)利要求l所述的半導(dǎo)體集成電路，其特征在于，所述 第一 以及第二標(biāo)準(zhǔn)單元是具有緩沖邏輯電路的單元。
14.如權(quán)利要求l所述的半導(dǎo)體集成電路，其特征在于，所述 第一以及第二標(biāo)準(zhǔn)單元是具有"與"邏輯電路的單元。
全文摘要
本發(fā)明目的在于提供一種半導(dǎo)體集成電路，該半導(dǎo)體集成電路包括分別被配置有單元高度不同的標(biāo)準(zhǔn)單元的多個(gè)單元塊，并可以減小單元塊之間的時(shí)鐘偏移，該半導(dǎo)體集成電路包括第一標(biāo)準(zhǔn)單元和與該第一標(biāo)準(zhǔn)單元的單元高度不同的第二標(biāo)準(zhǔn)單元，在第一標(biāo)準(zhǔn)單元的P阱區(qū)中配置有一對(duì)N型擴(kuò)散區(qū)域和用于向第一標(biāo)準(zhǔn)單元提供第一基板電源的P型擴(kuò)散區(qū)域，在第二標(biāo)準(zhǔn)單元的P阱區(qū)中配置有一對(duì)N型的擴(kuò)散區(qū)域和用于向第二標(biāo)準(zhǔn)單元提供第二基板電源的P型擴(kuò)散區(qū)域，第一標(biāo)準(zhǔn)單元的N型擴(kuò)散區(qū)域和P型擴(kuò)散區(qū)域之間的距離與第二標(biāo)準(zhǔn)單元的N型擴(kuò)散區(qū)域和P型擴(kuò)散區(qū)域之間的距離實(shí)質(zhì)上是相同的。
文檔編號(hào)H01L23/52GK101241909SQ200810008888
公開(kāi)日2008年8月13日 申請(qǐng)日期2008年1月30日 優(yōu)先權(quán)日2007年2月5日
發(fā)明者農(nóng)添三資 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社