專利名稱：一種具有共平面電極表面的存儲(chǔ)單元裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用存儲(chǔ)材料的高密度存儲(chǔ)裝置，例如相變化存儲(chǔ)器 (PCM)裝置，本發(fā)明還涉及制造此等裝置的方法。通過(guò)施加電能， 該存儲(chǔ)材料可在不同的電性狀態(tài)之間切換。該存儲(chǔ)材料可為相變化存 儲(chǔ)材料，包括硫?qū)倩锱c其他材料等。
背景技術(shù)：
相變化存儲(chǔ)材料廣泛地用于讀寫(xiě)光碟中。這些材料包括有至少兩 種固態(tài)相，包括如一大部分為非晶態(tài)的固態(tài)相，以及一大體上為結(jié)晶 態(tài)的固態(tài)相。激光脈沖用于讀寫(xiě)光碟片中，以在二種相中切換，并讀 取該種材料在相變化之后的光學(xué)性質(zhì)。如硫?qū)倩锛邦愃撇牧系拇说认嘧兓鎯?chǔ)材料，可通過(guò)施加其幅 度適用于集成電路中的電流，而致使晶相變化。 一般而言，非晶態(tài)的 特征是其電阻高于結(jié)晶態(tài)，該電阻值可輕易測(cè)量得到而用以作為指示。這種特性則引發(fā)使用可編程電阻材料以形成非易失性存儲(chǔ)器電路 等興趣，該電路可用于隨機(jī)存取讀寫(xiě)。從非晶態(tài)轉(zhuǎn)變至結(jié)晶態(tài)一般為低電流步驟。從結(jié)晶態(tài)轉(zhuǎn)變至非晶態(tài)(以下稱為重置(reset))—般為高電流步驟，其包括短暫的高電流密 度脈沖以融化或破壞結(jié)晶結(jié)構(gòu)，其后該相變化材料會(huì)快速冷卻，抑制 相變化的過(guò)程，使得至少部份相變化結(jié)構(gòu)得以維持在非晶態(tài)。理想狀 態(tài)下，致使相變化材料從結(jié)晶態(tài)轉(zhuǎn)變至非晶態(tài)的重置電流幅度應(yīng)越低 越好。欲降低重置所需的重置電流幅度，可通過(guò)減少在存儲(chǔ)器中的相 變化材料元件的尺寸、以及減少電極與該相變化材料的接觸面積而達(dá) 成，因此可針對(duì)該相變化材料元件施加較小的絕對(duì)電流值而達(dá)成較高 的電流密度。該領(lǐng)域發(fā)展的一種方法致力于在集成電路結(jié)構(gòu)上形成微小孔洞， 并使用微量可編程的電阻材料填充這些微小孔洞。致力于此等微小孔 洞的專利包括在1997年11月11日公告的美國(guó)專利第5,687,112號(hào) "Multibit Single Cell Memory Element Having Tapered Contact"、發(fā)明人 為Ovshinky;在1998年8月4日公告的美國(guó)專利第5，789，277號(hào) "Method of Making Chalogenide [sic] Memory Device"、 發(fā)明人為 Zahorik等；在2000年11月21日公告的美國(guó)專利第6，150，253號(hào) "Controllable Ovonic Phase-Change Semiconductor Memory Device and Methods of Fabricating the Same"、發(fā)明人為Doan等。在相變化存儲(chǔ)器中，通過(guò)施加電流而致使相變化材料在非晶態(tài)與 結(jié)晶態(tài)之間切換而儲(chǔ)存數(shù)據(jù)。電流會(huì)加熱該材料并致使在各狀態(tài)之間 轉(zhuǎn)換。從非晶態(tài)轉(zhuǎn)變至結(jié)晶態(tài)一般為低電流步驟。從結(jié)晶態(tài)轉(zhuǎn)變至非 晶態(tài)(以下指稱為重置(reset))—般為高電流步驟。優(yōu)選的是將用以導(dǎo) 致相變化材料進(jìn)行轉(zhuǎn)換(從結(jié)晶態(tài)轉(zhuǎn)換至非晶態(tài))的重置電流幅度最 小化。重置所需要的重置電流幅度可以通過(guò)將存儲(chǔ)單元中的主動(dòng)相變 化材料元件的尺寸減少而降低。相變化存儲(chǔ)裝置的問(wèn)題之一在于，重 置操作所需要的電流幅度，會(huì)隨著相變化材料中需要進(jìn)行相變化的體 積大小而改變。因此，使用標(biāo)準(zhǔn)集成電路工藝所制造的單元，將會(huì)受 到工藝設(shè)備的最小特征尺寸所限制。因此，必須研發(fā)可提供亞光刻尺寸的技術(shù)以制造存儲(chǔ)單元，在大尺寸高密度存儲(chǔ)裝置中，通常缺少均 一性與可靠性。一種用以在相變化單元中控制主動(dòng)區(qū)域尺寸的方式，其是設(shè)計(jì)非 常小的電極以將電流傳送至一相變化材料體中。該微小電極結(jié)構(gòu)將在 相變化材料的類似蕈狀小區(qū)域中誘發(fā)相變化，亦即接觸部位。請(qǐng)參照2002/8/22發(fā)證給Wicker的美國(guó)專利6,429,064號(hào)"Reduced Contact Areas of Sidewall Conductor"、 2002/10/8發(fā)證給Gilgen的美國(guó)專利 6,462,353 "Method for Fabricating a Small Area of Contact Between Electrodes"、 2002/12/31發(fā)證給Lowrey的美國(guó)專利6,501,111號(hào) "Three-Dimensional (3D) Programmable Device"、以及2003〃/l發(fā)證給 Harshfield的美國(guó)專利6,563,156號(hào)"Memory Elements and Methods for Making same"。因此，需要一種存儲(chǔ)單元的制造方法與結(jié)構(gòu)，使存儲(chǔ)單元的結(jié)構(gòu) 可具有微小的可編程電阻材料主動(dòng)區(qū)域，使用可靠且可重復(fù)的工藝技 術(shù)制造。發(fā)明內(nèi)容本發(fā)明公開(kāi)了一種包含具有頂表面及多個(gè)過(guò)孔的位線的存儲(chǔ)裝 置。該裝置包含多個(gè)第一電極，而每一第一電極具有與該位線的該頂 表面共平面的頂表面，該第一電極延伸穿過(guò)在該位線內(nèi)對(duì)應(yīng)的過(guò)孔。 絕緣構(gòu)件在每一過(guò)孔之內(nèi)，以及其為具有厚度的環(huán)形，而該絕緣構(gòu)件 介于該對(duì)應(yīng)的第一電極與作為第二電極的該位線的部位之間。 一層存 儲(chǔ)材料延伸穿過(guò)該絕緣構(gòu)件以接觸該位線及該第一 電極的該頂表面。 一種用來(lái)制造存儲(chǔ)裝置的方法，而該方法包含提供多個(gè)存儲(chǔ)單元 的存取電路，而該存取電路具有導(dǎo)電接點(diǎn)陣列的頂表面。在該存取電 路的該頂表面上形成多個(gè)第一電極，其中在該多個(gè)第一電極的該第一 電極連接對(duì)應(yīng)的導(dǎo)電接點(diǎn)。在該第一電極及該存取電路的頂表面上， 形成順形介電材料層。在該介電材料層上形成導(dǎo)電材料層。平坦化該 介電材料層及該導(dǎo)電材料層以露出該第一電極的頂表面，而該第一電 極的該頂表面與該導(dǎo)電材料層的頂表面共平面，因此在該導(dǎo)電層內(nèi)形成多個(gè)過(guò)孔及由該介電材料層形成多個(gè)絕緣構(gòu)件，其中該第一電極延 伸穿過(guò)該導(dǎo)電材料層內(nèi)對(duì)應(yīng)的過(guò)孔，以及在對(duì)應(yīng)過(guò)孔內(nèi)該絕緣構(gòu)件為 具有厚度的環(huán)形，而該絕緣構(gòu)件介于該對(duì)應(yīng)的第一電極及該導(dǎo)電材料 層之間。在該導(dǎo)電材料層的該頂表面、絕緣構(gòu)件、及該第一電極的該 頂表面上形成存儲(chǔ)材料層。圖案化該導(dǎo)電材料層及該存儲(chǔ)材料層以形 成包含導(dǎo)電材料及多個(gè)存儲(chǔ)材料條的多個(gè)位線，而每一存儲(chǔ)材料條覆 蓋在對(duì)應(yīng)的位線之上。本發(fā)明公開(kāi)了一種用來(lái)制造存儲(chǔ)裝置的方法，包含提供多個(gè)存儲(chǔ) 單元的存取電路，而該存取電路具有導(dǎo)電接點(diǎn)陣列的頂表面。形成第 一介電材料層在該存取電路的該頂表面。形成導(dǎo)電材料層在該第一介 電材料層上。形成多個(gè)過(guò)孔在該導(dǎo)電材料層及該第一介電材料層內(nèi)， 因此露出該導(dǎo)電接點(diǎn)的頂表面。形成第二介電材料層在該導(dǎo)電材料層 上及在該多個(gè)過(guò)孔之內(nèi)，該第二介電材料層定義在該過(guò)孔內(nèi)的第一開(kāi) 口。非等向蝕刻該第二介電材料層以形成多個(gè)絕緣構(gòu)件，該絕緣構(gòu)件在對(duì)應(yīng)的過(guò)孔內(nèi)及定義延伸至對(duì)應(yīng)的導(dǎo)電接點(diǎn)的頂表面的第二開(kāi)口。 形成第一電極在該第二開(kāi)口之內(nèi)，而該第一電極具有與該導(dǎo)電材料層 的頂表面共平面的個(gè)別頂表面。形成存儲(chǔ)材料層在該導(dǎo)電材料層的該頂表面、絕緣構(gòu)件、及該第一電極的該頂表面上；以及圖案化該導(dǎo)電 材料層及該存儲(chǔ)材料層以形成包含導(dǎo)電材料及多個(gè)存儲(chǔ)材料條的多 個(gè)位線，而每一存儲(chǔ)材料條覆蓋在對(duì)應(yīng)的位線之上。本發(fā)明公開(kāi)了一種在存儲(chǔ)元件中可以制造的非常小的主動(dòng)區(qū)域， 因此降低了引起相變化所需要電流。該存儲(chǔ)元件存儲(chǔ)材料的該厚度可 以使用在該第一電極及第二電極的頂表面上的存儲(chǔ)材料的薄膜沉積 技術(shù)。更者，該第一電極具'有寬度(在一些實(shí)施例中是一直徑)，該 寬度優(yōu)選低于用來(lái)形成該存儲(chǔ)單元的工藝(通常為光刻工藝)上的最 小特征尺寸。該較小的第一電極集中電流密度在該存儲(chǔ)材料層的該部 位鄰近于該第一電極，因此降低該所需電流的大小來(lái)引起相變化并使 得該主動(dòng)區(qū)域具有"蕈狀"外型。此外，絕緣構(gòu)件提供與該主動(dòng)區(qū)域 的熱隔絕，如此亦可降低引起相變化時(shí)所需要的電流。通過(guò)下面對(duì)附圖、實(shí)施方式及權(quán)利要求的說(shuō)明，可以充分理解本發(fā)明的所有特征、目的及優(yōu)點(diǎn)等。


圖1示出了具有共平面頂表面的第一電極及第二電極的存儲(chǔ)單 元的剖面圖；圖2至圖3是圖1所示存儲(chǔ)單元的頂視圖；圖4至圖IO示出了本發(fā)明所公開(kāi)的制造存儲(chǔ)單元的制造流程圖；圖11是示出了集成電路簡(jiǎn)明方塊圖，而該集成電路包含具有共 平面頂表面的第一電極及第二電極的存儲(chǔ)單元的存儲(chǔ)陣列；圖12是示出了本發(fā)明所公開(kāi)的具有存儲(chǔ)單元的存儲(chǔ)陣列的一部 位的概要圖；以及圖13至圖18示出了本發(fā)明圖4至圖7所公開(kāi)的制造存儲(chǔ)單元的 替代制造流程圖。
具體實(shí)施方式
后續(xù)的發(fā)明說(shuō)明將參照特定結(jié)構(gòu)實(shí)施例與方法?？梢岳斫獾氖?， 本發(fā)明的保護(hù)范圍并非限制于特定所公開(kāi)的實(shí)施例，且本發(fā)明可利用 其他特征、元件、方法與實(shí)施例進(jìn)行實(shí)施。對(duì)優(yōu)選實(shí)施例進(jìn)行描述以 了解本發(fā)明，而非用以限制本發(fā)明的保護(hù)范圍，本發(fā)明的保護(hù)范圍由 權(quán)利要求限定。本領(lǐng)域技術(shù)人員可以根據(jù)后續(xù)的敘述而了解本發(fā)明的 均等變化。在各實(shí)施例中的類似元件將以類似附圖標(biāo)記表示。圖1示出了具有第一電極110及作為第二電極用的位線120的存 儲(chǔ)單元剖面圖，該第一電極IIO及該位線120分別具有共平面的頂表 面112及122。圖2及圖3是圖1的存儲(chǔ)單元100分別沿著附圖標(biāo)記 2至附圖標(biāo)記2，及附圖標(biāo)記3至附圖標(biāo)記3的頂視圖。參照?qǐng)D1至圖3。介電絕緣構(gòu)件130位于該位線120中一過(guò)孔之 內(nèi)，并且為具有厚度132的環(huán)形，該絕緣構(gòu)件130介于該第一電極 110的外表面114及該位線120中一過(guò)孔內(nèi)的內(nèi)表面134之間。存儲(chǔ) 材料層140延伸穿過(guò)該介電絕緣構(gòu)件130以接觸該第一電極IIO及該 位線120的該頂表面112及122。該存儲(chǔ)材料層140包含選自于以下群組中的一個(gè)或多個(gè)的結(jié)合鍺、銻、碲、硒、銦、鎵、鉍、錫、銅、 鈀、鉛、硫、硅、氧、磷、砷、氮及金。該第一電極110延伸穿過(guò)在該位線中的該過(guò)孔至導(dǎo)電栓塞150以耦接該存儲(chǔ)材料層140。該第一電極可包含例如氮化鈦或氮化鉭。氮 化鈦為優(yōu)選的，因?yàn)槠渑c存儲(chǔ)材料層140的GST有良好的接觸(如 上所述)，其為半導(dǎo)體工藝中常用的材料，且在GST轉(zhuǎn)換的高溫(典 型地介于600至700°C )下可提供良好的擴(kuò)散障礙。替代地，該第一 電極IIO可為氮化鋁鈦或氮化鋁鉭或更包含例如， 一個(gè)以上選自下列 群組中的元素鈦、鎢、鉬、鋁、鉭、銅、鈾、銥、鑭、鎳、氧和釕 及其組合。該導(dǎo)電栓塞150延伸穿過(guò)層間介電質(zhì)160至下方的存取電路(未 示)，該導(dǎo)電栓塞優(yōu)選地包含頑固金屬，例如鎢。其他亦可使用的金 屬包含鈦、鉬、鋁、鉅、銅、鉑、銥、鑭、鎳和釕。也可使用其他栓 塞結(jié)構(gòu)和材料。該層間介電質(zhì)160包含該絕緣構(gòu)件130包括選自下列群組中的一 個(gè)以上元素硅、鈦、鋁、鉭、氮、氧、與碳。而優(yōu)選地該絕緣構(gòu)件 130具有低導(dǎo)熱性，小于0.014 J/cm*K*sec。在其他優(yōu)選實(shí)施例中， 該絕緣構(gòu)件130的導(dǎo)熱性低于該存儲(chǔ)材料層140的非晶態(tài)的導(dǎo)熱性， 或者對(duì)于包含有GST的相變化材料而言、低于約0.003 J/cm*K*sec。 代表性的絕熱材料包括由硅、碳、氧、氟、與氫所組成的復(fù)合材料。 可使用在絕緣構(gòu)件130的熱絕緣材料的范例，包括二氧化硅、SiCOH、 聚亞酰胺、聚酰胺、以及氟碳聚合物。舉例來(lái)說(shuō)，該位線120可包含上述所討論該第一電極110可參考 使用的任何材料。在操作上，在該栓塞150和該位線120的電壓可引導(dǎo)電流由該栓 塞150流至該位線120或反之亦然，而穿過(guò)該第一電極110及該位線 120。該主動(dòng)區(qū)域142是該存儲(chǔ)材料層140中存儲(chǔ)材料所引起在至少兩 種固相狀態(tài)轉(zhuǎn)變的該區(qū)域。該主動(dòng)區(qū)域142可在示出的結(jié)構(gòu)中制造的 非常地小，因此來(lái)降低引起相變化所需電流大小。欲達(dá)成該存儲(chǔ)材料層140的該厚度144可以在該第一電極110及該位線120的該頂表面 112、 122之上，使用存儲(chǔ)材料的薄膜沉積技術(shù)。在一些實(shí)施例中， 該厚度144小于或等于約100nm，例如約在lnm至lOOnm之間。更 者，該第一電極110具有寬度116 (在所示實(shí)施例中是一直徑)，該 寬度優(yōu)選低于用來(lái)形成該存儲(chǔ)單元100的工藝(通常為光刻工藝)上 的最小特征尺寸。該較小的第一電極iio集中電流密度在該存儲(chǔ)材料 層140的該部位鄰近于該第一電極110，因此降低該所需電流的大小 來(lái)引起相變化并使得該主動(dòng)區(qū)域具有如圖1所示的"蕈狀"外型。該 第一電極110的寬度116可低于65nm，例如約在10nm至50nm之間。 此外，介電質(zhì)160包含該絕緣構(gòu)件130提供與該主動(dòng)區(qū)域142的熱隔 絕，如此亦可降低引起相變化時(shí)所需要的電流大小。該共平面的頂表面112、 122將造成電流路徑由該第一電極110 橫向轉(zhuǎn)向至該第二位線120，因此集中該電流密度在鄰接于該第一電 極110的該存儲(chǔ)材料層140的該部位，并降低在該主動(dòng)區(qū)域142中引 起相變化所需電流的大小。該存儲(chǔ)單元100的實(shí)施例，包括存儲(chǔ)材料層140的相變化存儲(chǔ)材 料，包括硫?qū)倩锊牧吓c其他材料。硫?qū)倩锇ㄏ铝兴脑刂械娜?一種氧(O)、硫(S)、硒(Se)、以及碲(Te)，形成元素周期表 上第VIA族的部分。硫?qū)倩锇▽⒘驅(qū)僭嘏c更為正電性的元素 或自由基結(jié)合而得。硫?qū)倩衔锖辖鸢▽⒘驅(qū)倩衔锱c其他物質(zhì)如 過(guò)渡金屬等結(jié)合。硫?qū)倩衔锖辖鹜ǔ０ㄒ粋€(gè)以上選自元素周期表 第IVA族的元素，例如鍺(Ge)以及錫(Sn)。通常，硫?qū)倩衔锖?金包括下列元素中一個(gè)以上的復(fù)合物銻(Sb)、鎵(Ga)、銦(In)、 以及銀(Ag)。許多以相變化為基礎(chǔ)的存儲(chǔ)材料已經(jīng)被描述在技術(shù)文 件中，包括下列合金鎵/銻、銦/銻、銦/硒、銻/碲、鍺/碲、鍺/銻/ 碲、銦/銻/碲、鎵/硒/碲、錫/銻/碲、銦/銻/鍺、銀/銦/銻/碲、鍺/錫/銻/ 碲、鍺/銻/硒/碲、以及碲/鍺/銻/硫。在鍺/銻/碲合金家族中，可以嘗試大范圍的合金成分。該成分可以由下列特征式表示TeaGebSb1(MHa+b)，其中a與b代表了所組成元素的原子總數(shù)為100%時(shí)， 各原子的百分比。 一位研究員描述了最有用的合金為，在沉積材料中所包含的平均碲濃度遠(yuǎn)低于70%，典型地低于60%，并在一般型態(tài) 合金中的碲含量范圍從最低23%至最高58%，且最優(yōu)介于48%至58% 的碲含量。鍺的濃度高于約5%，且其在材料中的平均范圍從最低8% 至最高30%， 一般低于50%。最優(yōu)地，鍺的濃度范圍介于8%至40%。 在該成分中所剩下的主要成分則為銻。(Ovshinky '112專利，欄 10~11)由另一研究者所評(píng)估的特殊合金包括Ge2Sb2Tes、 GeSb2Te4、 以及GeSb4Te7。 (Noboru Yamada， "Potential of Ge-Sb隱Te Phase-change Optical Disks for High-Data-Rate Recording", v.J，， pp.28-37(1997))更一般地，過(guò)渡金屬如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、 鈀(Pd)、鉑(Pt)、以及上述的混合物或合金，可與鍺/銻/碲結(jié)合以形成 相變化合金其包括有可編程的電阻性質(zhì)。可使用的存儲(chǔ)材料的特殊范 例，如Ovshinsky'112專利中欄11-13所述，其范例在此列入?yún)⒖?。在一些?shí)施例中，硫?qū)倩锛捌渌嘧兓牧蠐诫s雜質(zhì)來(lái)修飾導(dǎo) 電性、轉(zhuǎn)換溫度、熔點(diǎn)及使用在摻雜硫?qū)倩锎鎯?chǔ)元件的其他特性。 使用在摻雜硫?qū)倩锎硇缘碾s質(zhì)包含氮、硅、氧、二氧化硅、氮化 硅、銅、銀、金、鋁、氧化鋁、鉭、氧化鉭、氮化鉭、鈦、氧化鈦。 可參見(jiàn)美國(guó)專利第6,800,504號(hào)專利及美國(guó)專利申請(qǐng)?zhí)柕?2005/0029502號(hào)專利。相變化材料可通過(guò)施加電脈沖而從一種相態(tài)切換至另一相態(tài)。先 前觀察指出，較短、較大幅度的脈沖傾向于將相變化材料的相態(tài)改變 成大體為非晶態(tài)。較長(zhǎng)、較低幅度的脈沖傾向于將相變化材料的相態(tài) 改變成大體為結(jié)晶態(tài)。在較短、較大幅度脈沖中的能量夠大，因此足 以破壞結(jié)晶結(jié)構(gòu)的鍵結(jié)，同時(shí)夠短因此可以防止原子再次排列成結(jié)晶 態(tài)。在沒(méi)有不適當(dāng)實(shí)驗(yàn)的情形下，可以利用實(shí)驗(yàn)方法決定特別適用于 特定相變化材料及裝置結(jié)構(gòu)。代表的硫?qū)倩锊牧峡烧砣缦翯exSbyTez，其中x:y:z = 2:2:5。 其他成分為x:0 5;y:0 5;z:0 10。以氮、硅、鈦或其他元素?fù)诫s的 GeSbTe亦可被使用?？梢岳肞VD濺鍍或磁控(Magnetron)濺鍍方式， 其反應(yīng)氣體為氬氣、氮?dú)?、?或氦氣、壓力為1 mTorr至lOOmTorr。 該沉積步驟一般在室溫下進(jìn)行。長(zhǎng)寬比為1~5的準(zhǔn)直器(collimater)可用以改良其填入表現(xiàn)。為了改善其填入表現(xiàn)，亦可使用數(shù)十至數(shù)百伏 特的直流偏壓。另一方面，同時(shí)合并使用直流偏壓以及準(zhǔn)直器亦是可 行的。有時(shí)需要在真空中或氮?dú)猸h(huán)境中進(jìn)行沉積后退火處理，以改良硫?qū)倩锊牧系慕Y(jié)晶態(tài)。該退火處理的溫度典型地介于IO(TC至 400°C，而退火時(shí)間則少于30分鐘。圖4至圖10示出了用來(lái)制造本發(fā)明所述的存儲(chǔ)單元的制造程序。 圖4示出了制造流程中形成存儲(chǔ)單元結(jié)構(gòu)第一步驟的剖視圖，該 結(jié)構(gòu)包含第一電極110陣列，其連接在具有頂表面460的存儲(chǔ)單元存 取層400中的對(duì)應(yīng)栓塞150?？梢允褂矛F(xiàn)有技術(shù)中所熟知的標(biāo)準(zhǔn)工藝 來(lái)形成該存儲(chǔ)存取層400，并且包含字線440，其以平行的方向延伸 于圖4所示的橫截面。該字線440覆蓋基板410并形成該存取晶體管 的柵極。該存儲(chǔ)存取層400也包含通用源極線450，其連接摻雜區(qū)域 430作為該存取晶體管的該源極區(qū)域之用。在其他實(shí)施例中，可借助 于在該基板410中一摻雜區(qū)域來(lái)實(shí)施該共同源極線450。該栓塞150 連接在該基板410中對(duì)應(yīng)的摻雜區(qū)域420來(lái)作為該存取晶體管的漏極 區(qū)域。該第一電極110具有外表面114及直徑116，而其優(yōu)選小于用來(lái) 制造該存儲(chǔ)存取層400的工藝的最小特征尺寸，而該工藝通常為光刻 工藝。舉例來(lái)說(shuō)，使用2007年6月18日申請(qǐng)，以"Method for Manufacturing a Phase Change Memory Device with Pillar Bottom Electrode"為題的美國(guó)專利申請(qǐng)?zhí)柕?1/764,678號(hào)專利所公開(kāi)的方法、 材料和工藝，可以形成具有亞光刻直徑116的該第一電極110，而該 篇專利在此引用為參考文獻(xiàn)。舉例來(lái)說(shuō)，在該存儲(chǔ)存取層400的該頂 表面460之上可以形成電極材料層，接著使用標(biāo)準(zhǔn)光刻技術(shù)來(lái)圖案化 在該電極層上的光刻膠層，以形成覆蓋于該第一電極IIO位置上的光 刻膠幕罩。接著使用例如氧電漿來(lái)剪裁該光刻膠幕罩以形成具有亞光 刻尺寸且覆蓋在該底電極110位置上的幕罩結(jié)構(gòu)。接著，使用該剪裁 的光刻膠幕罩來(lái)蝕刻該電極材料層，因此形成具有亞光刻尺寸116的 該第一電極110。接著，在圖4所示的結(jié)構(gòu)上形成順形介電材料層500，如圖5所 示的結(jié)構(gòu)。該順形介電材料層500可通過(guò)介電材料的化學(xué)氣相沉積 CVD來(lái)形成，舉例來(lái)說(shuō)，該順形介電材料層500包含在圖1至圖3 中該絕緣構(gòu)件130所有在上述所討論中可使用的材料。接著，在圖5所示的結(jié)構(gòu)上形成導(dǎo)電材料層600，如圖6所示的 結(jié)構(gòu)。舉例來(lái)說(shuō)，該導(dǎo)電材料層600包含在圖1至圖3中該位線120 所有在上述所討論中可使用的材料。接著平坦化該介電材料層500及該導(dǎo)電材料層600以露出該第一 電極110的頂表面112，如圖7所示的具有該導(dǎo)電材料層600的頂表 面700與該第一電極110的該頂表面112共平面的結(jié)構(gòu)。如在圖中可 見(jiàn)，在該導(dǎo)電材料層600之內(nèi)形成具有內(nèi)表面610的過(guò)孔，以及由該 介電材料層500形成該絕緣構(gòu)件130。該第一電極110延伸穿過(guò)在該 導(dǎo)電材料層600內(nèi)對(duì)應(yīng)的過(guò)孔，以及在該過(guò)孔內(nèi)該絕緣構(gòu)件130具有 厚度132的環(huán)形，而該絕緣構(gòu)件130介于該對(duì)應(yīng)的第一電極110及該 導(dǎo)電材料層600之間。接著，在圖7所示的結(jié)構(gòu)上形成存儲(chǔ)材料層800，如圖8所示的 結(jié)構(gòu)。接著圖案化該導(dǎo)電材料層600及該存儲(chǔ)材料層800以形成被淺溝 槽900及存儲(chǔ)材料條920所分隔的位線910，如分別由圖9A及圖9B 所示的剖視圖及頂視圖的結(jié)構(gòu)。每一存儲(chǔ)材料條920覆蓋對(duì)應(yīng)的位線 910。借助于形成在該存儲(chǔ)材料層800上的保護(hù)介電層(未示)、圖案 化在該保護(hù)介電層上的光刻膠層可以形成該位線910及該存儲(chǔ)材料 條920,使用該圖案化的光刻膠作為蝕刻幕罩來(lái)蝕刻該保護(hù)介電層、 該存儲(chǔ)材料層800及該導(dǎo)電材料層600，接著移除該光刻膠層。該存 儲(chǔ)材料條920隔開(kāi)該第一電極且隔開(kāi)該主動(dòng)區(qū)域以移除存儲(chǔ)材料。這 樣會(huì)使得該存儲(chǔ)單元一小塊的主動(dòng)區(qū)域不至于被蝕刻工藝所損壞。接著，利用現(xiàn)有技術(shù)所公知的后段工藝來(lái)形成圖9A及圖9B所 示的結(jié)構(gòu)，如圖IO所示的具有介電層1000及導(dǎo)線1010的結(jié)構(gòu)。如圖11所示，示出了本發(fā)明所述具有共平面頂表面的第一電極及第二電極的相變化存儲(chǔ)單元陣列的集成電路10的簡(jiǎn)化方塊圖。字 線解碼器14電性連接至多個(gè)字線16。位線或行解碼器18電性連接 至多個(gè)位線20，以在陣列中的相變化存儲(chǔ)單元讀取數(shù)據(jù)，以及讀取 數(shù)據(jù)至陣列12中的相變化存儲(chǔ)單元。位址經(jīng)由總線22而提供至字線 解碼器14與位線解碼器18。在方塊中的感應(yīng)放大器與數(shù)據(jù)輸入結(jié)構(gòu) 24，經(jīng)由數(shù)據(jù)總線26而耦接至位線解碼器18。數(shù)據(jù)來(lái)自集成電路IO 的輸入/輸出端口、或集成電路內(nèi)部與外部的其他數(shù)據(jù)來(lái)源，而經(jīng)由 數(shù)據(jù)輸入線28以將數(shù)據(jù)傳輸至方塊24中的數(shù)據(jù)輸入結(jié)構(gòu)。其他電路 30包括在該集成電路10中，例如通用處理器或?qū)Ｓ秒娐?、或可提?單芯片系統(tǒng)功能的模塊組合其由系統(tǒng)在單芯片的存儲(chǔ)陣列12所支 援。數(shù)據(jù)從方塊24中的感應(yīng)放大器、經(jīng)由數(shù)據(jù)輸出線32、而傳輸至 集成電路10的輸入/輸出端口或其他位于集成電路10內(nèi)部或外部的 數(shù)據(jù)目的地。在本實(shí)施例中所使用的控制器34，使用了偏壓調(diào)整狀態(tài)機(jī)構(gòu)， 并控制了偏壓調(diào)整供應(yīng)電壓36的應(yīng)用，例如讀取、編程、抹除、抹 除確認(rèn)與編程確認(rèn)電壓?？刂破?4可利用特殊目的邏輯電路而應(yīng)用， 如本領(lǐng)域技術(shù)人員所知的。在替代實(shí)施例中，控制器34包括通用處 理器，其可使用于同一集成電路，以執(zhí)行計(jì)算機(jī)程序而控制裝置的操 作。在又一實(shí)施例中，控制器34由特殊目的邏輯電路與通用處理器 組合而成。如圖12所示，在該型存儲(chǔ)單元陣列12中，每個(gè)存儲(chǔ)單元1530、 1532、 1534、 1536包括了一個(gè)存取晶體管(或其他存取裝置，例如 二極管)，其中四個(gè)存取晶體管在圖上是以附圖標(biāo)記38、 40、 42、 44 表示，以及相變化元件，以附圖標(biāo)記46、 48、 50、 52表示。每個(gè)存 取晶體管38、 40、 42、 44的源極共同連接至源極線54，而其終結(jié)于 源極線終端55。在另一實(shí)施例中，這些選擇元件的源極線并未電連 接，而是可獨(dú)立控制的。多個(gè)字線包含字線56、 58，其沿著第一方 向平行地延伸。字線56、 58與字線解碼器14電性連接。存取晶體管 38、 42的柵極連接至共同字線，例如字線56，而存取晶體管40、 44 的柵極共同連接至字線58。多個(gè)位線包含位線60、 62，其沿著第二方向平行地延伸，并與該相變化元件的一端連接，例如該相變化元件46、 48與該位線60連接。特別是相變化元件46連接介于該存取晶 體管38的漏極及該位線60之間。類似地，相變化元件50連接介于 該存取晶體管42的漏極及該位線62之間，相變化元件52連接介于 該存取晶體管44的漏極及該位線62之間。需要注意的是，在圖中為 了方便起見(jiàn)，僅示出了四個(gè)存儲(chǔ)單元，在實(shí)際中，該陣列12包含數(shù) 千至數(shù)百萬(wàn)的此等存儲(chǔ)單元。同時(shí)亦可使用其他陣列結(jié)構(gòu)，例如該相 變化存儲(chǔ)元件連接至存取晶體管的該源極。圖13至圖18是示出在圖4至圖7用來(lái)形成該第一電極及該絕緣 構(gòu)件制造流程的替代步驟。圖13示出了形成一結(jié)構(gòu)的該制造流程第一步驟的剖面圖，該結(jié) 構(gòu)包含形成介電層1300在該存儲(chǔ)存取層400的該頂表面460上，以 及形成導(dǎo)電材料層1310在該介電層1300上。接著，穿過(guò)該介電層1300及該導(dǎo)電材料層1310形成該過(guò)孔1400 以露出該存儲(chǔ)存取層400的該導(dǎo)電栓塞150。舉例來(lái)說(shuō)，可以通過(guò)圖 案化在該導(dǎo)電材料層1310的光刻膠層以及具有覆蓋在該過(guò)孔1400的 該位置上的開(kāi)口來(lái)形成該過(guò)孔1400，以及接著使用該圖案化的光刻 膠層作為蝕刻幕罩來(lái)進(jìn)行蝕刻。接著在圖14所示的該結(jié)構(gòu)上形成順形介電材料層1500,如圖15 所示的結(jié)構(gòu)。該介電材料層1500定義在該過(guò)孔1400內(nèi)的開(kāi)口 1500， 并可包含，例如所有在上述所討論中所有圖1至圖3的該絕緣構(gòu)件 130可使用的材料。接著，實(shí)施非等向蝕刻在圖15的該介電材料層1500上以露出該 導(dǎo)電材料層1310的該栓塞150，因此形成該絕緣構(gòu)件130定義開(kāi)口 1600，如圖16所示的結(jié)構(gòu)。接著，在圖16所示的該結(jié)構(gòu)上及開(kāi)口 1600內(nèi)形成導(dǎo)電材料層 1700，如圖17所示的結(jié)構(gòu)。該導(dǎo)電材料層1700可包含例如所有在上 述所討論中所有圖1至圖3的該第一電極110可使用的材料。接著，在圖17所示的結(jié)構(gòu)上實(shí)施平坦化工藝，例如化學(xué)機(jī)械研 磨法CMP，因此形成第一電極IIO。在另一替代實(shí)施例中，形成介電層在該存取電路400的該頂表面 460上，接著依序形成導(dǎo)電材料層及犧牲層。接著，在該犧牲層之上， 形成具有接近或等于用來(lái)制造幕罩工藝的該最小特征尺寸的幕罩，該 開(kāi)口覆蓋該導(dǎo)電栓塞150。接著，使用該幕罩選擇地蝕刻該導(dǎo)電材料 層及該犧牲層，因此在該導(dǎo)電材料層及該犧牲層中形成過(guò)孔并露出該 介電層的頂表面。在移除該幕罩后，在該過(guò)孔上實(shí)施選擇的下切蝕刻 (undercutting etch)，使得該導(dǎo)電材料層被蝕刻，并留下該犧牲層及 該介電層。接著，在該過(guò)孔內(nèi)形成填充材料，而其使用該選擇的下切 蝕刻工藝產(chǎn)生自動(dòng)對(duì)準(zhǔn)空孔，并在每一過(guò)孔內(nèi)形成該填充材料。接著， 實(shí)施非等向蝕刻工藝在該填充材料上以打開(kāi)該空孔，因此在每一過(guò)孔 內(nèi)形成包含填充材料的側(cè)壁子。該側(cè)壁子具有一開(kāi)口尺寸，而該開(kāi)口 尺寸實(shí)質(zhì)上由該空孔的尺寸決定，因此可以比光刻工藝的該最小特征 尺寸還來(lái)的小。接著，使用該側(cè)壁子作為蝕刻幕罩來(lái)蝕刻該介電層， 因此在該介電層內(nèi)形成具有直徑小于該最小特征尺寸的開(kāi)口。接著在 該介電層及側(cè)壁子的開(kāi)口內(nèi)形成第一電極材料層。接著，使用諸如化 學(xué)機(jī)械研磨CMP的平坦化工藝，然后移除該犧牲層及形成該第一電 極。在該平坦化工藝后形成存儲(chǔ)材料層，接著圖案化該導(dǎo)電材料層及 該存儲(chǔ)材料層以形成位線及覆蓋在該位線上的存儲(chǔ)材料條。雖然已經(jīng)參照優(yōu)選實(shí)施例描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員應(yīng) 該理解，本發(fā)明的創(chuàng)作并未受限于其詳細(xì)描述內(nèi)容。替換方式及修改 樣式已于先前描述中所建議，并且其他替換方式及修改樣式將為本領(lǐng) 域技術(shù)人員所思及。特別是，根據(jù)本發(fā)明的結(jié)構(gòu)與方法，所有具有實(shí) 質(zhì)上相同于本發(fā)明的構(gòu)件結(jié)合而達(dá)成與本發(fā)明實(shí)質(zhì)上相同結(jié)果者皆 不脫離本發(fā)明的精神范疇。因此，所有此等替換方式及修改樣式都將 落在本發(fā)明在所附權(quán)利要求及其等價(jià)物所界定的保護(hù)范圍之中。任何在前文中提及的專利申請(qǐng)案以及印刷文本，均列為本案的參考。
權(quán)利要求
1、一種存儲(chǔ)裝置，包含具有頂表面及多個(gè)過(guò)孔的位線；具有個(gè)別的頂表面的多個(gè)第一電極，而該個(gè)別的頂表面與該位線的該頂表面共平面，而該第一電極延伸穿過(guò)在該位線中對(duì)應(yīng)的過(guò)孔；多個(gè)絕緣構(gòu)件，而該些絕緣構(gòu)件位于對(duì)應(yīng)的過(guò)孔內(nèi)并為具有厚度的環(huán)形，而該絕緣構(gòu)件介于該對(duì)應(yīng)的第一電極與作為第二電極的該位線的部位之間；以及存儲(chǔ)材料層延伸穿過(guò)該絕緣構(gòu)件以接觸該位線及該第一電極的該些頂表面。
2、 如權(quán)利要求1所述的存儲(chǔ)裝置，更包含在該位線下方的多個(gè)存儲(chǔ)單元的存取電路，該存取電路包含導(dǎo)電 接點(diǎn)陣列，其中在該多個(gè)第一電極中的該第一電極與在該導(dǎo)電接點(diǎn)陣 列中對(duì)應(yīng)的導(dǎo)電接點(diǎn)電性耦接。
3、 如權(quán)利要求1所述的存儲(chǔ)裝置，其中每一該第一電極具有小 于用來(lái)形成該存儲(chǔ)裝置的光刻工藝的最小特征尺寸的寬度。
4、 如權(quán)利要求1所述的存儲(chǔ)裝置，其中該存儲(chǔ)材料包含選自于 以下群組中的一個(gè)或多個(gè)的結(jié)合鍺、銻、碲、硒、銦、鎵、鉍、錫、 銅、鈀、鉛、硫、硅、氧、磷、砷、氮及金。
5、 如權(quán)利要求1所述的存儲(chǔ)裝置，其中每一該第一電極及該位 線包含選自以下群組中的元素鈦、鎢、鉬、鋁、銅、鉑、銥、鑭、 鎳、氮、氧和釕及其結(jié)合。
6、 如權(quán)利要求1所述的存儲(chǔ)裝置，其中每一該第一電極及該位 線包含鈦及氮。
7、 如權(quán)利要求1所述的存儲(chǔ)裝置，其中該存儲(chǔ)材料層具有介于 約1 nm至100 nm的厚度。
8、 一種用來(lái)制造存儲(chǔ)裝置的方法，而該方法包含 形成具有頂表面及多個(gè)過(guò)孔的位線；形成具有個(gè)別的頂表面的多個(gè)第一電極，而該個(gè)別的頂表面與該 位線的該頂表面共平面，而該第一電極延伸穿過(guò)在該位線中所對(duì)應(yīng)的 過(guò)孔；形成多個(gè)絕緣構(gòu)件，而該絕緣構(gòu)件位于對(duì)應(yīng)的過(guò)孔內(nèi)，并為具有 厚度的環(huán)形，而該絕緣構(gòu)件介于該對(duì)應(yīng)的第一電極與作為第二電極的 該位線的部位之間；以及形成一層存儲(chǔ)材料延伸穿過(guò)該絕緣構(gòu)件以接觸該位線及該第一 電極的該頂表面。
9、 如權(quán)利要求8所述的方法，更包含在該位線下方，形成多個(gè)存儲(chǔ)單元的存取電路，該存取電路包含 導(dǎo)電接點(diǎn)陣列，其中在該多個(gè)第一電極的該第一電極與在該導(dǎo)電接點(diǎn) 陣列中對(duì)應(yīng)的導(dǎo)電接點(diǎn)電性耦接。
10、 如權(quán)利要求8所述的方法，其中每一該第一電極具有小于用 來(lái)形成該存儲(chǔ)裝置的光刻工藝的最小特征尺寸的寬度。
11、 如權(quán)利要求8所述的方法，其中該存儲(chǔ)材料包含選自于以下 群組中的一個(gè)或多個(gè)的結(jié)合鍺、銻、碲、硒、銦、鎵、鉍、錫、銅、 鈀、鉛、硫、硅、氧、磷、砷、氮及金。
12、 如權(quán)利要求8所述的方法，其中每一該第一電極及該位線包 含選自以下群組中的元素鈦、鎢、鉬、鋁、銅、鉑、銥、鑭、鎳、 氮、氧和釕及其結(jié)合。
13、 如權(quán)利要求8所述的方法，其中該存儲(chǔ)材料層具有介于約1 nm至100 nm的厚度。
14、 一種用來(lái)制造存儲(chǔ)裝置的方法，而該方法包含提供多個(gè)存儲(chǔ)單元的存取電路，而該存取電路具有導(dǎo)電接點(diǎn)陣列的頂表面；形成多個(gè)第一電極在該存取電路的該頂表面上，其中在該多個(gè)第 一電極中的該第一電極連接對(duì)應(yīng)的導(dǎo)電接點(diǎn)；形成順形介電材料層在該第一 電極及該存取電路的頂表面上； 形成導(dǎo)電材料層在該順形介電材料層上；平坦化該介電材料層及該導(dǎo)電材料層以露出該第一電極的頂表 面，而該第一電極的該頂表面與該導(dǎo)電材料層的頂表面共平面，因此 在該導(dǎo)電層內(nèi)形成多個(gè)過(guò)孔及由該介電材料層形成多個(gè)絕緣構(gòu)件，其 中該第一電極延伸穿過(guò)該導(dǎo)電材料層內(nèi)對(duì)應(yīng)的過(guò)孔，以及位于對(duì)應(yīng)過(guò) 孔內(nèi)的該絕緣構(gòu)件為具有厚度的環(huán)形，而該絕緣構(gòu)件介于該對(duì)應(yīng)的第 一電極及該導(dǎo)電材料層之間；以及形成存儲(chǔ)材料層在該導(dǎo)電材料層的該頂表面、絕緣構(gòu)件、及該第 一電極的該頂表面上；以及圖案化該導(dǎo)電材料層及該存儲(chǔ)材料層以形成包含導(dǎo)電材料及多 個(gè)存儲(chǔ)材料條的多個(gè)位線，而每一存儲(chǔ)材料條覆蓋在對(duì)應(yīng)的位線之 上。
15、 一種用來(lái)制造存儲(chǔ)裝置的方法，而該方法包含 提供多個(gè)存儲(chǔ)單元的存取電路，而該存取電路具有導(dǎo)電接點(diǎn)陣列的頂表面；形成第一介電材料層在該存取電路的該頂表面； 形成導(dǎo)電材料層在該第一介電材料層上；形成多個(gè)過(guò)孔在該導(dǎo)電材料層及該第一介電材料層內(nèi)，因此露出 該導(dǎo)電接點(diǎn)的頂表面；形成第二介電材料層在該導(dǎo)電材料層上及在該多個(gè)過(guò)孔之內(nèi)，該 第二介電材料層定義在該過(guò)孔內(nèi)的第一開(kāi)口 ；非等向蝕刻該第二介電材料層以形成多個(gè)絕緣構(gòu)件，該絕緣構(gòu)件 在對(duì)應(yīng)的過(guò)孔內(nèi)及定義延伸至對(duì)應(yīng)的導(dǎo)電接點(diǎn)的頂表面的第二開(kāi)口；形成第一電極在該第二開(kāi)口之內(nèi)，而該第一電極具有與該導(dǎo)電材料層的頂表面共平面的個(gè)別頂表面；形成存儲(chǔ)材料層在該導(dǎo)電材料層的該頂表面、絕緣構(gòu)件、及該第 一電極的該頂表面上；以及圖案化該導(dǎo)電材料層及該存儲(chǔ)材料層以形成包含導(dǎo)電材料及多 個(gè)存儲(chǔ)材料條的多個(gè)位線，而每一存儲(chǔ)材料條覆蓋在對(duì)應(yīng)的位線之 上。
全文摘要
本發(fā)明公開(kāi)了一種具有共平面電極表面的存儲(chǔ)單元裝置及其制造方法。該裝置包含多個(gè)第一電極，而每一第一電極具有與該位線的該頂表面共平面的頂表面，該第一電極延伸穿過(guò)在該位線內(nèi)對(duì)應(yīng)的過(guò)孔。絕緣構(gòu)件在每一過(guò)孔之內(nèi)，以及其為具有厚度的環(huán)形，而該絕緣構(gòu)件介于該對(duì)應(yīng)的第一電極與作為第二電極的該位線的部位之間。一層存儲(chǔ)材料延伸穿過(guò)該絕緣構(gòu)件以接觸該位線及該第一電極的該頂表面。
文檔編號(hào)H01L21/768GK101236985SQ200810009438
公開(kāi)日2008年8月6日 申請(qǐng)日期2008年2月2日 優(yōu)先權(quán)日2007年2月2日
發(fā)明者龍翔瀾 申請(qǐng)人:旺宏電子股份有限公司