專利名稱：一種可降低長溝道m(xù)os管漏電流的半導體器件制作方法
技術領域：
本發(fā)明涉及半導體制造領域，尤其涉及一種可降低長溝道M0S管漏電流的 半導體器件制作方法。
背景技術：
在半導體制造領域，有些半導體器件例如用于輸入與輸出的P型M0S器件 (筒稱PIO器件)，其同時具有反應速度較快的短溝道M0S管和工作電壓較高 的長溝道M0S管，在制造該半導體器件時，長溝道M0S管和短溝道M0S管同時 制作，即同步形成導電阱、柵極和源漏極。短溝道M0S的導電溝道較短，其由 短溝道效應引起的漏電流較大，為減小短溝道M0S管的漏電流，會在工藝制程 中增加輕摻雜漏注入工藝和暈注入工藝以在短溝道MOS管和長溝道M0S管中形 成輕摻雜漏結構和暈注入結構。該輕摻雜漏結構和暈注入結構雖可有效降低短 溝道M0S管的漏電流，但兩者間的漏電流卻成為長溝道M0S管的漏電流的主要 部分。
在90納米的半導體制程中，以制作PMOS管為例，其輕摻雜漏注入工藝的 注入雜質為硼離子，注入能量為6千電子伏，注入劑量為1. 5 x 1015離子/平方厘 米，注入角度為0度；該暈注入工藝的注入雜質為磷離子，注入能量為30千電 子伏，注入劑量為4. 8xl0"離子/平方厘米，注入角度為30度。
通過上述工藝參^:所形成的長溝道MOS管的輕摻雜漏結構和暈注入結構如 圖1所示，輕摻雜漏結構10和暈注入結構11通過上述工藝制成，輕摻雜漏結 構10與暈注入結構11相鄰區(qū)域的濃度梯度過大，且兩者的摻雜類型相反，故 兩者間的漏電流能達到4. 06皮安/微米，其遠高于兩者間低于1皮安/微米的正 常漏電流，從而導致半導體器件電性能的劣化。
因此，如何提供一種可降低長溝道MOS管漏電流的半導體器件制作方法以 在兼顧短溝道MOS管電性能的前提下降低長溝道MOS管的漏電流，已成為業(yè)界亟待解決的技術問題。

發(fā)明內容
本發(fā)明的目的在于提供一種可降低長溝道M0S管漏電流的半導體器件制作 方法，通過所述制作方法可在不增大短溝道M0S管漏電流的前提下降低長溝道 MOS管的漏電流。
本發(fā)明的目的是這樣實現(xiàn)的 一種可降低長溝道MOS管漏電流的半導體器 件制作方法，該半導體器件包括長溝道MOS管和短溝道MOS管，其制作在已制 成場隔離區(qū)的硅襯底上，該方法包括以下步驟a 、在硅襯底上進行阱注入工藝、 防穿通注入工藝和闞值電壓調整注入工藝；b、制作柵極堆層，該柵極堆層包括 依次層疊的柵氧化層與柵極；c、進行輕摻雜漏注入工藝和暈注入工藝；d、制 作柵極側墻；e、進行源漏注入工藝以制成源極和漏極；在步驟c中，該暈注入 工藝包括第一步暈注入和第二步暈注入，其中，第二步暈注入的注入能量和注 入角度均大于該第 一步暈注入的注入能量和注入角度。
在上述的可降低長溝道MOS管漏電流的半導體器件制作方法中，該第一步 暈注入的注入雜質為磷離子，注入能量為20千電子伏，注入劑量為2.3x10" 離子/平方厘米，注入角度為25度。
在上述的可降低長溝道MOS管漏電流的半導體器件制作方法中，該第二步 暈注入的注入雜質為磷離子，注入能量為33千電子伏，注入劑量為2.3xl013 離子/平方厘米，注入角度為40度。
在上述的可降低長溝道MOS管漏電流的半導體器件制作方法中，在步驟c 中，該輕摻雜漏注入工藝的注入雜質為硼離子，注入能量為7千電子伏，注入 劑量為1. Oxio"離子/平方厘米，注入角度為0度。
與現(xiàn)有技術中使用單步的暈注入從而使暈注入結構與輕摻雜漏結構相鄰的 區(qū)域雜質濃度梯度較大而導致長溝道MOS管漏電流過大相比，本發(fā)明的可降低 長溝道MOS管漏電流的半導體器件制作方法使用注入能量和注入劑量都較低的 第一步暈注入和注入能量和注入劑量都較高的第二步的暈注入來形成暈注入結 構，在確保短溝道MOS管漏電流較低的前提下降低了暈注入結構與輕溝槽隔離 結構相鄰區(qū)域的雜質濃度梯度，從而降低了兩者間的漏電流，進而大大降低了長溝道MOS管的漏電流。


本發(fā)明的可降低長溝道M0S管漏電流的半導體器件制作方法由以下的實施 例及附圖給出。
圖2為本發(fā)明的可降低長溝道MOS管漏電流的半導體器件制作方法的流程
具體實施例方式
以下將對本發(fā)明的可降^f氐長溝道M0S管漏電流的半導體器件制作方法作進 一步的詳細描述。
本發(fā)明的可降低長溝道M0S管漏電流的半導體器件制作方法中所述的半導 體器件制作在已制成場隔離區(qū)的硅襯底上，所述半導體器件包括長溝道MOS管 和短溝道MOS管。在本實施例中，所述半導體器件為PIO器件，所述長溝道MOS 管的溝道長度為l(M鼓米，所述短溝道MOS管的溝道長度為140rnn至145nm納米。
參見圖2,本發(fā)明的可降低長溝道MOS管漏電流的半導體器件制作方法首先 進行步驟S20,在硅襯底上進行阱注入工藝、防穿通注入工藝和閾值電壓調整注 入工藝。
接著繼續(xù)步驟S21，制作柵極堆層，所述柵極堆層包括依次層疊的柵氧化層 與柵極。
接著繼續(xù)步驟S22，進行輕摻雜漏注入工藝。在本實施例中，所述輕摻雜漏 注入工藝的注入雜質為硼離子，注入能量為7千電子伏，注入劑量為1. 0x1015 離子/平方厘米，注入角度為0度。
接著繼續(xù)步驟S23,進行第一步暈注入。在本實施例中，所述第一步暈注入 的注入雜質為磷離子，注入能量為20千電子伏，注入劑量為2. 3xl(T離子/平 方厘米，注入角度為25度。
接著繼續(xù)步驟S24,進行注入能量和注入角度均大于所述第一步暈注入的第
5二步暈注入。在本實施例中，所述第二步暈注入的注入雜質為磷離子，注入能
量為33千電子伏，注入劑量為2. 3x 1013離子/平方厘米，注入角度為40度。 接著繼續(xù)步驟S25,制作柵極側墻。
接著繼續(xù)步驟S26,進行源漏注入工藝以制成源極和漏極。 參見圖3，其顯示了通過本發(fā)明所制作的半導體器件中的長溝道MOS管的局 部剖視圖，如圖所示，所述輕摻雜漏結構20通過步驟S22制成，所述暈注入結 構21包括第一暈注入區(qū)210和第二暈注入區(qū)211，其分別通過步驟S23和S24 制成。由于本實施例中步驟S22中輕摻雜漏注入工藝的注入劑量小于現(xiàn)有技術 的注入劑量，故輕摻雜漏結構20的雜質濃度梯度小于如圖1所示的現(xiàn)有技術的 輕摻雜漏結構10的雜質濃度梯度，第一暈注入區(qū)210和第二暈注入區(qū)211使暈 注入雜質更均勻的分布在輕摻雜漏結構20的周圍，從而使暈注入結構與輕摻雜 漏結構相鄰區(qū)域的濃度梯度變小，即使兩者間的漏電流變小。本發(fā)明的長溝道 MOS管的漏電流顯著降低并達到了 0. 94皮安/微米的正常漏電流。
另外由于總的暈注入雜質劑量不變，而且分布更均勻，使得短長溝道MOS 管的"漏端導致的勢壘降低"幾乎保持不變，從而使得短溝道器件的漏電流保 持不變。
綜上所述，本發(fā)明的可降低長溝道MOS管漏電流的半導體器件制作方法使
用注入能量和注入劑量都較低的第一步暈注入和注入能量和注入劑量都較高的 第二步的暈注入來形成暈注入結構，在確保短溝道MOS管漏電流較低的前提下 降低了暈注入結構與輕溝槽隔離結構相鄰區(qū)域的雜質濃度梯度，從而降低了兩 者間的漏電流，進而大大降低了長溝道MOS管的漏電流。
權利要求
1、一種可降低長溝道MOS管漏電流的半導體器件制作方法，該半導體器件包括長溝道MOS管和短溝道MOS管，其制作在已制成場隔離區(qū)的硅襯底上，該方法包括以下步驟a、在硅襯底上進行阱注入工藝、防穿通注入工藝和閾值電壓調整注入工藝；b、制作柵極堆層，該柵極堆層包括依次層疊的柵氧化層與柵極；c、進行輕摻雜漏注入工藝和暈注入工藝；d、制作柵極側墻；e、進行源漏注入工藝以制成源極和漏極；其特征在于，在步驟c中，該暈注入工藝包括第一步暈注入和第二步暈注入，其中，第二步暈注入的注入能量和注入角度均大于該第一步暈注入的注入能量和注入角度。
2、 如權利要求1所述的可降低長溝道MOS管漏電流的半導體器件制作方法， 其特征在于，該第一步暈注入的注入雜質為磷離子，注入能量為20千電子伏， 注入劑量為2. 3x 1013離子/平方厘米，注入角度為25度。
3、 如權利要求1所述的可降低長溝道MOS管漏電流的半導體器件制作方法， 其特征在于，該第二步暈注入的注入雜質為磷離子，注入能量為33千電子伏， 注入劑量為2. 3x 1013離子/平方厘米，注入角度為40度。
4、 如權利要求1所述的可降低長溝道MOS管漏電流的半導體器件制作方法， 其特征在于，在步驟c中，該輕摻雜漏注入工藝的注入雜質為硼離子，注入能 量為7千電子伏，注入劑量為1. OxlO"離子/平方厘米，注入角度為O度。
全文摘要
本發(fā)明提供了一種可降低長溝道MOS管漏電流的半導體器件制作方法，該半導體器件包括長溝道MOS管和短溝道MOS管，其制作在已制成場隔離區(qū)的硅襯底上?，F(xiàn)有技術中采用高能量和高劑量的單步暈注入工藝致使所制成的暈注入結構與輕摻雜漏結構相鄰區(qū)域的濃度梯度過大從而造成長溝道MOS管的漏電流過大。本發(fā)明中的暈注入工藝包括第一步暈注入和第二步暈注入，其中，第二步暈注入的注入能量和注入角度均大于該第一步暈注入的注入能量和注入角度。采用本發(fā)明可降低暈注入結構和輕摻雜漏結構相鄰區(qū)域的濃度梯度，從而可有效降低兩者間的漏電流，進而在不影響短溝道MOS管性能的前提下大大降低了長溝道MOS管的漏電流。
文檔編號H01L21/70GK101494198SQ200810033048
公開日2009年7月29日 申請日期2008年1月24日 優(yōu)先權日2008年1月24日
發(fā)明者朱寶富 申請人:中芯國際集成電路制造(上海)有限公司