專利名稱：自對(duì)準(zhǔn)硅化物工藝的監(jiān)控方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件制造領(lǐng)域的檢測(cè)工藝，具體地說(shuō)，涉及一種自對(duì)準(zhǔn)
硅化物(self-aligned-silicidation， SAB )工藝的監(jiān)控方法。
背景技術(shù)：
在半導(dǎo)體器件的制造過(guò)程中， 一般采用自對(duì)準(zhǔn)硅化物工藝在金屬氧化半導(dǎo) 體(MOS)器件源/漏極和柵極的表面形成一層硅化物薄膜，以減少對(duì)應(yīng)部分的 寄生電阻。隨著半導(dǎo)體器件小型化和集成化的發(fā)展，單一電路板上集成的電路 越來(lái)越多，封裝越來(lái)越緊密，導(dǎo)致每一器件上PN結(jié)隔離區(qū)域很小，進(jìn)而導(dǎo)致 PN結(jié)產(chǎn)生較大的漏電流和寄生電阻影響器件的電學(xué)性能。因此，自對(duì)準(zhǔn)硅化物 工藝成為影響MOS器件電學(xué)性能的關(guān)鍵工藝之一。
硅化物的厚度以及退火的溫度都會(huì)對(duì)源/漏極和柵極的電阻產(chǎn)生較大的影 響。因此對(duì)金屬硅化物制備工藝進(jìn)行監(jiān)控是非常重要的?，F(xiàn)有的監(jiān)控方法是對(duì) 形成的硅化物的厚度進(jìn)行控制。但是對(duì)應(yīng)精密度較高的MOS器件來(lái)說(shuō)，硅化物 的厚度已經(jīng)很薄，對(duì)硅化物工藝的控制變得越來(lái)越重要。
因此，提供一種有效的自對(duì)準(zhǔn)硅化物工藝的監(jiān)控方法是亟待解決的技術(shù)問(wèn)題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明解決的技術(shù)問(wèn)題是提供可有效檢驗(yàn)自對(duì)準(zhǔn)硅化物工藝是 否有問(wèn)題的監(jiān)控方法。
為解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種自對(duì)準(zhǔn)硅化物工藝的監(jiān)控方法。 所述監(jiān)控方法是在形成有金屬硅化物的源漏極區(qū)施加正向電壓，測(cè)量源漏極區(qū) 的正向?qū)娏?；然后判斷測(cè)量的正向?qū)娏魇欠裨谠试S值范圍內(nèi)，若前者 超出后者，則說(shuō)明自對(duì)準(zhǔn)硅化物工藝存在問(wèn)題；若前者未超出后者，則說(shuō)明自 對(duì)準(zhǔn)硅化物工藝符合要求。與現(xiàn)有技術(shù)相比，本發(fā)明提供的監(jiān)控方法利用PN結(jié)的單向?qū)щ娦詫?duì)自對(duì)準(zhǔn) 硅化物工藝進(jìn)行控制，通過(guò)正向?qū)娏鞯拇?J、來(lái)判斷硅化物工藝是否存在問(wèn) 題，準(zhǔn)確性較高，且步驟簡(jiǎn)單易操作。


圖1至圖4是PMOS器件進(jìn)行自對(duì)準(zhǔn)硅化物工藝各步驟時(shí)縱截面示意圖； 圖5是本發(fā)明提供監(jiān)控方法的電路示意圖。
具體實(shí)施例方式
以下結(jié)合附圖對(duì)本發(fā)明自對(duì)準(zhǔn)硅化物工藝的監(jiān)控方法的 一 實(shí)施例進(jìn)行描 述，以期進(jìn)一步理解本發(fā)明的目的、具體結(jié)構(gòu)特征和優(yōu)點(diǎn)。
為了更好地描述本發(fā)明提供的監(jiān)控方法，以下以圖l所示的PMOS器件為 例對(duì)自對(duì)準(zhǔn)硅化物工藝進(jìn)行筒單描述。參閱圖1結(jié)合圖2和圖3, PMOS器件包 括P阱襯底1、在P阱襯底1上進(jìn)行源漏極輕摻雜形成源漏極區(qū)2、 3以及形成 于P阱村底1底表面的氧化層(二氧化硅)4。對(duì)氧化層4進(jìn)行涂光刻膠5、曝 光、顯影步驟，將除源漏極區(qū)2、 3外的其他區(qū)域的光刻膠5去除。然后進(jìn)行蝕 刻步驟，將未被光刻膠5覆蓋的氧化層4去掉(如圖2所示)。進(jìn)一步地，進(jìn)行 淀積金屬(例如鈷、銅、鎳)步驟，然后進(jìn)行退火步驟，淀積的金屬與未被氧 化層4覆蓋的襯底的硅發(fā)生反應(yīng)形成一定厚度的金屬硅化物6 (如圖3所示)； 再次進(jìn)行退火步驟調(diào)整金屬硅化物6的結(jié)構(gòu)。
本發(fā)明提供的監(jiān)控方法是對(duì)源漏極區(qū)形成的PN結(jié)的正向?qū)娏鬟M(jìn)行測(cè) 量，根據(jù)正向?qū)娏鞯拇笮∨袛嘈纬稍谠绰O區(qū)表面的金屬硅化物6是否符 號(hào)工藝要求，測(cè)量電路如圖5所示。該監(jiān)控方法一般應(yīng)用在晶圓完成后道制造 后，在晶圓的測(cè)試區(qū)域進(jìn)行，晶圓具有分別與源漏極區(qū)連接2、 3的兩焊墊8， 焊墊8通過(guò)金屬互連線(未圖示)、鴒插塞7 (如圖4所示)、金屬硅化物6實(shí)現(xiàn) 與源漏極區(qū)2、 3的電性連接。該監(jiān)控方法是在源漏極區(qū)2、 3上連接上正向電 壓(直流電源9),將電源的正極連接在左邊的焊墊8上即與源極區(qū)2 (P區(qū))電 性連接，負(fù)極連接在右邊的焊墊8上即與漏極區(qū)3 (N區(qū))電性連接，該電路中 串聯(lián)一個(gè)限流電阻10。然后，采用電流計(jì)11測(cè)量形成有金屬硅化物6的源漏極區(qū)(PN結(jié))之間的正向?qū)娏?；然后將測(cè)量的正向?qū)娏髋c允許值進(jìn)行比 較，如果前者未超出后者，則說(shuō)明自對(duì)準(zhǔn)硅化物工藝達(dá)到了工藝要求；如果前 者超出后者，則說(shuō)明現(xiàn)有的自對(duì)準(zhǔn)硅化物工藝存在問(wèn)題，需要根據(jù)正向?qū)?源與允許值的差值來(lái)調(diào)整優(yōu)化自對(duì)準(zhǔn)硅化物工藝。
上述描述，僅是對(duì)本發(fā)明較佳實(shí)施例的具體描述，并非對(duì)本發(fā)明的任何限 定，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，可以根據(jù)上述揭示內(nèi)容進(jìn)行簡(jiǎn)單修改、 添加、變換，且均屬于權(quán)利要求書中保護(hù)的內(nèi)容。
權(quán)利要求
1.一種自對(duì)準(zhǔn)硅化物工藝的監(jiān)控方法，其用于驗(yàn)證采用自對(duì)準(zhǔn)硅化物工藝后形成于晶圓源漏極區(qū)表面的金屬硅化物是否符合要求，其特征在于，所述監(jiān)控方法是在形成有金屬硅化物的源漏極區(qū)施加正向電壓，測(cè)量源漏極區(qū)的正向?qū)娏?；然后判斷測(cè)量的正向?qū)娏魇欠裨谠试S值范圍內(nèi)，若前者超出后者，則說(shuō)明自對(duì)準(zhǔn)硅化物工藝存在問(wèn)題；若前者未超出后者，則說(shuō)明自對(duì)準(zhǔn)硅化物工藝符合要求。
2. 如權(quán)利要求1所述的自對(duì)準(zhǔn)硅化物工藝的監(jiān)控方法，其特征在于，所述監(jiān)控 方法在晶圓完成后道制程后進(jìn)行，其中所述正向電壓的兩端分別連接在與源漏 極區(qū)電性連接的焊墊上。
3. 如權(quán)利要求2所述的自對(duì)準(zhǔn)硅化物工藝的監(jiān)控方法，其特征在于，所述焊墊 通過(guò)晶圓的金屬互連線、鴒插塞、金屬硅化物與源漏極區(qū)電性連接。
4. 如權(quán)利要求1所述的自對(duì)準(zhǔn)硅化物工藝的監(jiān)控方法，其特征在于，所述測(cè)量 源漏極區(qū)正向?qū)娏鞯碾娐分写?lián)一個(gè)限流電阻。
全文摘要
本發(fā)明公開(kāi)了一種自對(duì)準(zhǔn)硅化物工藝的監(jiān)控方法，涉及半導(dǎo)體領(lǐng)域的檢測(cè)工藝。所述監(jiān)控方法是在形成有金屬硅化物的源漏極區(qū)施加正向電壓，測(cè)量源漏極區(qū)的正向?qū)娏?；然后判斷測(cè)量的正向?qū)娏魇欠裨谠试S值范圍內(nèi)，若前者超出后者，則說(shuō)明自對(duì)準(zhǔn)硅化物工藝存在問(wèn)題；若前者未超出后者，則說(shuō)明自對(duì)準(zhǔn)硅化物工藝符合要求。與現(xiàn)有技術(shù)相比，本發(fā)明提供的監(jiān)控方法利用PN結(jié)的單向?qū)щ娦詫?duì)自對(duì)準(zhǔn)硅化物工藝進(jìn)行控制，通過(guò)正向?qū)娏鞯拇笮?lái)判斷硅化物工藝是否存在問(wèn)題，準(zhǔn)確性較高，且步驟簡(jiǎn)單易操作。
文檔編號(hào)H01L21/00GK101494158SQ200810033050
公開(kāi)日2009年7月29日 申請(qǐng)日期2008年1月24日 優(yōu)先權(quán)日2008年1月24日
發(fā)明者張步新, 媛 王 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司