專利名稱：用于基于sonos的快閃存儲的多晶硅柵極蝕刻方法和器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路及其用于制造半導體器件的方法。更具體地，本 發(fā)明提供具有簡化工藝流程的半導體器件的形成方法。僅僅作為示例， 本發(fā)明應(yīng)用于形成基于SONOS的非易失性存儲器或快閃存儲器的技 術(shù)，但是應(yīng)認識到本發(fā)明具有非常更寬的應(yīng)用范圍。
背景纟支術(shù)
集成電路已經(jīng)從在單個硅芯片上制造的少數(shù)互連器件發(fā)展到上百 萬個器件。常規(guī)集成電路提供了遠遠超過初始想象的性能和復雜性。為 了獲得復雜性和電路密度(即，在給定芯片面積上能夠封裝的器件的數(shù) 目)的改善，最小器件特征的尺寸，也稱為器件的"幾何結(jié)構(gòu)"，隨著每 代集成電路變得越來越小。
增加電路密度不僅提高了 IC的復雜性和性能，而且還為消費者提 供更低成本的部件。IC制造設(shè)備可耗費幾億或甚至幾十億美元。每個 制造設(shè)備會具有一定的晶片生產(chǎn)能力，并且在每個晶片上可具有一定數(shù) 目的IC。因此，通過使得IC的單個器件更小，可以在每個晶片上制造 更多的器件，因此提高了制造設(shè)備的生產(chǎn)能力。因為在IC制造中的每
個工藝都具有限制，所以使得器件更小是非常具有挑戰(zhàn)性的。也就是說， 給定的工藝通常只能處理小至一定程度的特征尺寸，并且然后需要改變 工藝或者器件布局。這樣限制的一個例子是除去層和形成結(jié)構(gòu)而不損壞 有源器件的能力。
僅僅作為例子，通常使用蝕刻工藝除去或部分除去層以在由其形成 結(jié)構(gòu)。通常通過蝕刻工具例如干蝕刻機或濕蝕刻機進行蝕刻。濕蝕刻機 通常包括具有蝕刻劑化學品以將一種材料從另一種材料中選擇性地除 去的容器。干蝕刻機通常包括等離子體源和處理室。干蝕刻機通常使用 氣體諸如含氟物質(zhì)和含氯物質(zhì)以除去半導體材料諸如硅或金屬，比如
鋁。例如，干蝕刻機或濕蝕刻機可用于形成基于SONOS的非易失性存 儲器或快閃存儲器。常規(guī)多晶硅柵極蝕刻工藝由用于蝕刻多晶硅和
4ONO層的兩步蝕刻工藝組成。笫一步驟將多晶硅蝕刻掉并在單元和周 邊區(qū)域內(nèi)的ONO層的頂部氧化物層上停止。第二蝕刻步驟將ONO層 的頂部氧化物和氮化硅蝕刻掉并且在剩余的氧化物上停止。該兩步多晶 硅柵極蝕刻工藝用于確保周邊器件和單元器件可獲得最好的柵極蝕刻 外形而不劣化器件性能。然而，可使用簡化的多晶硅柵極蝕刻工藝，因 此簡化了工藝流程并提供改善的工藝效率。
由上可知，希望用于加工半導體器件的改善的技術(shù)。
發(fā)明內(nèi)容
本發(fā)明涉及集成電路及其用于制造半導體器件的方法。更具體地，本 發(fā)明提供具有簡化工藝流程的半導體器件的形成方法。僅僅作為示例， 本發(fā)明應(yīng)用于形成基于SONOS的非易失性存儲器或快閃存儲器的技 術(shù)，但是應(yīng)認識到本發(fā)明具有非常更寬的應(yīng)用范圍。
在本發(fā)明的一個具體實施方案中，提供了一種形成快閃存儲器件的方 法。該方法包括提供半導體襯底，該襯底包含硅材料并且具有周邊區(qū)域和 單元區(qū)域。該方法還包括在單元區(qū)域和周邊區(qū)域之間形成隔離結(jié)構(gòu)。此外， 該方法包括形成覆蓋單元區(qū)域和周邊區(qū)域的ONO層。而且，該方法包括 除去覆蓋周邊區(qū)域的ONO層以暴露在周邊區(qū)域中的硅材料。該方法還包 括形成覆蓋周邊區(qū)域的柵極介電層，同時保護在單元區(qū)域中的ONO層。 此外，該方法包括形成覆蓋單元區(qū)域和周邊區(qū)域的多晶硅層。該方法還包 括圖案化多晶硅層以在單元區(qū)域中形成第一柵極結(jié)構(gòu)，在所述ONO層的 至少頂部氧化物層上停止，和在周邊區(qū)域中形成第二柵極結(jié)構(gòu)，在周邊層 中的柵極氧化物上停止。此外，該方法包括在多晶硅層的圖案化期間，使 用ONO層的至少頂層氧化物層來保持與第一柵極結(jié)構(gòu)相關(guān)聯(lián)的MOS 晶體管的晶體管特性。該方法還包括在笫一柵極結(jié)構(gòu)上形成第一間隔物 結(jié)構(gòu)，在第二柵極結(jié)構(gòu)上形成第二間隔物結(jié)構(gòu)，同時除去ONO層的任 何暴露的部分以暴露在單元區(qū)域中的硅材料。而且，該方法還包括形成 硅化物材料，該硅化物材料覆蓋與第一柵極結(jié)構(gòu)相關(guān)聯(lián)的第一源極和第 一漏極、和與第二柵極結(jié)構(gòu)相關(guān)聯(lián)的第二源極和第二漏極。
通過本發(fā)明實現(xiàn)相對于常規(guī)技術(shù)的很多益處。例如，本技術(shù)易于使用 依賴于常規(guī)技術(shù)的工藝。在某些實施方案中，提供了用于形成快閃存儲器 件的簡化工藝流程。可使用單步多晶珪柵極蝕刻工藝，該工藝蝕刻周邊區(qū)域和柵極區(qū)域，而不損害器件性能。此外，本方法提供與常規(guī)工藝技^目 容的工藝而無需對常規(guī)設(shè)備和工藝做出實質(zhì)性改變。根據(jù)所述實施方案， 可實現(xiàn)一個或更多個這些益處。在本說明書特別是在下文中將更完整地描 述這些和其它的益處。
參考下面的詳述和附圖，可以更全面地理解本發(fā)明的各種其它的目的、 特征和優(yōu)勢。
圖1為基于SONOS的快閃存儲器件的單元區(qū)域的常規(guī)截面圖。
圖2為基于SONOS的快閃存儲器件的周邊區(qū)域的常規(guī)截面圖。
圖3-9為根據(jù)本發(fā)明一個實施方案的基于SONOS的快閃存儲器件 的單元區(qū)域的簡化示例性截面圖。
圖10-16為根據(jù)本發(fā)明一個實施方案的基于SONOS的快閃存儲器 件的周邊區(qū)域的簡化示例性截面圖。
圖17為顯示在形成根據(jù)本發(fā)明一個實施方案的基于SONOS的快閃 存儲器件時使用的工藝的簡化工藝流程圖。
具體實施例方式
本發(fā)明涉及集成電路及其用于制造半導體器件的方法。更具體地,本 發(fā)明提供具有簡化工藝流程的半導體器件的形成方法。僅僅作為示例， 本發(fā)明應(yīng)用于形成基于SONOS的非易失性存儲器或快閃存儲器技術(shù)， 但是應(yīng)認識到本發(fā)明具有非常更寬的應(yīng)用范圍。
圖1為基于SONOS的快閃存儲器件的單元區(qū)域的常規(guī)截面圖。單 元器件2形成于可由硅材料制成的半導體襯底4上。氧化物-氮化物-氧 化物(ONO )層6覆蓋一部分半導體襯底。該ONO層6包括上部氧化 物層8、中間氮化物層IO和下部氧化物層12。非導電氧化物層8和12 起電荷陷獲介質(zhì)的作用。通常由多晶硅制成的柵極18覆蓋上部氧化物 層8。通過在中間氮化物層10內(nèi)儲存熱電子可以進行單元器件2的編程。 在控制柵極和頂部氧化物層8的側(cè)壁上形成間隔物16，并且該間隔物16可由氧化珪或ONO層形成。自對準珪化物(salicide)區(qū)域14覆蓋 多晶硅柵極19以形成用于單元器件2的多晶硅上硅化物(polycide )控 制槺極。此外，自對準硅化物區(qū)域22提供對以下的源極和漏極區(qū)域18 的接觸。輕度摻雜的漏極和源極(LDD)區(qū)域20鄰近于源極/漏極區(qū)域 18并且存在于一部分ONO層6之下。與在源極和漏極區(qū)域10內(nèi)可見 的更高濃度相比，該LDD區(qū)域20可包含較低濃度的雜質(zhì)區(qū)域。
圖2為可結(jié)合圖1觀察的基于SONOS的快閃存儲器件的周邊區(qū)域 的常規(guī)截面圖。例如，圖2是周邊器件的截面圖，其可采用與用于形成 圖l所示的截面圖相同的半導體工藝形成。 一個或更多個另外的單元器 件(未顯示)和淺溝槽隔離區(qū)域(未顯示)可將單元器件2與周邊器件 22分離。
類似于圖l,在可由硅材料制得的半導體襯底4上形成周邊器件22。 多晶硅柵極38覆蓋柵極氧化物層28。自對準珪化物區(qū)域34覆蓋多晶硅 柵極38以形成周邊器件22的多晶硅上硅化物控制柵極。鄰近多晶硅柵 極38、柵極氧化物層28和自對準珪化物區(qū)域34形成間隔物區(qū)域36， 以提供改善的電隔離。在半導體村底24的表面上鄰近柵極區(qū)域形成另 外的自對準硅化物區(qū)域42，以接觸源極和漏極區(qū)域38，其鄰近于LDD 區(qū)域40。
在常規(guī)工藝流程中，使用兩步蝕刻工藝以在單元器件2和周邊器件
22上形成多晶硅區(qū)域18、 38。首先沉積多晶硅層覆蓋在單元區(qū)域中的
ONO層和覆蓋在周邊區(qū)域中的氧化物層28。使用光刻和掩模工藝，在
合適區(qū)域中沉積和圖案化光刻膠以制備用于蝕刻的襯底。第一蝕刻工藝
蝕刻掉部分多晶硅層并停止于單元器件2和周邊器件22的氧化物層。
對于單元器件氧化物層是ONO器件的頂層，對于周邊器件氧化物層是
柵極氧化物層。第二蝕刻工藝除去在單元器件2中的頂部氧化物8和氮
化硅層10并在底部氧化物停止蝕刻，以防止蝕刻掉硅襯底。結(jié)果，圖
案化多晶硅層以在單元器件2和周邊器件22上形成多晶硅區(qū)域18、38。
該兩步蝕刻工藝用于確保周邊器件22和單元器件獲得最好的多晶硅柵
極蝕刻外形而不劣化器件性能。由于非易失性單元和周邊器件經(jīng)常需要
在最優(yōu)水平下工作，所以這對于具有嵌入式非易失性存儲器解決方案的 邏輯技術(shù)特別重要。
7優(yōu)化在基于SONOS快閃存儲器中使用的現(xiàn)存工藝的一個潛在方法 是將目前使用的兩步蝕刻工藝簡化為一步多晶硅柵極蝕刻工藝。例如， 一步蝕刻工藝可用于形成單元和周邊器件，所述器件仍能夠編程、擦除 和讀出儲存于夾在兩個氧化物層之間的絕緣SiN儲存介質(zhì)中的電子。還 可簡化形成器件所需的工藝流程，特別是對于邏輯可相容的嵌入式工 藝。也可實現(xiàn)另外的成本和時間的節(jié)約，^吏得以更成本有效和高效的方 式制備半導體器件。也保持多晶硅柵極的外形以確保單元和周邊器件二 者都可在優(yōu)化的工藝條件下發(fā)揮作用。
圖3-9為根據(jù)本發(fā)明一個實施方案的基于SONOS的快閃存儲器件 的單元區(qū)域的簡化示例性截面圖，圖10-16為根據(jù)本發(fā)明一個實施方案 的基于SONOS的快閃存儲器件的周邊區(qū)域的簡化示例性截面圖。這些 示意圖僅僅是示例的，其不應(yīng)該不適當?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域 技術(shù)人員會認識到很多改變、替代和變化。例如，圖3-9可與圖10-16 結(jié)合顯示在相同半導體襯底上的單元區(qū)域和周邊區(qū)域的截面圖。
圖17為顯示在形成根據(jù)本發(fā)明一個實施方案的基于SONOS的快閃 存儲器件時所用工藝的筒化工藝流程圖。例如，工藝流程200包括以下 工藝用于提供具有周邊區(qū)域和單元區(qū)域的半導體襯底的工藝202、用 于進行有源區(qū)域注入和形成STI區(qū)域的工藝204、用于沉積覆蓋襯底的 ONO層的工藝206、用于除去周邊區(qū)域上的ONO層的工藝208、用于 在周邊區(qū)域上形成柵極氧化物的工藝210、用于沉積多晶硅層的工藝 212、用于進行在氧化物層停止的一步多晶珪柵極蝕刻工藝的工藝214、 用于形成輕度摻雜的源極/漏極區(qū)域和間隔物的工藝216、和用于進行自 對準硅化工藝的工藝218。該圖僅僅為示例，其不應(yīng)該不適當?shù)叵拗茩?quán) 利要求的范圍。本領(lǐng)域技術(shù)人員會認識到很多改變、替代和變化。根據(jù) 應(yīng)用，可組合或者甚至分離某些步驟。根據(jù)實施方案，也可以以其它的 順序或次序進行某些步驟。根據(jù)實施方案，可添加其它的步驟或者省略 步驟。在整個本說明書中更特別是在下文中，記栽這些和其它的細節(jié)。例 如，圖17可以與圖3-16結(jié)合地觀察。
在工藝202中，提供具有周邊區(qū)域150和單元區(qū)域100的半導體村 底108。例如，單元區(qū)域100可以是在半導體村底108上形成的多個單 元區(qū)域中的一個。多個單元區(qū)域可將在圖3-9中所示的單元區(qū)域100與在圖10-16中所示的周邊區(qū)域150隔離。在工藝204中，進行有源區(qū)域 注入以形成源極區(qū)域102、 152和漏極區(qū)域104、 154，在單元區(qū)域100 和周邊區(qū)域150之間形成隔離結(jié)構(gòu)諸如STI區(qū)域(未顯示)。如果在半 導體襯底108上存在多個單元區(qū)域，那么在圖3所示的單元區(qū)域100和 在圖10所示的周邊區(qū)域150之間也可形成多個STI區(qū)域。在工藝206 中，在襯底108上在單元區(qū)域100和周邊區(qū)域150上沉積ONO層106。 該ONO層106可包括位于半導體襯底108上的底部氧化物層、位于底 部氧化物層上的氮化物層、和位于氮化物層上的頂部氧化物層。在一個 具體的實施方案中，底部氧化物的厚度為100 A，氮化物層的厚度為 60A，頂部氧化物的厚度為40A。使用ONO層106可為隨后的圖案化 工藝提供增加的工藝裕度。當然可以有其它的改變、改進和替代。在單 元區(qū)域的圖3和周邊區(qū)域的圖10中可觀察到這些工藝的結(jié)果。
在工藝208中除去周邊區(qū)域150中的ONO層106。例如，可進行 控制的蝕刻或者系列蝕刻工藝，以除去在周邊區(qū)域150中的ONO層 106,而不損害半導體襯底108?；蛘撸部墒褂脻駝冸x工藝，其中含硫 酸物質(zhì)用作剝離劑。由于除去周邊區(qū)域150中的ONO層106，所以暴 露半導體村底108。然后在工藝210中，在周邊區(qū)域中生長柵極氧化物 156，所述柵極氧化物156覆蓋半導體襯底108。例如，柵極氧化物的厚 度可小于約70 A。在單元區(qū)域中不生長柵極氧化物。當然可以有其它的 改變、改進和替代。這些工藝的結(jié)果可見圖4和圖11。
在工藝212中，在單元區(qū)域100和周邊區(qū)域150中沉積多晶硅層110。 該多晶硅層110覆蓋在單元區(qū)域100中的ONO層106和在周邊區(qū)域150 中的柵極氧化物層。工藝212的結(jié)果可見圖5和圖12。在工藝214中， 進行蝕刻單元區(qū)域100和周邊區(qū)域150 二者中的多晶硅層110的一步多 晶硅柵極蝕刻工藝。蝕刻在單元區(qū)域100中的ONO層106的頂部氧化 物層處和在周邊區(qū)域150上的柵極氧化物層156處停止。結(jié)果，形成多 晶珪柵極112和162。例如，在圖案化工藝期間，通過使用ONO層的 至少頂層氧化物層可保持與在單元區(qū)域中形成的柵極結(jié)構(gòu)相關(guān)聯(lián)的 MOS晶體管的晶體管特性。類似地，圖案化工藝也可保持第二柵極結(jié) 構(gòu)的晶體管特性。當然可以有其它的改變、改進和替代。這些工藝的結(jié) 果可見圖6和圖13。在工藝216中，除了間隔物120、 170夕卜，還形成輕度摻雜的漏極 (LDD)區(qū)域122、 124、 172、 174。例如，可沉積覆蓋單元區(qū)域100 和周邊區(qū)域150的間隔物層140。例如，間隔物層140可包含ONO結(jié) 構(gòu)。間隔物層140覆蓋單元區(qū)域100中的多晶硅柵極112和ONO層106 并覆蓋周邊區(qū)域150中的多晶珪柵極162和ONO層106。該工藝的結(jié) 果可如圖7和圖14所示。然后圖案化LDD區(qū)域以在單元區(qū)域100中形 成第一組間隔物結(jié)構(gòu)120和在周邊區(qū)域150中形成第二組間隔物結(jié)構(gòu) 170。例如，可采用各向同性蝕刻工藝將間隔物層140圖案化為第一組 間隔物結(jié)構(gòu)120和第二組間隔物結(jié)構(gòu)170。此外，也可采用圖案化間隔 物層122的工藝來圖案化單元區(qū)域100中的ONO層106。例如，可除 去鄰近柵極結(jié)構(gòu)的ONO層106的部分。相應(yīng)地，也可使用間隔物蝕刻 工藝來圖案化周邊區(qū)域150中的柵極氧化物層156。例如，可使用間隔 物蝕刻工藝除去鄰近柵極結(jié)構(gòu)的ONO層106的部分和周邊區(qū)域150中 的柵極氧化物層156的部分。在一個實施例中，沒有除去單元區(qū)域IOO 中的柵極結(jié)構(gòu)中的ONO層106的部分。在另一個實施例中，可保持周 邊區(qū)域中襯底108表面上的至少部分柵極氧化物以保護襯底108免于損 傷。ONO層106還包括頂部氧化物層114、氮化物層116和底部氧化物 層118，并且圖案化柵極氧化物層156以形成柵極氧化物區(qū)域164。當 然可以有其它的改變、改進和替代。
形成間隔物區(qū)域120和170之后，可使用柵極結(jié)構(gòu)作為掩模形成 LDD區(qū)域122、 124、 172、 174。在本發(fā)明的一個替代性實施方案中， 可省略工藝204中的有源區(qū)域注入，并且可在工藝216中形成LDD區(qū) 域和有源區(qū)域。也可使用另外的擴散工藝，以得到LDD區(qū)域122、 124、 172和174以及源極/漏極區(qū)域102、 104、 152、 154的期望濃度分布。 當然可以有其它的改變、改進和替代。這些工藝的結(jié)果可見圖8和圖15。
在工藝218中，進行自對準珪化工藝以在單元區(qū)域IOO中形成自對 準硅化物區(qū)域130、 132和在周邊區(qū)域150中形成自對準硅化物區(qū)域180 和182。形成自對準硅化物區(qū)域130覆蓋多晶硅柵極112，以形成單元 器件100的多晶硅上硅化物控制柵極。另外的自對準硅化物區(qū)域132提 供與下面的源極和漏極區(qū)域102和104的接觸。類似地，可使用自對準 硅化物區(qū)域180來形成周邊器件150的多晶硅上珪化物控制柵極，自對 準硅化物區(qū)域182提供對下面的源極區(qū)域152和漏極區(qū)域154的接觸。例如，通過在單元器件上沉積選自Co (鈷)、Ti (鈦)、Ni (鎳)等過 渡金屬層，圖案化所述過渡金屬層，并退火自對準的硅化物層，可形成 自對準硅化物區(qū)域。當然可以有其它的改變、改進和替代。這些工藝的 結(jié)果可見圖9和圖16。
在單元區(qū)域中的柵極結(jié)構(gòu)的特征可在于0.8微米或更小的設(shè)計規(guī) 則。此外，使用本發(fā)明的實施方案形成的快閃存儲器件可位于嵌入式器 件中。
也應(yīng)理解本文所述的實施方案和實施例僅用于舉例說明性目的，并 且本領(lǐng)域技術(shù)人員基于此可做出各種改變或變化，這些改變或變化都包 含在本申請的精神和范圍以及所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種形成快閃存儲器件的方法，所述方法包括提供半導體襯底，所述半導體襯底包含硅材料并具有周邊區(qū)域和單元區(qū)域；在所述單元區(qū)域和所述周邊區(qū)域之間形成隔離結(jié)構(gòu)；形成覆蓋所述單元區(qū)域和所述周邊區(qū)域的ONO層；除去覆蓋所述周邊區(qū)域的所述ONO層以暴露在所述周邊區(qū)域中的硅材料；形成覆蓋所述周邊區(qū)域的柵極介電層，同時保護在所述單元區(qū)域中的所述ONO層；形成覆蓋所述單元區(qū)域和所述周邊區(qū)域的多晶硅層；圖案化所述多晶硅層，以在所述單元區(qū)域中形成第一柵極結(jié)構(gòu)，所述圖案化在所述ONO層的至少頂部氧化物層上停止，和以在所述周邊區(qū)域中形成第二柵極結(jié)構(gòu)，所述圖案化在所述周邊層中的所述柵極氧化物上停止；在所述多晶硅層的圖案化期間，使用所述ONO層的至少所述頂部氧化物層來保持與所述第一柵極結(jié)構(gòu)相關(guān)聯(lián)的MOS晶體管的晶體管特性；在所述第一柵極結(jié)構(gòu)上形成第一間隔物結(jié)構(gòu)，在所述第二柵極結(jié)構(gòu)上形成第二間隔物結(jié)構(gòu)，同時除去所述ONO層的任何暴露部分以暴露在所述單元區(qū)域中的所述硅材料；和形成硅化物材料，該硅化物材料覆蓋與所述第一柵極結(jié)構(gòu)相關(guān)聯(lián)的第一源極和第一漏極、和與所述第二柵極結(jié)構(gòu)相關(guān)聯(lián)的第二源極和第二漏極。
2. 根據(jù)權(quán)利要求1所迷的方法，其中所述柵極介電層的厚度小于約70 埃。
3. 根據(jù)權(quán)利要求1所迷的方法，其中所述ONO層的厚度為100埃/60 埃/40埃。
4. 根據(jù)權(quán)利要求1所迷的方法，其中所述第一柵極結(jié)構(gòu)的特征在于0.8 微米和更小的設(shè)計規(guī)則。
5. 根據(jù)權(quán)利要求1所述的方法，其中所述快閃存儲器件是嵌入式器件。
6. 根據(jù)權(quán)利要求1所述的方法，其中使用濕剝離工藝除去所述ONO 層，所述濕剝離工藝采用含有硫酸的物質(zhì)。
7. 根據(jù)權(quán)利要求l所述的方法，其中所述第一間隔物結(jié)構(gòu)和所述第二 間隔物結(jié)構(gòu)包括ONO層結(jié)構(gòu)。
8. 根據(jù)權(quán)利要求1所述的方法，其中所述第一柵極結(jié)構(gòu)與SONOS(硅 -氧化物-氮化物-氧化物-硅)快閃存儲器件相關(guān)聯(lián)。
9. 根據(jù)權(quán)利要求l所述的方法，其中所述第一柵極結(jié)構(gòu)為控制柵極。
10. 根據(jù)權(quán)利要求l所述的方法，其中所述ONO層包含中間氮化物層， 所述中間氮化物層能夠利用多個電子儲存狀態(tài)條件。
11. 根據(jù)權(quán)利要求1所述的方法，其中所述圖案化保持所述第二柵極結(jié) 構(gòu)的晶體管特性。
12. 根據(jù)權(quán)利要求1所述的方法，其中所述ONO層為所述圖案化提供 增加的工藝裕度。
13. 根據(jù)權(quán)利要求1所述的方法，其中所述隔離結(jié)構(gòu)為STI結(jié)構(gòu)。
全文摘要
本發(fā)明提供一種形成快閃存儲器件的方法。該方法包括提供半導體襯底，所述襯底包含硅材料并且具有周邊區(qū)域和單元區(qū)域。該方法還包括在所述單元區(qū)域和所述周邊區(qū)域之間形成隔離結(jié)構(gòu)。此外，該方法包括形成覆蓋所述單元區(qū)域和周邊區(qū)域的ONO層。而且，該方法包括除去覆蓋所述周邊區(qū)域的ONO層以暴露在周邊區(qū)域中的硅材料。該方法還包括形成覆蓋所述周邊區(qū)域的柵極介電層，同時保護在單元區(qū)域中的ONO層。此外，該方法包括形成覆蓋所述單元區(qū)域和周邊區(qū)域的多晶硅層。
文檔編號H01L21/8247GK101587863SQ20081003805
公開日2009年11月25日 申請日期2008年5月23日 優(yōu)先權(quán)日2008年5月23日
發(fā)明者軍 陳 申請人:中芯國際集成電路制造(上海)有限公司