專利名稱：電子標簽的制作方法
技術領域：
本發(fā)明涉及射頻識別技術中的電子標簽，該電子標簽包括芯片、片上 天線和片外天線。
背景技術：
近年來，自動識別方法在許多服務領域、在貨物銷售與后勤分配方 面、在商業(yè)部門、在生產(chǎn)企業(yè)和材料流通領域得到了快速的普及和推廣。
條形碼又稱紙帶，幾年前，條形碼在識別系統(tǒng)領域引起了一場革命 并得到了廣泛應用。今天，這種條形碼在越來越多的情況下已經(jīng)不能滿 足人們的需求了。條形碼雖然很便宜，但它的不足之處是存儲能力小及 不能改寫。
一種技術上最佳的解決方案是將數(shù)據(jù)存儲在一塊硅芯片里。在曰常 生活中，具有觸點排的/C卡，如電話/C卡、銀行卡等，是電子數(shù)據(jù)載 體的最普遍的結(jié)構(gòu)。然而，對/C卡來說，在許多情況下，機械觸點的 接通是不可靠的。數(shù)據(jù)載體與一個所屬的閱讀器之間的數(shù)據(jù)進行非接觸 傳輸將靈活得多。根據(jù)使用的能量和數(shù)據(jù)傳輸方法，我們把非接觸的識
別系統(tǒng)稱作射頻識別系統(tǒng)(Radio Frequency Identification,簡稱RFID)。因此，RFID是一種利用無線電波對紀錄媒體進行讀寫，將射頻
技術與IC卡技術相結(jié)合并可用于遠距離、動目標、無線識別的技術。 標簽的天線和芯片封裝在一起，天線為標簽芯片提供能量，同時完成標簽和閱讀器之間的信息傳遞。標簽芯片與其天線之間需要阻抗匹配， 也就是說理想情況下，要求兩者的等效串聯(lián)的阻抗實部相等，虛部復共 軛。
芯片和天線的封裝，目前分為幾種方式方式一，芯片通過板上芯片
封裝(Chip On Board,簡稱C0B)、倒扣或者超聲波焊接等形式直接將 芯片的兩個焊盤電氣連接到天線的兩個饋電點。圖1是電子標簽COB封 裝示意圖。首先將天線打印或者蝕刻到基材12上，將芯片10的焊盤11 的反面放置在天線的基材12上，通過金屬絲13連接芯片的焊盤11和基 材12上的天線饋電點14。圖2是電子標簽倒扣封裝示意圖。芯片20的 焊盤所在平面是對著基材24擺放的。各向異性的導電膠22連接芯片的 焊盤21和天線的饋電點23。
芯片和天線的封裝方式二，先分別連接芯片30的兩個焊盤33到一個 大的條帶上，該條帶作為一個大的焊盤再和天線連接；圖3是電子標簽 先封裝成條帶形式的示意圖。芯片30通過上述的方式一被封裝在條帶 31上面，條帶31作為一個大的焊盤再次封裝在天線輻射體的饋電點32 上。
芯片和天線的封裝方式三，將天線通過方式一連接到一個電感環(huán)，該 電感環(huán)再和天線通過變壓器耦合(即電感耦合)或者電容耦合的形式與 天線的輻射體部分連接。如美國專利US7158033提到的方式。圖4是電 抗耦合封裝方式的電子標簽。芯片40采用上述的方式一與附著在基材 42上的電感環(huán)41連接，而后通過變壓器耦合或者電容耦合的形式完成 天線主輻射體43和電感環(huán)41之間的能量和信息傳遞。
上述的幾種封裝方式的標簽芯片的等效電抗是容性，這就要求天線要 提供感性電抗，以實現(xiàn)阻抗匹配。上述的天線和芯片之間是直接的物理 連接，這就需要芯片為焊盤設計靜電放電(Electro Static Discharge,
4簡稱ESD)電路，該電路本身會降低芯片的性能，增大芯片的功耗，同 時還降低了封裝的成品率。由于芯片的悍盤的面積十分小，天線和芯片 之間連接的時候需要很高的定位精度，使得封裝的儀器的設計難度加大， 成本增加。

發(fā)明內(nèi)容
為克服上述已有技術的不足，本發(fā)明要解決的技術問題是提供一種低 成本的電子標簽，該電子標簽的片上天線耦合片外天線。
為解決上述技術問題，本發(fā)明的技術方案是 一種電子標簽，包括芯 片、片上天線和片外天線。所述的片上天線采用集成電路的互連線螺旋 纏繞而成，該片上天線和所述的片外天線是變壓器耦合形式。
所述的片上天線采用金屬互連線線圈半徑逐漸減小的單層多圈螺旋 纏繞方式。
所述的片上天線采用多層金屬互連線上下串聯(lián)的方式。
所述的片上天線采用同層金屬互連線線圈半徑逐漸減小的多圈螺旋
纏繞方式和相鄰兩層金屬互連線線圈上下串聯(lián)的方式結(jié)合而成。 所述的片上天線感抗等于所述芯片的容抗的絕對值。
所述的片外天線和所述的片上天線耦合的部分采用帶開口的單環(huán)形式。
所述的片外天線的單線圈環(huán)片的外直徑等于所述的片上天線線圈的 外直徑。
該電子標簽的芯片電路和片上天線所在的平面面對著所述的片外天 線，兩者上下重疊放置，該片外天線和片上天線的中心線重合。
片上天線的金屬線圈外表面具有集成電路金屬層的絕緣層保護，所述的片上天線和片外天線不直接接觸。
與現(xiàn)有技術相比，本發(fā)明的有益效果是
本發(fā)明采用片上感性天線和片外容性天線變壓器耦合的方式，降低 了天線和芯片之間連接的時候需要的定位精度。電子標簽芯片和片外天 線的封裝不再需要導電膠的粘結(jié)形式，從而加快了封裝過程，同時也降 低了封裝的成本。
本發(fā)明電子標簽的片外天線部分是單圈形式，而片上天線是多圈形 式，二者通過變壓器耦合的形式傳遞能量和信息。從變壓器的角度講， 片上天線會進一步放大片外天線感生的電壓。電子標簽芯片的片上天線 的兩個饋電端口的感生電壓增大，可以降低電子標簽芯片的倍壓整流二 極管死區(qū)的時間，也可以降低倍壓整流的級數(shù)，進而增大電子標簽的片 外天線和片上天線耦合部分的交直流的轉(zhuǎn)換效率。
常規(guī)的電子標簽天線的電抗是感抗，本發(fā)明電子標簽的片外天線的 電抗是容抗。容抗的片外天線受環(huán)境的影響相對低，這樣增加了電子標 簽的魯棒性。
本發(fā)明電子標簽的設計可以省略電路的ESD元件，也就沒有ESD元 件的功耗損耗，節(jié)省了ESD原件占據(jù)的芯片面積，從而實現(xiàn)了更加低功 耗、低成本的電子標簽芯片。由于不需要ESD原件，進而也提高了成品 率。


圖1是已有技術電子標簽C0B封裝示意圖。
圖2是己有技術電子標簽倒扣封裝示意圖。
圖3是已有技術電子標簽先封裝成條帶形式的示意圖。
圖4是已有技術電抗耦合封裝方式的電子標簽示意圖。圖5是本發(fā)明電子標簽的半徑逐漸減小的片上螺旋天線示意圖。 圖6是本發(fā)明電子標簽的多層金屬互連線組成的片上天線示意圖。 圖7a是本發(fā)明電子標簽的片上天線和片外天線的相對位置示意圖。 圖7b是本發(fā)明片外天線和片上天線耦合部分的放大示意圖。 圖中標號-
IO是芯片；ll是芯片的焊盤；12是天線的基材；13是金屬絲；14是天
線的饋電點；
20是芯片；21是芯片的焊盤；22是導電膠；23是天線的饋電點；24 是基材；
30是芯片；31是條帶；32是天線輻射體的饋電點； 40是芯片；41是電感環(huán)；42是基材；43是天線的主輻射體； 51是片上天線；52是金屬互連線；53是通孔；54是饋電端口； 60是上層天線線圈；61是下層天線線圈；62是通孔；63是饋電端口； 71是片外天線；73是帶有開口的單環(huán)片外天線和片上天線耦合的部分； 72是片上天線；74是在片上天線內(nèi)部的芯片電路；75是芯片的襯底。
具體實施例方式
下面結(jié)合附圖和實施例對本發(fā)明的具體實施方式
做進一步詳細的說
明，但不應以此限制本發(fā)明的保護范圍。
本發(fā)明通過采用標準的集成電路互連線設計片上天線，片上天線和 片外天線通過變壓器耦合的形式傳遞能量和信息。
本發(fā)明片上天線耦合片外天線的電子標簽，包括芯片、片上天線和片 外天線。所述的片上天線采用集成電路的互連線螺旋纏繞而成，該片 上天線和所述的片外天線是變壓器耦合形式。片上天線的感抗基本等于 芯片的容抗的絕對值，意味著兩者基本上是共軛形式。而片外天線是輻射體部分，負責接收和發(fā)射電磁波。
所述的片上天線可以采用金屬互連線線圈半徑逐漸減小的單層多圈
螺旋纏繞方式。請參閱圖5本發(fā)明電子標簽的半徑逐漸減小的片上螺旋
天線。集成電路互連線的某一層金屬線從外到內(nèi)半徑逐漸減小的構(gòu)成螺
旋狀片上天線51。通過片上天線下層的金屬互連線52以及互連線之間
的通孔53，將該片上天線51與電子標簽芯片連接的兩個饋電端口 54
放在該片上天線的內(nèi)部。
請參閱圖6本發(fā)明電子標簽的多層金屬互連線組成的片上天線。片上
天線也可以采用多層金屬互連線上下串聯(lián)的方式。每層金屬互連線的結(jié)
構(gòu)是單圈結(jié)構(gòu)或者類似圖5所示的多圈結(jié)構(gòu)。如圖6所示，該片上天線
包括上、下兩層線圈，每層線圈包括兩圈集成電路的金屬互連線。兩圈
的上層天線線圈60，通過絕緣層的通孔62與兩圈的下層天線線圈61連
接，該天線的兩個饋電端口 63連接芯片的內(nèi)部倍壓整流電路端口兩端。
片上天線還可以采用同層金屬互連線線圈半徑逐漸減小的多圈螺旋
纏繞方式和相鄰兩層金屬互連線線圈上下串聯(lián)的方式結(jié)合而成。該片上
天線感抗基本等于電子標簽芯片的容抗的絕對值，該片上天線需要天線
的阻抗的感抗與芯片的容抗復共軛，從而實現(xiàn)了阻抗匹配，天線才能將
能量傳遞給芯片。
所述的片外天線的和所述的片上天線耦合的部分采用帶開口的單環(huán) 片形式。片外天線的單線圈環(huán)片的外直徑基本與所述的片上天線線圈的 外直徑相等。
常規(guī)的電子標簽天線的電抗是感抗，本發(fā)明片外天線的電抗是容抗。 容抗的片外天線受環(huán)境的影響相對低，這樣增加了電子標簽的魯棒性。 請參閱圖7a本發(fā)明電子標簽的片上天線和片外天線的相對位置示意圖，圖7b本發(fā)明片外天線和片上天線耦合部分的放大示意圖。片外天線 71和片上天線72耦合的部分73采用帶開口的單環(huán)形式。電子標簽的芯 片是扁平的長方體，在片上天線72內(nèi)部的芯片電路74和該片上天線71 位于所述長方體的一個大平面上，與該芯片電路74和片上天線71所在 平面對應的另外一個平面一般稱為芯片的襯底75。如果是芯片的襯底75 面對著片外天線71，電子標簽的整體性能會下降。所以該芯片的襯底75 遠離該片外天線71，該芯片電路74和片上天線71所在平面面對著所述 的片外天線71，兩者上下重疊放置。片外天線71和片上天線72的中心 線盡量重合，盡量使兩者的耦合系數(shù)達到最大。這樣就實現(xiàn)了片上天線 和片外天線的變壓器耦合。
片外天線71和片上天線72之間的距離越小、片外天線的單線圈環(huán)片 的外直徑與片上天線線圈的外直徑越接近，兩者的耦合系數(shù)就越大。因 此片上天線和片外天線的尺寸相當、兩者的中心線盡量的重合且最近距 離擺放，可以保持兩者耦合系數(shù)足夠大。
該片上天線的金屬線圈外表面具有集成電路金屬層的絕緣層保護，
所述的片上天線和片外天線不直接接觸。
本發(fā)明電子標簽的片外天線部分是單圈形式，而片上天線是多圈形 式，二者通過變壓器耦合的形式傳遞能量和信息。從變壓器的角度講， 片上天線會進一步放大片外天線感生的電壓。
本發(fā)明片上天線耦合片外天線的電子標簽通過采用標準的集成電路互 連線設計片上天線，片上天線和片外的天線通過變壓器耦合的形式傳遞能 量和信息。這樣的設計大大降低了標簽的封裝成本，增強了芯片的性能。
以上所述僅為本發(fā)明的較佳實施例而已，并非用來限定本發(fā)明的實施 范圍。即凡依本發(fā)明申請專利范圍的內(nèi)容所作的等效變化與修飾，都應為 本發(fā)明的技術范疇。
權利要求
1. 一種電子標簽，包括芯片、片上天線和片外天線，其特征在于所述的片上天線采用集成電路的互連線螺旋纏繞而成，該片上天線和所述的片外天線是變壓器耦合形式。
2、 根據(jù)權利要求1所述的電子標簽，其特征在于所述的片上天線采用 金屬互連線線圈半徑逐漸減小的單層多圈螺旋纏繞方式。
3、 根據(jù)權利要求1所述的電子標簽，其特征在于所述的片上天線采用 多層金屬互連線上下串聯(lián)的方式。
4、 根據(jù)權利要求1所述的電子標簽，其特征在于所述的片上天線采用同層金屬互連線線圈半徑逐漸減小的多圈螺旋纏繞方式和相鄰兩層金 屬互連線線圈上下串聯(lián)的方式結(jié)合而成。
5、 根據(jù)權利要求1至4中任一權利要求所述的電子標簽，其特征在于所 述的片上天線感抗等于所述芯片的容抗的絕對值。
6、 根據(jù)權利要求1所述的電子標簽，其特征在于所述的片外天線和所 述的片上天線耦合的部分采用帶開口的單環(huán)形式。
7、 根據(jù)權利要求1所述的電子標簽，其特征在于所述的片外天線的單 線圈環(huán)片的外直徑等于所述的片上天線線圈的外直徑。
8、 根據(jù)權利要求1或6或7所述的電子標簽，其特征在于該電子標簽 的芯片電路和片上天線所在的平面面對著所述的片外天線，兩者上下重 疊放置，該片外天線和片上天線的中心線重合。
9、 根據(jù)權利要求8所述的電子標簽，其特征在于該片上天線的金屬線 圈外表面具有集成電路金屬層的絕緣層保護，所述的片上天線和片外天 線不直接接觸。
全文摘要
本發(fā)明公開了一種電子標簽，包括芯片、片上天線和片外天線。所述的片上天線采用集成電路的互連線螺旋纏繞而成，該片上天線和所述的片外天線是變壓器耦合形式。所述的片上天線采用金屬互連線線圈半徑逐漸減小的單層多圈螺旋纏繞方式。所述的片上天線采用多層金屬互連線上下串聯(lián)的方式。所述的片上天線采用同層金屬互連線線圈半徑逐漸減小的多圈螺旋纏繞方式和相鄰兩層金屬互連線線圈上下串聯(lián)的方式結(jié)合而成。本發(fā)明采用片上感性天線和片外容性天線變壓器耦合的方式，降低了天線和芯片之間連接的時候需要的定位精度，同時也大大降低了標簽的封裝成本，增強了芯片的性能。
文檔編號H01Q7/00GK101281613SQ200810038128
公開日2008年10月8日 申請日期2008年5月28日 優(yōu)先權日2008年5月28日
發(fā)明者菅洪彥 申請人:坤遠電子(上海)有限公司